JPS63144704A - 鉄道信号用出力リレーの駆動回路 - Google Patents
鉄道信号用出力リレーの駆動回路Info
- Publication number
- JPS63144704A JPS63144704A JP29011486A JP29011486A JPS63144704A JP S63144704 A JPS63144704 A JP S63144704A JP 29011486 A JP29011486 A JP 29011486A JP 29011486 A JP29011486 A JP 29011486A JP S63144704 A JPS63144704 A JP S63144704A
- Authority
- JP
- Japan
- Prior art keywords
- output
- relay
- circuit
- signal
- output relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
- H01H47/002—Monitoring or fail-safe circuits
Landscapes
- Relay Circuits (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、鉄道の信号保安システム等においてフェイル
セーフな出力回路として用いられるリレー直流駆動回路
に関する。
セーフな出力回路として用いられるリレー直流駆動回路
に関する。
従来の技術
鉄道の信号保安システム等においては輸送の安全を確保
するため、使用する回路、装置等には本質的に7エイル
セーフ性が要求される。このことは、これらシステムの
最終的な出力回路として用いられるリレー駆動回路にお
いても例外ではない。従来、このようなフェイルセーフ
を要求されるシステムに用いるリレー駆動回路としては
、第6図に示すような交番信号を利用したものが一般的
である。
するため、使用する回路、装置等には本質的に7エイル
セーフ性が要求される。このことは、これらシステムの
最終的な出力回路として用いられるリレー駆動回路にお
いても例外ではない。従来、このようなフェイルセーフ
を要求されるシステムに用いるリレー駆動回路としては
、第6図に示すような交番信号を利用したものが一般的
である。
即ち、第6図に示すように、出力リレーの動作信号とし
て交番信号を採用し、この交番信号をトランジスタ51
で増幅した後、トランス52を介して整流回路53へ中
継し、整流回路53で得られる直流出力によって出力リ
レー54をON、OFF制御するよう構成したものであ
る。このように構成すると、トランジスタ51゜トラン
ス52.整流回路53等の回路素子が短絡故障或は断線
故障してもいずれの場合でも出力リレー54は安全側(
復旧)に作動し、リレー駆動回路の7エイルセーフが達
成されるものである。
て交番信号を採用し、この交番信号をトランジスタ51
で増幅した後、トランス52を介して整流回路53へ中
継し、整流回路53で得られる直流出力によって出力リ
レー54をON、OFF制御するよう構成したものであ
る。このように構成すると、トランジスタ51゜トラン
ス52.整流回路53等の回路素子が短絡故障或は断線
故障してもいずれの場合でも出力リレー54は安全側(
復旧)に作動し、リレー駆動回路の7エイルセーフが達
成されるものである。
発明が解決しようとする問題点
第6図のように交番信号を用いて回路を構成した場合、
トランス52を必要とするために回路をある程度以上に
小型化することが困難である。更に、現在の高度化した
システムにおいては中央処理装置としてマイクロコンピ
ュータを用いることが多く、マイクロコンピュータによ
り多数の系統の多数の出力回路を集中制御するとなると
、交番信号の作成処理及び各出力回路の制御処理に多く
の処理時間をとられてし1い、接続可能な出力回路数に
限界を生ずるという問題があった。
トランス52を必要とするために回路をある程度以上に
小型化することが困難である。更に、現在の高度化した
システムにおいては中央処理装置としてマイクロコンピ
ュータを用いることが多く、マイクロコンピュータによ
り多数の系統の多数の出力回路を集中制御するとなると
、交番信号の作成処理及び各出力回路の制御処理に多く
の処理時間をとられてし1い、接続可能な出力回路数に
限界を生ずるという問題があった。
本発明は上記事情に基づき発明されたもので、交番信号
を用いることなしに直流信号のみによって出力リレーを
制御しうるフェイルセーフなリレー直流駆動回路を提供
するものである。
を用いることなしに直流信号のみによって出力リレーを
制御しうるフェイルセーフなリレー直流駆動回路を提供
するものである。
問題点を解決するだめの手段
本発明は、上記問題を解決するために第1図に示す如き
回路構成を採用したものである。即ち、直流電源の正負
の極にそれぞれつながる電源端子1,2の一方の端子1
に接続され、かつ第1の直流制御信号S1によって開閉
制御される第1の開閉素子たるトランジスタ3と、前記
直流電源の他方の端子2に接続され、かつ第2の直流制
御信号S2によって開閉制御される第2の開閉素子たる
トランジスタ4と、該第1及び第2の開閉素子たるトラ
ンジスタ3,4の出力端子5.6間に跨って接続された
出カリレーアと、該第1及び第2の開閉素子たるトラン
ジスタ3,4の各出力端子5,6の電位状態を監視する
センサ8とを設け、前記第1及び第2の直流制御信号S
1.S2が同時に与えられたとき前記出カリレーアを動
作せしめると共に、前記出力端子5,6間の電位状態を
チェック信号C8として出力するよう構成したものであ
る。
回路構成を採用したものである。即ち、直流電源の正負
の極にそれぞれつながる電源端子1,2の一方の端子1
に接続され、かつ第1の直流制御信号S1によって開閉
制御される第1の開閉素子たるトランジスタ3と、前記
直流電源の他方の端子2に接続され、かつ第2の直流制
御信号S2によって開閉制御される第2の開閉素子たる
トランジスタ4と、該第1及び第2の開閉素子たるトラ
ンジスタ3,4の出力端子5.6間に跨って接続された
出カリレーアと、該第1及び第2の開閉素子たるトラン
ジスタ3,4の各出力端子5,6の電位状態を監視する
センサ8とを設け、前記第1及び第2の直流制御信号S
1.S2が同時に与えられたとき前記出カリレーアを動
作せしめると共に、前記出力端子5,6間の電位状態を
チェック信号C8として出力するよう構成したものであ
る。
作用
入力端子9,10に直流制御信号Sl、S2が同時に与
えられると、フォトカゾラ11.12がそれぞれ発光し
、トランジスタ3,4が導通する。このため、電源端子
1.トランジスタ3゜出カリレーア、トランジスタ4.
電源端子2の経路で直流電流が流れ、出カリレーアが動
作する。他方、直流制御信号S1.S2が与えられてい
ないとき、或はいずれか一方のみが与えられているとき
には、トランジスタ3,40両方がOFF又は一方がO
FFとなるため、出カリレーアは動作できない。従って
、出カリレーアは直流制御信号Sl、S2が同時に与え
られたとき、即ちトランジスタ3,4のAND動作によ
ってON、OFF制御される。この結果、トランジスタ
3又は4のいずれか一方が故障(特に短絡故障)しても
出カリレーアが動作することがなくなシ、回路故障に対
するフェイルセーフが達成される。
えられると、フォトカゾラ11.12がそれぞれ発光し
、トランジスタ3,4が導通する。このため、電源端子
1.トランジスタ3゜出カリレーア、トランジスタ4.
電源端子2の経路で直流電流が流れ、出カリレーアが動
作する。他方、直流制御信号S1.S2が与えられてい
ないとき、或はいずれか一方のみが与えられているとき
には、トランジスタ3,40両方がOFF又は一方がO
FFとなるため、出カリレーアは動作できない。従って
、出カリレーアは直流制御信号Sl、S2が同時に与え
られたとき、即ちトランジスタ3,4のAND動作によ
ってON、OFF制御される。この結果、トランジスタ
3又は4のいずれか一方が故障(特に短絡故障)しても
出カリレーアが動作することがなくなシ、回路故障に対
するフェイルセーフが達成される。
更に、センサ8は出力端子5,6の電位状態を常時監視
し、これをチェック端子13にチェック信号C8として
出力する。従って、チェック信号C8の状態と直流制御
信号S1.82の印加状態とを組合わせて外部で監視す
れば、回路の故障発生を直ちに検知することが可能とな
シ、2つのトランジスタ3,4が同時に短絡故障したよ
うな場合でも直ちに電源の遮断等を行なうことにより回
路的に完全なフェイルセーフを実現することができる。
し、これをチェック端子13にチェック信号C8として
出力する。従って、チェック信号C8の状態と直流制御
信号S1.82の印加状態とを組合わせて外部で監視す
れば、回路の故障発生を直ちに検知することが可能とな
シ、2つのトランジスタ3,4が同時に短絡故障したよ
うな場合でも直ちに電源の遮断等を行なうことにより回
路的に完全なフェイルセーフを実現することができる。
このチェック信号C8を用いた故障監視は、本発明回路
をマイクロコンピュータにより制御する場合に特に大き
な威力を発揮する。
をマイクロコンピュータにより制御する場合に特に大き
な威力を発揮する。
なお、上述した第1図回路におけるフォトカプラ11.
12は入出力間の電気的絶縁のため挿入したもので、回
路構成上必要不可欠なものでは々い。また、本発明に用
いる開閉素子としては図示のトランジスタ3,4に限ら
ないのであって、これと同等の作用をなす半導体素子で
あれば置換可能なことは自明であろう。
12は入出力間の電気的絶縁のため挿入したもので、回
路構成上必要不可欠なものでは々い。また、本発明に用
いる開閉素子としては図示のトランジスタ3,4に限ら
ないのであって、これと同等の作用をなす半導体素子で
あれば置換可能なことは自明であろう。
実施例
第2図に本発明になるリレー直流駆動回路をマイクロコ
ンピュータにより制御する場合の1実施例を示す。図中
、第1図と同一符号は同一の素子或は部材を示すもので
ある。なお、第2図例の場合、センサ8としてはフォト
カプラを用いた。
ンピュータにより制御する場合の1実施例を示す。図中
、第1図と同一符号は同一の素子或は部材を示すもので
ある。なお、第2図例の場合、センサ8としてはフォト
カプラを用いた。
マイクロコンピュータを用いて制御する場合、本発明に
なるリレー直流駆動回路は必要とする出力数に応じた数
だけ並設され、これらをマイクロコンピュータにょシ集
中制御するのが普通である。従って、マイクロコンピュ
ータと本発明回路との間には、図示する如く、アドレス
バスWAD ON3を通じて送られてくるON −OF
F制御対象回路を指定するためのアドレス信号を解読ス
ルアトレステコーダ(DEC)14,15、データバス
DB Q〜DB 7を通じて送られてくる出力リレーO
N又はOFFのだめのデータ信号をアドレスデコーダ1
4.15のアドレス指定に従って読み込む出力レジスタ
16i7、出力レジスタ16,17の出力する直流制御
信号S1.S2を入力端子9,1oに送るインバータ回
路18.19、センサたるフォトカプラ8の出力するチ
ェック信号csをマイクロコンピュータへ送る選択回路
20.直流制御信号s1゜S2の出力状態を監視するた
めの排他的OR回路(以下r XORJと略称)21、
その選択回路22、アドレスバスRAD ON3を通じ
て送られてくるデータ読出し対象回路を指定するアドレ
ス信号を解読するアドレスデコーダ(DEC)23.2
4等が設けられている。
なるリレー直流駆動回路は必要とする出力数に応じた数
だけ並設され、これらをマイクロコンピュータにょシ集
中制御するのが普通である。従って、マイクロコンピュ
ータと本発明回路との間には、図示する如く、アドレス
バスWAD ON3を通じて送られてくるON −OF
F制御対象回路を指定するためのアドレス信号を解読ス
ルアトレステコーダ(DEC)14,15、データバス
DB Q〜DB 7を通じて送られてくる出力リレーO
N又はOFFのだめのデータ信号をアドレスデコーダ1
4.15のアドレス指定に従って読み込む出力レジスタ
16i7、出力レジスタ16,17の出力する直流制御
信号S1.S2を入力端子9,1oに送るインバータ回
路18.19、センサたるフォトカプラ8の出力するチ
ェック信号csをマイクロコンピュータへ送る選択回路
20.直流制御信号s1゜S2の出力状態を監視するた
めの排他的OR回路(以下r XORJと略称)21、
その選択回路22、アドレスバスRAD ON3を通じ
て送られてくるデータ読出し対象回路を指定するアドレ
ス信号を解読するアドレスデコーダ(DEC)23.2
4等が設けられている。
上記構成において、まず最初に出カリレーアのON・O
FF制御動作について説明し、次にチェック信号C8を
用いた回路故障診断のだめのチェック動作について説明
する。
FF制御動作について説明し、次にチェック信号C8を
用いた回路故障診断のだめのチェック動作について説明
する。
第3図はマイクロコンピュータによる出カリレーアのO
N・OFF制御のタイムチャートであり、これを参照し
て出カリレーアのON・OFF制御動作について述べる
。
N・OFF制御のタイムチャートであり、これを参照し
て出カリレーアのON・OFF制御動作について述べる
。
最初に、マイクロコンピュータからデータバスDB O
〜DB 7に出カリレーアのON −OFF指令情報が
出力される。図示例の場合、8本のデータバスの各1本
づつが1個の出力リレーのON・OFF指令情報線とし
て利用されており、対応するバス上に’ 1 ” (リ
レーON指令)、又は“O”(リレーOFF指令)の信
号を与えるととによシ、対応する本発明回路に対し出力
リレーのON・OFF指令を送信するものである。従っ
て。
〜DB 7に出カリレーアのON −OFF指令情報が
出力される。図示例の場合、8本のデータバスの各1本
づつが1個の出力リレーのON・OFF指令情報線とし
て利用されており、対応するバス上に’ 1 ” (リ
レーON指令)、又は“O”(リレーOFF指令)の信
号を与えるととによシ、対応する本発明回路に対し出力
リレーのON・OFF指令を送信するものである。従っ
て。
図示例の場合には最大8個の出力リレーを集中制御でき
るものであるが、説明の都合上図面には1個の出カリレ
ーア、即ち本発明回路を1回路だけ図示し、残シの7つ
の回路は図示を略した。
るものであるが、説明の都合上図面には1個の出カリレ
ーア、即ち本発明回路を1回路だけ図示し、残シの7つ
の回路は図示を略した。
い筐、図示の本発明回路に対する出力リレー(DON−
OFF指令情報が8本のデータバス中のデータバス’D
B Oによって与えられるよう予め設計されているもの
と仮定すると、第3図に示すようにマイクロコンピュー
タはこのデータバスDB O上に出力リレーのONを指
令する1′”信号を出力する。次いで、アドレスバスW
AD O〜WAD 3にレジスタ17を選択するだめの
アドレス情報が送出され、アドレスデコーダ15はスト
ローブ信号WR5によってアドレス情報を読み込んで解
読し、指定アドレスに対応する出力レジスタ17に書き
込み信号WR1を与える。これにより、出力レジスタ1
7はデータバスDB O上の0N−OFF指令情報−”
1″を読み込んで記憶する。この結果、レジスタ17の
Q出力には直流制御信号S2=”l”′が発生する。
OFF指令情報が8本のデータバス中のデータバス’D
B Oによって与えられるよう予め設計されているもの
と仮定すると、第3図に示すようにマイクロコンピュー
タはこのデータバスDB O上に出力リレーのONを指
令する1′”信号を出力する。次いで、アドレスバスW
AD O〜WAD 3にレジスタ17を選択するだめの
アドレス情報が送出され、アドレスデコーダ15はスト
ローブ信号WR5によってアドレス情報を読み込んで解
読し、指定アドレスに対応する出力レジスタ17に書き
込み信号WR1を与える。これにより、出力レジスタ1
7はデータバスDB O上の0N−OFF指令情報−”
1″を読み込んで記憶する。この結果、レジスタ17の
Q出力には直流制御信号S2=”l”′が発生する。
次いで、アドレスバスWAD O〜WAD 3には出力
レジスタ16を選択するだめのアドレス情報が出力され
、前述と同様にしてアドレスデコーダ14がこれを解読
し、出力レジスタ16に書き込み信号WROを与える。
レジスタ16を選択するだめのアドレス情報が出力され
、前述と同様にしてアドレスデコーダ14がこれを解読
し、出力レジスタ16に書き込み信号WROを与える。
これにより、出力レジスタ16はDB O上のl+ I
I+を読み込み、Q出力には直流制御信号S 1−”
1 ”が発生する。
I+を読み込み、Q出力には直流制御信号S 1−”
1 ”が発生する。
この2つの直流制御信号Sl、S2はインバータ回路1
8.19で反転された後、リレー駆動回路の入力端子9
.10に入力される。
8.19で反転された後、リレー駆動回路の入力端子9
.10に入力される。
上記直流制御信号S1が端子9に入力されると、フォト
カプラ11が発光し、トランジスタ3のベース電流が流
れ、トランジスタ3のエミッタ・コレクタ間が導通して
出力端子5には電源電圧24 (V)が発生する。他方
、直流制御信号S2が端子10に入力されると、フォト
カプラ12が発光し、トランジスタ4のベース電流が流
れ、トランジスタ4のエミッタ・コレクタ間が導通して
出力端子6には電源のアース電位0 (V)が与えられ
る。従って、この入力端子5゜6間に接続された出カリ
レーアは動作(ON)L、出カリレーアのON制御が終
了する。
カプラ11が発光し、トランジスタ3のベース電流が流
れ、トランジスタ3のエミッタ・コレクタ間が導通して
出力端子5には電源電圧24 (V)が発生する。他方
、直流制御信号S2が端子10に入力されると、フォト
カプラ12が発光し、トランジスタ4のベース電流が流
れ、トランジスタ4のエミッタ・コレクタ間が導通して
出力端子6には電源のアース電位0 (V)が与えられ
る。従って、この入力端子5゜6間に接続された出カリ
レーアは動作(ON)L、出カリレーアのON制御が終
了する。
出カリレーアをOFF匍j御するには、データバスDB
O上にON・OFF指令情報=°′0”を送出し、上
述した選択動作と同様にしてレジスタ16゜17にON
−OFF指令情報−“0“を読み込めばよい。これに
よりレジスタ16.17のQ出力はそれぞれSl−”
0 ” 、S2−” O”となり、フォトカプラ11.
12の発光が停止し、トランジスタ3,4が不導通状態
に反転され、出カリレーアは復旧(OFF )する。マ
イクロコンピュータは上記のようなON −OFF制御
動作を並設した本発明回路のそれぞれについて順次実行
し、これによって多数のリレー直流駆動回路のON・O
FF制御が行なわれるものである。
O上にON・OFF指令情報=°′0”を送出し、上
述した選択動作と同様にしてレジスタ16゜17にON
−OFF指令情報−“0“を読み込めばよい。これに
よりレジスタ16.17のQ出力はそれぞれSl−”
0 ” 、S2−” O”となり、フォトカプラ11.
12の発光が停止し、トランジスタ3,4が不導通状態
に反転され、出カリレーアは復旧(OFF )する。マ
イクロコンピュータは上記のようなON −OFF制御
動作を並設した本発明回路のそれぞれについて順次実行
し、これによって多数のリレー直流駆動回路のON・O
FF制御が行なわれるものである。
上記のように、本発明回路を用いた場合、トランジスタ
3,4が同時動作したときのみ出カリレーアが動作する
。これを換言すれば、トランジスタ3,4のAND条件
により出カリレーアがON制御されるということであり
、このAND条件が成立しない限り出カリレーアが危険
側に作動することはない。従って、フェイルセーフが維
持される。なお、トランジスタ3と4が同時に短絡故障
してAND条件が成立する可能性も否定できないが、両
者が同時に短絡故障する確率は極めて低く、実際上無視
できる程度の故障確率である。1だ、たとえ、トランジ
スタ3と4が同時に故障したとしても、以下のようにし
てチェック信号C8を用いて常時回路故障診断を実行で
き、故障発生を直ちに検知することができるので、回路
のフェイルセーフは実際上完全に達成される。
3,4が同時動作したときのみ出カリレーアが動作する
。これを換言すれば、トランジスタ3,4のAND条件
により出カリレーアがON制御されるということであり
、このAND条件が成立しない限り出カリレーアが危険
側に作動することはない。従って、フェイルセーフが維
持される。なお、トランジスタ3と4が同時に短絡故障
してAND条件が成立する可能性も否定できないが、両
者が同時に短絡故障する確率は極めて低く、実際上無視
できる程度の故障確率である。1だ、たとえ、トランジ
スタ3と4が同時に故障したとしても、以下のようにし
てチェック信号C8を用いて常時回路故障診断を実行で
き、故障発生を直ちに検知することができるので、回路
のフェイルセーフは実際上完全に達成される。
進んで、第4図及び第5図を参照してセンサ(フォトカ
プラ)8から出力されるチェック信号C8を用いて回路
故障診断を行なうためのチェック動作につき説明する。
プラ)8から出力されるチェック信号C8を用いて回路
故障診断を行なうためのチェック動作につき説明する。
一般に、回路の故障は時を選ばず任意の時間に発生する
。このため、出カリレーアの動作(ON)中に故障が発
生しても、或は復旧(OFF )中に故障が発生しても
、いずれの場合にも直ちにその故障発生を検知する必要
があるが、本発明回路を採用した場合には、以下のよう
に出カリレーアの0N−OFFいずれの動作状態中に回
路故障が発生しても、これを直ちに検知することが可能
となる。
。このため、出カリレーアの動作(ON)中に故障が発
生しても、或は復旧(OFF )中に故障が発生しても
、いずれの場合にも直ちにその故障発生を検知する必要
があるが、本発明回路を採用した場合には、以下のよう
に出カリレーアの0N−OFFいずれの動作状態中に回
路故障が発生しても、これを直ちに検知することが可能
となる。
第4図を参照し、出カリレーアのOFF中の回路故障チ
ェック動作につき説明する。
ェック動作につき説明する。
即ち、出カリレーアがOFF している状態において、
第4図に示すように、マイクロコンピュータの指令によ
り入力端子5.6に直流制御信号S1−1″、S2−“
1″をわずかの時間差を与えて印加する。このチェック
動作のための直流制御信号Sl、S2の信号印加時間T
Dは、出カリレーアがその時間TD内では動作できない
程の極めて短い時間、例えばTD−300μsec程度
の時間が選ばれ、チェック動作時に出カリレーアが動作
することのないように考慮される。
第4図に示すように、マイクロコンピュータの指令によ
り入力端子5.6に直流制御信号S1−1″、S2−“
1″をわずかの時間差を与えて印加する。このチェック
動作のための直流制御信号Sl、S2の信号印加時間T
Dは、出カリレーアがその時間TD内では動作できない
程の極めて短い時間、例えばTD−300μsec程度
の時間が選ばれ、チェック動作時に出カリレーアが動作
することのないように考慮される。
上記のようにして、一定の遅れを与えてチェックのだめ
の直流制御信号S1.S2を入力端子5,6に与えると
同時に、アドレスバスRAD O〜RAD 3、アドレ
スデコーダ23,24、読出しストローブ信号口を用い
て選択信号RDO,RDIを第4図に示すように交互に
選択回路20.22に与え、CSとXORの情報読出し
を実行する。これにより、チェック端子13に発生した
センサたるフォトカプラ8のチェック信号C8と、XO
R21の出力する直流制御信号S1.S2の状態監視信
号とが順次マイクロコンピュータに読み込まれる。マイ
クロコンピュータはこのXOR21の出力信号とチェッ
ク信号C8の組合わせから各時点における回路故障を検
知するものである。
の直流制御信号S1.S2を入力端子5,6に与えると
同時に、アドレスバスRAD O〜RAD 3、アドレ
スデコーダ23,24、読出しストローブ信号口を用い
て選択信号RDO,RDIを第4図に示すように交互に
選択回路20.22に与え、CSとXORの情報読出し
を実行する。これにより、チェック端子13に発生した
センサたるフォトカプラ8のチェック信号C8と、XO
R21の出力する直流制御信号S1.S2の状態監視信
号とが順次マイクロコンピュータに読み込まれる。マイ
クロコンピュータはこのXOR21の出力信号とチェッ
ク信号C8の組合わせから各時点における回路故障を検
知するものである。
回路に何らの故障も発生していない正常時には、XOR
21の出力とフォトカプラ8の出力するチェック信号C
8とは第4図中に示すように各ステージ1〜4において
、それぞれ図中に記したような出力状態となる。即ち、
ステージ1の場合、Sl−”0’”、S2−“1“とな
り、S1\S2のためX0R−″1パとなる。他方、S
2−1′によってトランジスタ4はONするが、Sl−
”O”′のためトランジスタ3はOFFとなっているの
で、センサたるフォトカプラ8は発光しない。従って、
チェック端子13のチェック信号C5−”1’“(+5
V)となる。
21の出力とフォトカプラ8の出力するチェック信号C
8とは第4図中に示すように各ステージ1〜4において
、それぞれ図中に記したような出力状態となる。即ち、
ステージ1の場合、Sl−”0’”、S2−“1“とな
り、S1\S2のためX0R−″1パとなる。他方、S
2−1′によってトランジスタ4はONするが、Sl−
”O”′のためトランジスタ3はOFFとなっているの
で、センサたるフォトカプラ8は発光しない。従って、
チェック端子13のチェック信号C5−”1’“(+5
V)となる。
ステージ2の場合、51=32−”1’″となるからX
0R= ” O”、他方51=32=” 1 ’”によ
りトランジスタ3,4の両方がONL、このためフォト
カプラ8が発光してチェック信号CS−″’o”(ov
)となる。ステージ3の場合、Sl−”l”、S2=”
O”となり、S1\S2であるからXOR= ” 1
”、またフォトカプラ8は発光しないので、チェック信
号C8−1″となる。ステージ4の場合、S 1 =3
2−” 0 ”と々るからX0R=”0”、フォトカプ
ラ8は発光しないのでチェック信号cs=’“1′°と
なる。
0R= ” O”、他方51=32=” 1 ’”によ
りトランジスタ3,4の両方がONL、このためフォト
カプラ8が発光してチェック信号CS−″’o”(ov
)となる。ステージ3の場合、Sl−”l”、S2=”
O”となり、S1\S2であるからXOR= ” 1
”、またフォトカプラ8は発光しないので、チェック信
号C8−1″となる。ステージ4の場合、S 1 =3
2−” 0 ”と々るからX0R=”0”、フォトカプ
ラ8は発光しないのでチェック信号cs=’“1′°と
なる。
回路に故障の々い正常時には各ステージ1〜4における
XOR出力とチェック信号C8は上述した如き信号状態
となる。従って、マイクロコンピュータにおいて、各ス
テージ毎にその出力状態をチェックすれば、出力リレー
OFF中における回路の故障を直ちに検知することがで
きる。
XOR出力とチェック信号C8は上述した如き信号状態
となる。従って、マイクロコンピュータにおいて、各ス
テージ毎にその出力状態をチェックすれば、出力リレー
OFF中における回路の故障を直ちに検知することがで
きる。
そして、この故障検知に従って、例えば電源端子1に与
えられる電源を自動的に切断すればよい。
えられる電源を自動的に切断すればよい。
次に、出カリレーアのON (動作)中における回路故
障のチェックは、第5図のようにして実現される。
障のチェックは、第5図のようにして実現される。
即ち、前述した出力リレーOFF (復旧)時とは逆に
、出力リレーをONするために″′1パ状態にある直流
制御信号S1.S2を、第5図に示すように僅かの時間
差を与えて”0′°の状態に短時間だけ転極せしめる。
、出力リレーをONするために″′1パ状態にある直流
制御信号S1.S2を、第5図に示すように僅かの時間
差を与えて”0′°の状態に短時間だけ転極せしめる。
そして、第4図と同様に、選択信号RD O、RD 1
によって選択回路20.22を交互に選択する。
によって選択回路20.22を交互に選択する。
このようにすると、回路故障の々い正常時には、ステー
ジ1〜4の各位置におけるXOR21の出力とチェック
信号C8は第5図中に記入したよう々信号状態となる。
ジ1〜4の各位置におけるXOR21の出力とチェック
信号C8は第5図中に記入したよう々信号状態となる。
従って、各ステージ毎にその出力状態をマイクロコンピ
ュータでチェックすれば、出カリレーアのON中におけ
る回路の故障を直ちに検知することができる。
ュータでチェックすれば、出カリレーアのON中におけ
る回路の故障を直ちに検知することができる。
ように交番信号を用いることなく直流信号のみによって
回路を構成できるので、トランス等の小型化困難な部品
を不要となし得、この種のリレー駆動回路を更に小型化
できるという著効を奏する。
回路を構成できるので、トランス等の小型化困難な部品
を不要となし得、この種のリレー駆動回路を更に小型化
できるという著効を奏する。
また、2つの開閉素子のアンド動作によって出力リレー
を動作せしめるよう構成したから7エイルセーフな回路
となシ、更に2つの開閉素子のON 、 OFFの動作
状態をセンサを用いて監視するよう構成しているので、
このセンサの出力するチェック信号を利用することによ
り、回路の故障発生を外部で直ちに、検知することが可
能となる。従って、AND動作を行なう2つの開閉素子
がたとえ同時に短絡するような故障が発生しても、前記
チェック信号を利用して該故障を直ちに検知し、電源遮
断等により回路を安全側に作動させることができ、極め
て安全度の高いリレー駆動回路を提供できるという著効
を奏する。
を動作せしめるよう構成したから7エイルセーフな回路
となシ、更に2つの開閉素子のON 、 OFFの動作
状態をセンサを用いて監視するよう構成しているので、
このセンサの出力するチェック信号を利用することによ
り、回路の故障発生を外部で直ちに、検知することが可
能となる。従って、AND動作を行なう2つの開閉素子
がたとえ同時に短絡するような故障が発生しても、前記
チェック信号を利用して該故障を直ちに検知し、電源遮
断等により回路を安全側に作動させることができ、極め
て安全度の高いリレー駆動回路を提供できるという著効
を奏する。
第1図は本発明になるリレー直流駆動回路の回路図、第
2図は本発明回路をマイクロコンピュータでON・OF
F制御する場合の1例を示す回路図、第3図は同上ON
・OFF制御のタイムチャート、第4図は出力リレーO
FF中における回路故障診断のタイムチャート、第5図
は出力リレーON中における回路故障診断のタイムチャ
ート、第6図は従来の交番信号によるリレー駆動回路の
回路図である。 1.2:電源端子、3:第1の開閉素子、4:第2の開
閉素子、5:第1の開閉素子の出力端子、6:第2の開
閉素子の出力端子、7:出力リレー、8:センサ、Sl
:第1の直流制御信号、S2:第2の直流制御信号、C
8:チェック信号。
2図は本発明回路をマイクロコンピュータでON・OF
F制御する場合の1例を示す回路図、第3図は同上ON
・OFF制御のタイムチャート、第4図は出力リレーO
FF中における回路故障診断のタイムチャート、第5図
は出力リレーON中における回路故障診断のタイムチャ
ート、第6図は従来の交番信号によるリレー駆動回路の
回路図である。 1.2:電源端子、3:第1の開閉素子、4:第2の開
閉素子、5:第1の開閉素子の出力端子、6:第2の開
閉素子の出力端子、7:出力リレー、8:センサ、Sl
:第1の直流制御信号、S2:第2の直流制御信号、C
8:チェック信号。
Claims (1)
- 直流電源の正負の極にそれぞれつながる電源端子の一方
の端子に接続され、かつ第1の直流制御信号によつて開
閉制御される第1の開閉素子と、前記電源端子の他方の
端子に接続され、かつ第2の直流制御信号によつて開閉
制御される第2の開閉素子と、該第1及び第2の開閉素
子の出力端子間に跨つて接続された出力リレーと、該第
1及び第2の開閉素子の各出力端子の電位状態を監視す
るセンサとを備え、第1及び第2の直流制御信号が同時
に与えられたとき前記出力リレーを動作せしめると共に
、前記出力端子間の電位状態をチェック信号として出力
することを特徴とするリレー直流駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29011486A JPH064415B2 (ja) | 1986-12-05 | 1986-12-05 | 鉄道信号用出力リレーの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29011486A JPH064415B2 (ja) | 1986-12-05 | 1986-12-05 | 鉄道信号用出力リレーの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63144704A true JPS63144704A (ja) | 1988-06-16 |
JPH064415B2 JPH064415B2 (ja) | 1994-01-19 |
Family
ID=17751978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29011486A Expired - Lifetime JPH064415B2 (ja) | 1986-12-05 | 1986-12-05 | 鉄道信号用出力リレーの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH064415B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235875U (ja) * | 1988-08-31 | 1990-03-08 | ||
JPH03292258A (ja) * | 1990-04-09 | 1991-12-24 | Kyosan Electric Mfg Co Ltd | 時素リレー |
JPH065179A (ja) * | 1992-06-17 | 1994-01-14 | Mitsubishi Electric Corp | 補助リレー駆動回路 |
EP0673050A2 (de) * | 1994-03-18 | 1995-09-20 | Schneider Electric Gmbh | Schaltung zur fehlersicheren Relaisansteuerung für elektronische Schaltungen |
WO1997013949A1 (es) * | 1995-10-11 | 1997-04-17 | Faiveley Española, S.A. | Sistema de control para puertas automaticas |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4494313B2 (ja) * | 2005-08-30 | 2010-06-30 | 株式会社京三製作所 | リレー出力装置 |
JP7420656B2 (ja) * | 2020-06-12 | 2024-01-23 | 株式会社京三製作所 | リレー出力制御装置 |
-
1986
- 1986-12-05 JP JP29011486A patent/JPH064415B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235875U (ja) * | 1988-08-31 | 1990-03-08 | ||
JPH0755179Y2 (ja) * | 1988-08-31 | 1995-12-20 | 株式会社京三製作所 | 並列多重電子連動装置 |
JPH03292258A (ja) * | 1990-04-09 | 1991-12-24 | Kyosan Electric Mfg Co Ltd | 時素リレー |
JPH065179A (ja) * | 1992-06-17 | 1994-01-14 | Mitsubishi Electric Corp | 補助リレー駆動回路 |
EP0673050A2 (de) * | 1994-03-18 | 1995-09-20 | Schneider Electric Gmbh | Schaltung zur fehlersicheren Relaisansteuerung für elektronische Schaltungen |
EP0673050A3 (de) * | 1994-03-18 | 1996-04-17 | Schneider Electric Gmbh | Schaltung zur fehlersicheren Relaisansteuerung für elektronische Schaltungen. |
WO1997013949A1 (es) * | 1995-10-11 | 1997-04-17 | Faiveley Española, S.A. | Sistema de control para puertas automaticas |
ES2113299A1 (es) * | 1995-10-11 | 1998-04-16 | Faiveley Espanola | Sistema de control para puertas automaticas. |
Also Published As
Publication number | Publication date |
---|---|
JPH064415B2 (ja) | 1994-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0373212B2 (ja) | ||
JPS63144704A (ja) | 鉄道信号用出力リレーの駆動回路 | |
JP2010108129A (ja) | スイッチング装置 | |
JP2004213454A (ja) | 負荷の故障診断方法および装置 | |
JP4788569B2 (ja) | 出力装置 | |
JP3630824B2 (ja) | 補助リレー駆動回路 | |
EP4239343A1 (en) | System and method for input power detection of two power sources using single monitoring circuit | |
KR100475062B1 (ko) | 릴레이 출력회로 | |
JP3733697B2 (ja) | 制御装置の出力回路 | |
JP2006209618A (ja) | デジタル出力装置およびデジタル出力装置を用いた診断方法 | |
JPH11299073A (ja) | 非常停止回路 | |
JPH0536332A (ja) | 開閉器操作制御回路 | |
JPS6132439Y2 (ja) | ||
JPH0811084A (ja) | 非常停止装置 | |
JP3096301B2 (ja) | 交流電源で駆動される被制御機器の制御装置 | |
JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
JPH0147091B2 (ja) | ||
JP2021166462A (ja) | モータ駆動装置及びモータ駆動システム | |
JPH0223886B2 (ja) | ||
JP2608434B2 (ja) | 電源警報方式 | |
JPH02139874A (ja) | バッテリーの劣化検出回路 | |
JPH11332087A (ja) | モータの異常検出装置 | |
JPH05244722A (ja) | Dc電源保護回路 | |
JP2004222432A (ja) | モータ駆動装置 | |
JPH0298747A (ja) | 多重制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |