JPS63144614A - デイジタルフイルタ回路 - Google Patents
デイジタルフイルタ回路Info
- Publication number
- JPS63144614A JPS63144614A JP29141586A JP29141586A JPS63144614A JP S63144614 A JPS63144614 A JP S63144614A JP 29141586 A JP29141586 A JP 29141586A JP 29141586 A JP29141586 A JP 29141586A JP S63144614 A JPS63144614 A JP S63144614A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplitude
- rom
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 230000001934 delay Effects 0.000 claims 1
- 238000001228 spectrum Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテーブル参照形ディジタルフィルタ、に関し、
特にサンプリング数／シンボルの向上化を図ったディジ
タルフィルタ回路に関する。
特にサンプリング数／シンボルの向上化を図ったディジ
タルフィルタ回路に関する。
従来、この種のディジタルフィルタは、第３回ｌＣＤ５
Ｃ５ｅｓｓｉｏｎ Ｃ（ｐｐ、 ８７〜９０） 「Ａｎ
ａｌｙｓｉｓａｎｄ Ｄｅｓｉｇｎ ｏｆ ａ ＲＯＭ
５ｙｎｔｈｅｓｉｚｅｒ ａｓ ａｎ ｏｐｔｉｍｕ
ｍ Ｄｉｇｉｔａｌ ｔｒａｎｓｍｉｔ ｆｉｌｔｅｒ
Ｊに示されている様に、読み出し専用メモＩＪＲＯＭ
を用いる方法が主となっており、ＲＯＭ参照形ディジタ
ルフィルタとも呼ばれている。
Ｃ５ｅｓｓｉｏｎ Ｃ（ｐｐ、 ８７〜９０） 「Ａｎ
ａｌｙｓｉｓａｎｄ Ｄｅｓｉｇｎ ｏｆ ａ ＲＯＭ
５ｙｎｔｈｅｓｉｚｅｒ ａｓ ａｎ ｏｐｔｉｍｕ
ｍ Ｄｉｇｉｔａｌ ｔｒａｎｓｍｉｔ ｆｉｌｔｅｒ
Ｊに示されている様に、読み出し専用メモＩＪＲＯＭ
を用いる方法が主となっており、ＲＯＭ参照形ディジタ
ルフィルタとも呼ばれている。
上述した従来の方式では、データをサンプリングする速
度Ｔを周期として１／Ｔ（Ｈｚ）間隔に高調波成分が発
生する為、ディジタルフィルタの後段に接続されるＤ／
Ａ変換器の後にアナログフィルタを設置して不要信号を
抑圧していた。
度Ｔを周期として１／Ｔ（Ｈｚ）間隔に高調波成分が発
生する為、ディジタルフィルタの後段に接続されるＤ／
Ａ変換器の後にアナログフィルタを設置して不要信号を
抑圧していた。
従って、データ速度が変わる系では高調波成分の発生す
る周波数も変わシ、アナログフィルタの交換が必要であ
る。アナログフィルタの交換頻度を減らす為にはサンプ
リング数／シンボルを上げる必要があるが、市販されて
いるＲＯＭのアドレスピット数には限界があり実現出来
なかった。
る周波数も変わシ、アナログフィルタの交換が必要であ
る。アナログフィルタの交換頻度を減らす為にはサンプ
リング数／シンボルを上げる必要があるが、市販されて
いるＲＯＭのアドレスピット数には限界があり実現出来
なかった。
高調波成分の周波数をΣ倍としてアナログフィルタの交
換単位を大幅に改善したことを特徴とする。
換単位を大幅に改善したことを特徴とする。
第１図は本発明の一実施例であって、１はデータ入力端
子、２はクロック入力端子、３は出力端子、１０１はシ
フトレジスタ、１０２はＲＯＭ。
子、２はクロック入力端子、３は出力端子、１０１はシ
フトレジスタ、１０２はＲＯＭ。
１０３はサンプリングクロック生成器、１０４は遅延用
のシフトレジスタである。加算回路１０５〜１０７、振
幅７２回路１０８〜１１０は内挿回路を構成している。
のシフトレジスタである。加算回路１０５〜１０７、振
幅７２回路１０８〜１１０は内挿回路を構成している。
１１１は選択回路である。ここでは。
説明を簡単にする為、Ｎ＝４について示している。
シフトレジスター０１． ＲＯＭ １０２． サン
プリングクロック生成器１０３によって構成されるＲＯ
Ｍ参照形ディジタルフィルタは、第２図（ａ）０如＜サ
ンプリング間隔Ｔのパルス列となっている（説明上ＰＡ
Ｍ表現を用いである）。シフトレジスタ１０４出力は第
２図（ｂ）の如くなる。加算回路１０５と振幅７２回路
１０８とで演算された出力１１２は第２図（Ｃ）の如く
なる。また、加算回路１０６と振幅７２回路１０９とで
演算された出力１１３及び加算回路１０７と振幅７２回
路１１０とで演算された出力１１４はそれぞれ第２図（
ｄ） 、 （ｅ）の如くなる。サンプリングクロック生
成器１０３は選択回路１１１を制御してシフトレジスタ
１０４の出力。
プリングクロック生成器１０３によって構成されるＲＯ
Ｍ参照形ディジタルフィルタは、第２図（ａ）０如＜サ
ンプリング間隔Ｔのパルス列となっている（説明上ＰＡ
Ｍ表現を用いである）。シフトレジスタ１０４出力は第
２図（ｂ）の如くなる。加算回路１０５と振幅７２回路
１０８とで演算された出力１１２は第２図（Ｃ）の如く
なる。また、加算回路１０６と振幅７２回路１０９とで
演算された出力１１３及び加算回路１０７と振幅７２回
路１１０とで演算された出力１１４はそれぞれ第２図（
ｄ） 、 （ｅ）の如くなる。サンプリングクロック生
成器１０３は選択回路１１１を制御してシフトレジスタ
１０４の出力。
振幅７２回路１０８．１０９．１１０の出力を選択合成
する。
する。
合成された結果は第３図の如くなる。従って。
本信号のスペクトラムは、第４図から第５図の如くなっ
て高調波信号がＮ倍高に移シ１本ディジタルフィルタ回
路の後段のアナログ部に挿入するアナログフィルタの変
更度合が減り、かつ製作も容易となる効果がある。
て高調波信号がＮ倍高に移シ１本ディジタルフィルタ回
路の後段のアナログ部に挿入するアナログフィルタの変
更度合が減り、かつ製作も容易となる効果がある。
第６図、第７図は本構成をＢＥＲ特性について計算機シ
ミュレーション（但し、第６図は１６サンプル化、第７
図は３２サンプル化）したもので内挿てよる劣化は殆ん
ど見られない。
ミュレーション（但し、第６図は１６サンプル化、第７
図は３２サンプル化）したもので内挿てよる劣化は殆ん
ど見られない。
なお、実施例ではＮ＝４の内挿回路を示しているが、Ｎ
Ｋ応じて加算回路と振幅７２回路との組合わせ段数が変
更されることは言うまでも無い。
Ｋ応じて加算回路と振幅７２回路との組合わせ段数が変
更されることは言うまでも無い。
以上説明した如く本発明によれば、データ速度が変わっ
てもディジタルフィルタ回路の後段に接続されるアナロ
グフィルタの変更度合を減らすことができ、かつ製作も
容易となる。
てもディジタルフィルタ回路の後段に接続されるアナロ
グフィルタの変更度合を減らすことができ、かつ製作も
容易となる。
第１図は本発明の一実施例の構成図、第２図は第１図の
各部の出力信号を示した図、第３図は第１図の選択回路
１１１の出力信号を示した図。 第４図は第１図のＲＯＭ １０２の出力のスペクトラム
を示し、第５図は第１図の選択回路１１１出カスペクト
ラムを示す。第６図、第７図はそれぞれＢＥＲ特性につ
いてのシミュレーション結果を示す。 図中、１０５〜１０７は加算回路、１０８〜１１０は振
幅７２回路。 第２図 第３図 第４図 第５図 第６図 ＠７図
各部の出力信号を示した図、第３図は第１図の選択回路
１１１の出力信号を示した図。 第４図は第１図のＲＯＭ １０２の出力のスペクトラム
を示し、第５図は第１図の選択回路１１１出カスペクト
ラムを示す。第６図、第７図はそれぞれＢＥＲ特性につ
いてのシミュレーション結果を示す。 図中、１０５〜１０７は加算回路、１０８〜１１０は振
幅７２回路。 第２図 第３図 第４図 第５図 第６図 ＠７図
Claims (1)
- １、ディジタル信号を入力とし読み出し専用メモリを用
いて構成するディジタルフィルタに於いて、該ディジタ
ルフィルタ出力を、該ディジタルフィルタのサンプリン
グ周期Ｔだけ遅延する遅延回路と、該遅延回路の入力及
び出力信号を用いてＮ−１点（Ｎは正整数）の内挿を行
ないＴ／Ｎサンプリング周期のサンプル値を生成する内
挿回路とを含む事を特徴とするディジタルフィルタ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29141586A JPS63144614A (ja) | 1986-12-09 | 1986-12-09 | デイジタルフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29141586A JPS63144614A (ja) | 1986-12-09 | 1986-12-09 | デイジタルフイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144614A true JPS63144614A (ja) | 1988-06-16 |
Family
ID=17768590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29141586A Pending JPS63144614A (ja) | 1986-12-09 | 1986-12-09 | デイジタルフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5048937A (en) * | 1989-01-31 | 1991-09-17 | Hitachi Metals, Ltd. | Faraday rotator device and optical switch containing same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218031A (ja) * | 1983-05-26 | 1984-12-08 | Anritsu Corp | 組合せ論理形の信号処理回路 |
| JPS612482A (ja) * | 1984-06-15 | 1986-01-08 | Mitsubishi Electric Corp | サブナイキスト標本化フイルタ |
-
1986
- 1986-12-09 JP JP29141586A patent/JPS63144614A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218031A (ja) * | 1983-05-26 | 1984-12-08 | Anritsu Corp | 組合せ論理形の信号処理回路 |
| JPS612482A (ja) * | 1984-06-15 | 1986-01-08 | Mitsubishi Electric Corp | サブナイキスト標本化フイルタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5048937A (en) * | 1989-01-31 | 1991-09-17 | Hitachi Metals, Ltd. | Faraday rotator device and optical switch containing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748578A (en) | Process and apparatus for translating the sampling rate of a sampling sequence | |
| JPH0740656B2 (ja) | 無限長インパルス応答フイルタ | |
| JPH04289900A (ja) | デジタルピッチシフター | |
| WO2006068196A1 (ja) | 畳み込み演算回路 | |
| US5250748A (en) | Tone signal generation device employing a digital filter | |
| JPS63144614A (ja) | デイジタルフイルタ回路 | |
| JPH06350399A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| US4389539A (en) | Digital filter for performing serial operations and vocal sound synthesizing apparatus having the digital filter | |
| JPS5557948A (en) | Digital adder | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| KR100270165B1 (ko) | 디지털 인터폴레이션 기능이 있는 병렬 fir 필터 시스템 | |
| JPS6239744B2 (ja) | ||
| JP2949764B2 (ja) | 信号発生回路 | |
| KR100548362B1 (ko) | 고차 오버 샘플링 파형 정형 필터 | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JPH10322164A (ja) | ディジタルフィルタ | |
| JPS6242609A (ja) | 間引き補間装置 | |
| JPH06177708A (ja) | ディジタルフィルタ回路 | |
| JPS60223227A (ja) | デジタルパルス幅変調回路 | |
| JPS6434004A (en) | Digital frequency generator | |
| JPH0732345B2 (ja) | デイジタル補間フイルタ回路 | |
| JPH01101599A (ja) | 楽音信号発生装置 | |
| JPH03242024A (ja) | Ｄ／ａ変換方法 |