JPS63142868A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63142868A JPS63142868A JP29122286A JP29122286A JPS63142868A JP S63142868 A JPS63142868 A JP S63142868A JP 29122286 A JP29122286 A JP 29122286A JP 29122286 A JP29122286 A JP 29122286A JP S63142868 A JPS63142868 A JP S63142868A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- active layer
- amorphous silicon
- electrode
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明はアモルファスシリコンから成る半導体膜を用
いた薄膜トランジスタに関し、特に液晶パネルと組合わ
せることにより表示装置として用いる場合の背面照明に
起因する薄膜トランジスタのoff抵抗の低下を防止す
る技術に関する。
いた薄膜トランジスタに関し、特に液晶パネルと組合わ
せることにより表示装置として用いる場合の背面照明に
起因する薄膜トランジスタのoff抵抗の低下を防止す
る技術に関する。
(ロ)従来の技術
今日、ガラス等の絶縁性基板上にa脱トランジスタをマ
トリクス状に配設し、液晶等と組合わせた大容伍表示装
置の研究及び実用化が活発に行なわれている。殊にa−
3i(アモルファスシリコン)半導体膜を用いた薄膜ト
ランジスタは、絶縁性基板に廉化であるガラスが使用で
きること、大面積化が可能なこと等の理由から有望視さ
れている。
トリクス状に配設し、液晶等と組合わせた大容伍表示装
置の研究及び実用化が活発に行なわれている。殊にa−
3i(アモルファスシリコン)半導体膜を用いた薄膜ト
ランジスタは、絶縁性基板に廉化であるガラスが使用で
きること、大面積化が可能なこと等の理由から有望視さ
れている。
さて、a−3i半導体膜を用いた従来の薄膜トランジス
タTbは、その構成が第8図に示すとおりであった。つ
まり、ゲート絶縁膜3b上に積層された能動層4bはゲ
ート電極2bに対応するよりも広く、又能動層4b及び
、ソース領域5bとドレイン領146bを形成するn÷
型アモルファスシリコン半導体膜の厚ざに工夫がなされ
ていなかった。なお、7bと8bは、それぞれソース電
極とドレイン電極である。
タTbは、その構成が第8図に示すとおりであった。つ
まり、ゲート絶縁膜3b上に積層された能動層4bはゲ
ート電極2bに対応するよりも広く、又能動層4b及び
、ソース領域5bとドレイン領146bを形成するn÷
型アモルファスシリコン半導体膜の厚ざに工夫がなされ
ていなかった。なお、7bと8bは、それぞれソース電
極とドレイン電極である。
(ハ)発明が解決しようとする問題点
薄膜トランジスタTbを液晶と組合わせて表示装置を構
成して用いる場合、絶縁性基板1bであるガラス板側に
背面照明を置く。この時、SSトランジスタTbをof
f状態(ゲート電極2bに負電圧を印加)において能動
層4bのゲート電極2bに対して自己整合していない部
位にキャリアが生じoff抵抗が下がるという問題があ
った。
成して用いる場合、絶縁性基板1bであるガラス板側に
背面照明を置く。この時、SSトランジスタTbをof
f状態(ゲート電極2bに負電圧を印加)において能動
層4bのゲート電極2bに対して自己整合していない部
位にキャリアが生じoff抵抗が下がるという問題があ
った。
この問題を解決する手段として、a−8i半導体膜から
なる能動層4bの厚さを薄くするという方法がある。因
みに、能動層4bの厚さを100Å以下とした場合では
能動層4bに背面照明による影響は観察されない、しか
し、この能動層4bの厚さをある程度より薄くすると、
On状態の抵抗が高くなるという問題が生じる。
なる能動層4bの厚さを薄くするという方法がある。因
みに、能動層4bの厚さを100Å以下とした場合では
能動層4bに背面照明による影響は観察されない、しか
し、この能動層4bの厚さをある程度より薄くすると、
On状態の抵抗が高くなるという問題が生じる。
又、光シールドを形成することによってキャリアの発生
を防ぐ方法が考えられる。しかし、光シールドを形成す
ると、製造上の工程数が増加し、歩留りが悪くコストが
高くつくという問題が生じる。
を防ぐ方法が考えられる。しかし、光シールドを形成す
ると、製造上の工程数が増加し、歩留りが悪くコストが
高くつくという問題が生じる。
更に、薄膜トランシタTbを、能動層4bがゲート絶縁
層3b上の対応する部位に位置し且つゲート電極2bと
同じ形状となる構成のものとする方法が考えられる。し
かし、薄膜トランジスタがこの構成となるように通常の
マスクアライメントを用いて形成すると、アライメント
誤差やサイドエッチ等を見込まなければならず薄膜トラ
ンジスタのサイズは大きくなる。従って、薄膜トランジ
スタのサイズが大きいと表示装置における開口率が低下
し又ゲートドレイン間の負荷容量が増加し、結果的に本
来の目的である表示装置の大面積化が強くは望めないと
いうことになる。
層3b上の対応する部位に位置し且つゲート電極2bと
同じ形状となる構成のものとする方法が考えられる。し
かし、薄膜トランジスタがこの構成となるように通常の
マスクアライメントを用いて形成すると、アライメント
誤差やサイドエッチ等を見込まなければならず薄膜トラ
ンジスタのサイズは大きくなる。従って、薄膜トランジ
スタのサイズが大きいと表示装置における開口率が低下
し又ゲートドレイン間の負荷容量が増加し、結果的に本
来の目的である表示装置の大面積化が強くは望めないと
いうことになる。
この発明は上述の事情に鑑みてなされたものであり、液
晶と組合わせて表示装置を構成して用いる場合において
、off抵抗とOn抵抗が所定の値に確保され、コスト
が高くならず、更には表示装置の大面積化に支障のない
薄膜トランジスタを提供するものである。
晶と組合わせて表示装置を構成して用いる場合において
、off抵抗とOn抵抗が所定の値に確保され、コスト
が高くならず、更には表示装置の大面積化に支障のない
薄膜トランジスタを提供するものである。
(ニ)問題点を解決するための手段
この発明は、不透明金属のゲートN極を利用してゲート
電極と自己整合された形状の能DH,及びソース領域と
ドレイン領域を形成した薄膜トランジスタである。
電極と自己整合された形状の能DH,及びソース領域と
ドレイン領域を形成した薄膜トランジスタである。
その詳細な構成は、絶縁性基板上に不透明な金属からな
るゲート電極が積層され、さらに該ゲート電極と前記絶
縁性基板面上にゲート絶縁層が積層され、該ゲート絶縁
層上には厚さが共に 100Å以上で双方の合計膜厚が
100OA以下であるアモルファスシリコン半導体膜と
アモルファスシリコンコンタクト膜とが前記ゲートN極
と自己整合された輪郭形状で積層されかつ該アモルファ
スシリコンコンタクト膜はソース領域とドレイン領域に
分離され、該ソース領域とドレイン領域にはそれぞれソ
ース電極とトレイン電極が接合していることを特徴とす
る薄膜トランジスタである。
るゲート電極が積層され、さらに該ゲート電極と前記絶
縁性基板面上にゲート絶縁層が積層され、該ゲート絶縁
層上には厚さが共に 100Å以上で双方の合計膜厚が
100OA以下であるアモルファスシリコン半導体膜と
アモルファスシリコンコンタクト膜とが前記ゲートN極
と自己整合された輪郭形状で積層されかつ該アモルファ
スシリコンコンタクト膜はソース領域とドレイン領域に
分離され、該ソース領域とドレイン領域にはそれぞれソ
ース電極とトレイン電極が接合していることを特徴とす
る薄膜トランジスタである。
(ホ)作 用
能動層のゲート電極に自己整合する形状は、絶縁性基板
側からの光とポジ型フォトレジストにより形成されるレ
ジストをマスクとして、エツチングすると簡便に得られ
る。
側からの光とポジ型フォトレジストにより形成されるレ
ジストをマスクとして、エツチングすると簡便に得られ
る。
(へ)実施例
この発明を第1〜7図に示す実施例に基づき詳述するが
、これによってこの発明が限定されるものではない。
、これによってこの発明が限定されるものではない。
薄膜トランジスタTの構成は第1図に示すとおりであり
、1は絶縁性基板、2はゲート電極、3はゲート絶縁層
、4は能動層、5はソース領域、6はドレイン領域、7
はソース電極、8はトレイン電極である。
、1は絶縁性基板、2はゲート電極、3はゲート絶縁層
、4は能動層、5はソース領域、6はドレイン領域、7
はソース電極、8はトレイン電極である。
絶縁性基板1は、厚さが約1mmのガラス板である。ゲ
ート電極2は、Ta、Cr、MO,AQ。
ート電極2は、Ta、Cr、MO,AQ。
Wを材料としていて不透明である。能動層4は、a−3
i膜からなり、絶縁性基板1側からの光がポジ型フォト
レジスト層へ照射しゲート電極2に対応する部位のみが
残って得られたレジスト9をマスクとしてエツチングし
、ゲート電極2に自己整合して形状となっている。ソー
ス領域5とドレイン領域6は、リンドープによるn+型
a −3i膜から形成されている。ソース電極7とトレ
イン電極8は、金属膜から形成されている。
i膜からなり、絶縁性基板1側からの光がポジ型フォト
レジスト層へ照射しゲート電極2に対応する部位のみが
残って得られたレジスト9をマスクとしてエツチングし
、ゲート電極2に自己整合して形状となっている。ソー
ス領域5とドレイン領域6は、リンドープによるn+型
a −3i膜から形成されている。ソース電極7とトレ
イン電極8は、金属膜から形成されている。
能動層4の厚さは、200〜300人である。又、ソー
ス領域5とドレイン領域6であるn1型a〜5i膜の厚
さは、 100〜SOO人(200〜300人)である
。これらの値は、On状態の抵抗を所定以下に確保し、
且つ能動H4を形成するためのポジ型フォトレジスト1
9Aに絶縁性基板1側からの光を効果があるように照射
する場合を実験的に求めた値である。なお、この実験的
に求めた値には幅があり、能動層4の厚さとn◆型a−
8i膜5Aの厚さが共に 100A以上で且つ両者の合
計の厚さが1000Å以下であれば所定の薄膜トランジ
スタTは得られる。
ス領域5とドレイン領域6であるn1型a〜5i膜の厚
さは、 100〜SOO人(200〜300人)である
。これらの値は、On状態の抵抗を所定以下に確保し、
且つ能動H4を形成するためのポジ型フォトレジスト1
9Aに絶縁性基板1側からの光を効果があるように照射
する場合を実験的に求めた値である。なお、この実験的
に求めた値には幅があり、能動層4の厚さとn◆型a−
8i膜5Aの厚さが共に 100A以上で且つ両者の合
計の厚さが1000Å以下であれば所定の薄膜トランジ
スタTは得られる。
この発明の薄膜トランジスタTは上述したように構成さ
れており、液晶と組合わせて表示装置(図示省略)を構
成して用いる場合において、絶縁性基板1側から光を照
射しても能動層4にキャリアが生じることはなく、従っ
てoff状態でoff抵抗が下がることはない。つまり
、以下に述べる実験結果のとおりである。能動層4の厚
さが200人で且つ大きさが10μm×12μ口である
薄膜トランジスタTを、液晶と組合わせて表示装置を構
成して用いる場合において、ソース−ドレイ間の電圧■
5t)−10vで、絶縁性基板1側から照度が104L
Xの光を照射した際、ドイレン領域6に流れる電流1d
とゲート−ドレイン間の電圧vGDとの関係を示すId
−VGD特性曲線は第2図01で表わされるものであっ
た。因に、絶縁性基板1側から光照射がない場合のId
−V(、D特性曲線はC2であり、従来例において絶縁
性基板1b側から照度が10’lxの光を照射した場合
にJd −’lAo特性曲線C3であった。VGDの一
20v〜−3■においてoff特性の改善が明らかに認
められる。
れており、液晶と組合わせて表示装置(図示省略)を構
成して用いる場合において、絶縁性基板1側から光を照
射しても能動層4にキャリアが生じることはなく、従っ
てoff状態でoff抵抗が下がることはない。つまり
、以下に述べる実験結果のとおりである。能動層4の厚
さが200人で且つ大きさが10μm×12μ口である
薄膜トランジスタTを、液晶と組合わせて表示装置を構
成して用いる場合において、ソース−ドレイ間の電圧■
5t)−10vで、絶縁性基板1側から照度が104L
Xの光を照射した際、ドイレン領域6に流れる電流1d
とゲート−ドレイン間の電圧vGDとの関係を示すId
−VGD特性曲線は第2図01で表わされるものであっ
た。因に、絶縁性基板1側から光照射がない場合のId
−V(、D特性曲線はC2であり、従来例において絶縁
性基板1b側から照度が10’lxの光を照射した場合
にJd −’lAo特性曲線C3であった。VGDの一
20v〜−3■においてoff特性の改善が明らかに認
められる。
しかも、能動層4が一定以上の厚さを持っていることか
らOn状態においてon抵抗が高くなることはない。又
、能動層4の形成は、絶縁性基板1側からの光とポジ型
フォトレジスト19Aとによってゲート電極2に自己整
合した形状のレジスト9をマスクとして用いて行ってい
るので、薄膜トランジスタTの製造が簡便で煩雑になる
ことはなく、又サイズが太き(なることはない。
らOn状態においてon抵抗が高くなることはない。又
、能動層4の形成は、絶縁性基板1側からの光とポジ型
フォトレジスト19Aとによってゲート電極2に自己整
合した形状のレジスト9をマスクとして用いて行ってい
るので、薄膜トランジスタTの製造が簡便で煩雑になる
ことはなく、又サイズが太き(なることはない。
以下において、薄膜トランジスタTの製造方法を説明す
る。ガラス板からなる絶縁性基板1上に、Taを材料と
して所望形状のゲート電極2を積層する(第3図を参照
)。
る。ガラス板からなる絶縁性基板1上に、Taを材料と
して所望形状のゲート電極2を積層する(第3図を参照
)。
絶縁性基板1のゲート電極2を積層した側の面の全てに
pcvoによってゲート絶縁層3を、そのゲート絶縁w
13上に厚さが200Aのa−5i半導体114Aを、
更にそのa−8i半導体層4A上に厚さが200〜30
0人のリンドープのn◆型a−8i 15Aを、加えて
このn+型a−3i層5A上にポジ型フォトシスト層9
Aを積層する(第4図を参照)。
pcvoによってゲート絶縁層3を、そのゲート絶縁w
13上に厚さが200Aのa−5i半導体114Aを、
更にそのa−8i半導体層4A上に厚さが200〜30
0人のリンドープのn◆型a−8i 15Aを、加えて
このn+型a−3i層5A上にポジ型フォトシスト層9
Aを積層する(第4図を参照)。
絶縁性基板1側から露光し、不透明であるゲート電極2
をフォトマスクとして作用させて、n+型a−8i層5
A上にゲート電極2に対して自己整合した形状のレジス
ト9を形成する〈第5図を参照)。なお、この時n◆型
a−8i層5Aとa−3i半導体層4Aとの合計の厚さ
が1000Å以下であることより、ポジ型フォトレジス
ト19Aに光が効果的に働く。
をフォトマスクとして作用させて、n+型a−8i層5
A上にゲート電極2に対して自己整合した形状のレジス
ト9を形成する〈第5図を参照)。なお、この時n◆型
a−8i層5Aとa−3i半導体層4Aとの合計の厚さ
が1000Å以下であることより、ポジ型フォトレジス
ト19Aに光が効果的に働く。
レジスト9をマスクとして、0+型a −3i 層5A
及びa−8i半導体層4aをエツチングしてゲート電極
2に対して自己整合した形状のn◆型a−8i層5B及
び能動層4を形成する。その後、レジスト9を除去する
(第6図を参照)。
及びa−8i半導体層4aをエツチングしてゲート電極
2に対して自己整合した形状のn◆型a−8i層5B及
び能動層4を形成する。その後、レジスト9を除去する
(第6図を参照)。
n+型a −8i 層5Bのある側の面金てに金属層7
Aを積層し、金属層7Aのn÷型a−3i層5Bの中央
部を除いた部位上部にフォトレジスト10を積層する(
第7図を参照)。
Aを積層し、金属層7Aのn÷型a−3i層5Bの中央
部を除いた部位上部にフォトレジスト10を積層する(
第7図を参照)。
このフォトレジスト10をマスクとして金属層7A及び
n+型a−3i層5Bをエツチングし、ソース領域5と
ドイレン領域6、及びソース電極7とドレイン領域8を
形成する。この後、フォトレジスト10を除去する(第
1図を参照)。
n+型a−3i層5Bをエツチングし、ソース領域5と
ドイレン領域6、及びソース電極7とドレイン領域8を
形成する。この後、フォトレジスト10を除去する(第
1図を参照)。
(ト)発明の効果
この発明は、液晶と組合せて表示装置として用いる場合
に、ゲート電極に負電圧を印加した。ff状態において
も能動層からのキャリアの発生を防いでいてoff抵抗
が所定の値に保たれるとともに、on状態において抵抗
が高くなることはなく、又製造が煩雑で歩留りが悪くな
るということがないことによりコスト高とならず、更に
サイズが大きくならないことにより表示装置の大面積化
に支障のない薄膜トランジスタである。
に、ゲート電極に負電圧を印加した。ff状態において
も能動層からのキャリアの発生を防いでいてoff抵抗
が所定の値に保たれるとともに、on状態において抵抗
が高くなることはなく、又製造が煩雑で歩留りが悪くな
るということがないことによりコスト高とならず、更に
サイズが大きくならないことにより表示装置の大面積化
に支障のない薄膜トランジスタである。
第1図はこの発明の一実施例を示す構成説明図、第2図
はこの実施例及び従来例の特性を示す説明図、第3〜7
図はこの実施例の製造過程を示す構成説明図、第8図は
従来例の第1図相当図である。 T・・・・・・薄膜トランジスタ、 1・・・・・・絶縁性基板、2・・・・・・ゲート電極
、4・・・・・・能動層、5・・−・・・ソース領域、
6・・・・・・ドレイン領域、9・・・・・・レジスト
。 第1図 工 第2 図 −(v) 第 4 図 第 5 図 第6図 第7 図 第8 図 b
はこの実施例及び従来例の特性を示す説明図、第3〜7
図はこの実施例の製造過程を示す構成説明図、第8図は
従来例の第1図相当図である。 T・・・・・・薄膜トランジスタ、 1・・・・・・絶縁性基板、2・・・・・・ゲート電極
、4・・・・・・能動層、5・・−・・・ソース領域、
6・・・・・・ドレイン領域、9・・・・・・レジスト
。 第1図 工 第2 図 −(v) 第 4 図 第 5 図 第6図 第7 図 第8 図 b
Claims (1)
- 1、絶縁性基板上に不透明な金属からなるゲート電極が
積層され、さらに該ゲート電極と前記絶縁性基板面上に
ゲート絶縁層が積層され、該ゲート絶縁層上には厚さが
共に100Å以上で双方の合計膜厚が1000Å以下で
あるアモルファスシリコン半導体膜とアモルファスシリ
コンコンタクト膜とが前記ゲート電極と自己整合された
輪郭形状で積層されかつ該アモルファスシリコンコンタ
クト膜はソース領域とドレイン領域に分離され、該ソー
ス領域とドレイン領域にはそれぞれソース電極とドレイ
ン電極が接合していることを特徴とする薄膜トランジス
タ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29122286A JPS63142868A (ja) | 1986-12-05 | 1986-12-05 | 薄膜トランジスタ |
US07/125,961 US4862234A (en) | 1986-11-29 | 1987-11-27 | Thin-film transistor |
EP87310516A EP0270323B1 (en) | 1986-11-29 | 1987-11-27 | Method of manufacture of a thin-film transistor |
DE3752301T DE3752301T2 (de) | 1986-11-29 | 1987-11-27 | Verfahren zur Herstellung eines Dünnschichttransistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29122286A JPS63142868A (ja) | 1986-12-05 | 1986-12-05 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63142868A true JPS63142868A (ja) | 1988-06-15 |
JPH0529137B2 JPH0529137B2 (ja) | 1993-04-28 |
Family
ID=17766051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29122286A Granted JPS63142868A (ja) | 1986-11-29 | 1986-12-05 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63142868A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6119072A (ja) * | 1984-07-06 | 1986-01-27 | Nippon Nenryo Gijutsu Kaihatsu Kk | 燃料電池発電プラント |
JPS61191072A (ja) * | 1985-02-20 | 1986-08-25 | Seiko Instr & Electronics Ltd | 薄膜トランジスタとその製造方法 |
-
1986
- 1986-12-05 JP JP29122286A patent/JPS63142868A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6119072A (ja) * | 1984-07-06 | 1986-01-27 | Nippon Nenryo Gijutsu Kaihatsu Kk | 燃料電池発電プラント |
JPS61191072A (ja) * | 1985-02-20 | 1986-08-25 | Seiko Instr & Electronics Ltd | 薄膜トランジスタとその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0529137B2 (ja) | 1993-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0270323B1 (en) | Method of manufacture of a thin-film transistor | |
JP4493741B2 (ja) | 半導体装置の作製方法 | |
US8889446B2 (en) | Polysilicon thin film transistor device and method of fabricating the same | |
US8362526B2 (en) | Liquid crystal display device and fabricating method thereof | |
US20020182833A1 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
US5439837A (en) | Method of fabricating a thin-film transistor having an offset gate structure | |
JPH06326314A (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2019210602A1 (zh) | 阵列基板及其制造方法、显示面板 | |
JP3105408B2 (ja) | 液晶表示素子 | |
JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
JPS63142868A (ja) | 薄膜トランジスタ | |
TW400653B (en) | Thin film transistor, LCD having thin film transistors, and method for making TFT array board | |
JPH01218070A (ja) | Mosトランジスタ | |
JPH07202207A (ja) | 薄膜トランジスタを具えた電子装置の製造方法 | |
JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
JPS63137479A (ja) | 薄膜トランジスタ | |
JPS6269680A (ja) | 薄膜トランジスタの製造方法 | |
JPH01300567A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
JP3536518B2 (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2931395B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
JP2931394B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
JPH0358032A (ja) | 薄膜トランジスタの製造方法 | |
JP3293568B2 (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |