JPH01300567A - 非晶質シリコン薄膜トランジスタおよびその製造方法 - Google Patents
非晶質シリコン薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH01300567A JPH01300567A JP63132089A JP13208988A JPH01300567A JP H01300567 A JPH01300567 A JP H01300567A JP 63132089 A JP63132089 A JP 63132089A JP 13208988 A JP13208988 A JP 13208988A JP H01300567 A JPH01300567 A JP H01300567A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating layer
- amorphous silicon
- opening
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010409 thin film Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、アクティブマトリクス型液晶表示器等に利用
される非晶質シリコン(以下、a−8iという)薄膜ト
ランジスタ(以下、TPTというに関するものである。
される非晶質シリコン(以下、a−8iという)薄膜ト
ランジスタ(以下、TPTというに関するものである。
[従来の技術]
a−SiTPTは、アクティブマトリクス型液晶表示器
等への利用を目指し各所で研究開発が行われている。
等への利用を目指し各所で研究開発が行われている。
a−3iTFTでは、ゲート電極とソース電極間および
ゲート電極とドレイン電極間のオーバーラツプ部で絶縁
不良を生じることがあり、大きな聞届となっている。し
かしながら、上記絶縁不良はオーバーラツプ部で均一に
生じるものではなく、ゲート電極の端部に集中して生じ
ることが知られている。
ゲート電極とドレイン電極間のオーバーラツプ部で絶縁
不良を生じることがあり、大きな聞届となっている。し
かしながら、上記絶縁不良はオーバーラツプ部で均一に
生じるものではなく、ゲート電極の端部に集中して生じ
ることが知られている。
そこで上記ゲート電極端部で生じる絶縁不良を低減させ
るため、第6図、第7図および第8図で示されるような
a−8iTFTが従来から提案されている。これらの図
において、1はガラス等を用いた絶縁性基板、2はゲー
ト電極、3は上記ゲート電極の内側に開口部3aを設け
た補助絶縁層、4はゲート絶縁層、5は非晶質シリコン
層、5aはこの非晶質シリコン層5の端部、6はソース
電極、7はドレイン電極、8は上記ソース電極6に接続
されたソース配線、9は上記ドレイン電極7に接続され
た画素電極である。
るため、第6図、第7図および第8図で示されるような
a−8iTFTが従来から提案されている。これらの図
において、1はガラス等を用いた絶縁性基板、2はゲー
ト電極、3は上記ゲート電極の内側に開口部3aを設け
た補助絶縁層、4はゲート絶縁層、5は非晶質シリコン
層、5aはこの非晶質シリコン層5の端部、6はソース
電極、7はドレイン電極、8は上記ソース電極6に接続
されたソース配線、9は上記ドレイン電極7に接続され
た画素電極である。
第7図に示されるように、補助絶縁層3がゲート電極2
の端部を覆うようにして形成されているため、ゲート電
極2の端部では、補助絶縁層3とゲート絶縁層4の二重
の絶縁層が設けられており、このためにゲート電極2の
端部での絶縁不良を大幅に低減させることが可能となる
。なお、ゲート電極2の全体に補助絶縁層3を形成する
と、TPTのチャネルを形成する非晶質シリリコン層5
ヘゲート電極2からの電界が十分に達しなくなり、TP
Tのオンオフ制御が不十分となるため、補助絶縁層3に
は開口部3aが設けられている。
の端部を覆うようにして形成されているため、ゲート電
極2の端部では、補助絶縁層3とゲート絶縁層4の二重
の絶縁層が設けられており、このためにゲート電極2の
端部での絶縁不良を大幅に低減させることが可能となる
。なお、ゲート電極2の全体に補助絶縁層3を形成する
と、TPTのチャネルを形成する非晶質シリリコン層5
ヘゲート電極2からの電界が十分に達しなくなり、TP
Tのオンオフ制御が不十分となるため、補助絶縁層3に
は開口部3aが設けられている。
[解決しようとする課題]
第6図および第8図に示されるように、非晶質シリコン
層5の端部5aは、開口部3aの外側、すなわち補助絶
縁層3上に位置している。従って開口部3aの外側に形
成された非晶質シリコン層5には、ゲート電極2からの
電界が十分に達しない。このため、ゲート電極にオフ電
圧が印加されているとき、上記開口部3aの外側に形成
された非晶質シリコン層5は完全にオフせず、ドレイン
電極7からソース電極6ヘリーク電流が流れ、a−Si
TFTのオフ特性を悪化させていた。
層5の端部5aは、開口部3aの外側、すなわち補助絶
縁層3上に位置している。従って開口部3aの外側に形
成された非晶質シリコン層5には、ゲート電極2からの
電界が十分に達しない。このため、ゲート電極にオフ電
圧が印加されているとき、上記開口部3aの外側に形成
された非晶質シリコン層5は完全にオフせず、ドレイン
電極7からソース電極6ヘリーク電流が流れ、a−Si
TFTのオフ特性を悪化させていた。
本発明は上記従来の課題に対してなされたものであり、
ゲート電極端部に補助絶縁層を設けて絶縁不良を低減さ
せ、しかもオフ特性を悪化させることのないa−3iT
FTを提供することを目的としている。
ゲート電極端部に補助絶縁層を設けて絶縁不良を低減さ
せ、しかもオフ特性を悪化させることのないa−3iT
FTを提供することを目的としている。
[課題を解決するための手段]
本発明は、絶縁性基板上に形成されたゲート電極と、こ
のゲート電極が形成された上記絶縁性基板上に形成され
上記ゲート電極の内側に開口部が形成された補助絶縁層
と、上記ゲート電極と上記補助絶縁層が形成された上記
絶縁性基板上に形成されたゲート絶縁層と、このゲート
絶縁層上に形成されその端部が上記ゲート電極を横切り
上記端部の一部が上記開口部上に位置するように形成さ
れた非晶質シリコン層とを有することを特徴とする非晶
質シリコン薄膜トランジスタにより、上記目的を達成す
るものである。
のゲート電極が形成された上記絶縁性基板上に形成され
上記ゲート電極の内側に開口部が形成された補助絶縁層
と、上記ゲート電極と上記補助絶縁層が形成された上記
絶縁性基板上に形成されたゲート絶縁層と、このゲート
絶縁層上に形成されその端部が上記ゲート電極を横切り
上記端部の一部が上記開口部上に位置するように形成さ
れた非晶質シリコン層とを有することを特徴とする非晶
質シリコン薄膜トランジスタにより、上記目的を達成す
るものである。
また上記非晶質シリコン薄膜トランジスタの主として補
助絶縁層は、透光性を有した絶縁性基板上にゲート電極
を形成する工程と、上記ゲート電極が形成された上記絶
縁性基板上に補助絶縁層を形成する工程と、この補助絶
縁層上にフォトレジストを塗布する工程と、上記絶縁性
基板裏面より紫外光を照射し上記ゲート電極を遮光マス
クとして上記フォトレジストを露光する工程と、上記露
光されたフォトレジストを現像する工程と、上記現像さ
れたフォトレジストをマスクとして上記補助絶縁層を除
去し、上記ゲート電極の内側に開口部を有した補助絶縁
層を形成する工程とにより製造することが好ましい。
助絶縁層は、透光性を有した絶縁性基板上にゲート電極
を形成する工程と、上記ゲート電極が形成された上記絶
縁性基板上に補助絶縁層を形成する工程と、この補助絶
縁層上にフォトレジストを塗布する工程と、上記絶縁性
基板裏面より紫外光を照射し上記ゲート電極を遮光マス
クとして上記フォトレジストを露光する工程と、上記露
光されたフォトレジストを現像する工程と、上記現像さ
れたフォトレジストをマスクとして上記補助絶縁層を除
去し、上記ゲート電極の内側に開口部を有した補助絶縁
層を形成する工程とにより製造することが好ましい。
[実施例]
以下、本発明における一実施例を図面に基いて説明する
。
。
第1図、第2図および第3図において、1はガラス等を
用いた絶縁性基板、2はゲート電極、3は上記ゲート電
極2の内側に開口部3aを設けた補助絶縁層、4はゲー
ト絶縁層、5は非晶質シリコン層、5aはこの非晶質シ
リコン層5の端部、6はソース電極、7はドレイン電極
、8は」二足ソース電極6に接続されたソース配線、9
は上記ドレイン電極7に接続された画素電極、10は上
記ソース電極6およびドレイン電極7を形成するn型不
純物を含んだn型シリコン層である。
用いた絶縁性基板、2はゲート電極、3は上記ゲート電
極2の内側に開口部3aを設けた補助絶縁層、4はゲー
ト絶縁層、5は非晶質シリコン層、5aはこの非晶質シ
リコン層5の端部、6はソース電極、7はドレイン電極
、8は」二足ソース電極6に接続されたソース配線、9
は上記ドレイン電極7に接続された画素電極、10は上
記ソース電極6およびドレイン電極7を形成するn型不
純物を含んだn型シリコン層である。
以下、本実施例の製造方法について説明する。
なお、以下の説明の(a)から(d)は、第3図の(a
)から(d)に対応している。
)から(d)に対応している。
(a)ガラス等を用いた絶縁性基板1上にゲート電極2
を形成し、さらに補助絶縁層3を形成する。
を形成し、さらに補助絶縁層3を形成する。
(b)上記補助絶縁層3を所定のマスクを用いてエツチ
ングし、上記ゲート電極2の内側に開口部3aを形成す
る。
ングし、上記ゲート電極2の内側に開口部3aを形成す
る。
(C)非晶質シリコン層5、n型シリコ2層10を形成
する。このとき非晶質シリコン層5は、その端部5aが
上記ゲート電極2を横切り、上記端部5aの一部が上記
開口部3a上に位置するように形成することが重要であ
る。
する。このとき非晶質シリコン層5は、その端部5aが
上記ゲート電極2を横切り、上記端部5aの一部が上記
開口部3a上に位置するように形成することが重要であ
る。
(d)ソース配線8おJ:び画素電極9を形成I7、こ
れをマスクとしてn型シリコン層をエツチングして、ソ
ース電極6及びドレイン電極7を形成する。
れをマスクとしてn型シリコン層をエツチングして、ソ
ース電極6及びドレイン電極7を形成する。
本実施例では、第1図および第2図に示されるように、
非晶質シリコン層5の端部5aの一部が開口部3a上に
位置するように形成されている。
非晶質シリコン層5の端部5aの一部が開口部3a上に
位置するように形成されている。
すなわち、非晶質シリコン層5の・一部が開口部3aの
内側に形成されているため、この開口部3aの内側に形
成された非晶質シリコン層5の部分では、ゲート電極2
の電界が十分に到達する。従ってゲート電極2にオフ電
圧が印加されているとき、上記開口部3aの内側に形成
された非晶質シリコン層5は完全にオフするため、ドレ
イン電極7からソース電極6へのリーク電流は大幅に低
減され、a −S i T F Tのオフ特性が大幅に
改博される。
内側に形成されているため、この開口部3aの内側に形
成された非晶質シリコン層5の部分では、ゲート電極2
の電界が十分に到達する。従ってゲート電極2にオフ電
圧が印加されているとき、上記開口部3aの内側に形成
された非晶質シリコン層5は完全にオフするため、ドレ
イン電極7からソース電極6へのリーク電流は大幅に低
減され、a −S i T F Tのオフ特性が大幅に
改博される。
第4図は本発明における他の実施例を示したものである
が、開口部3aと非晶質シリコン層5の端部5aの位置
関係は同図に示されるようなものであってもよい。
が、開口部3aと非晶質シリコン層5の端部5aの位置
関係は同図に示されるようなものであってもよい。
ところで、第3図に示した製造方法でa−SiTFTを
作成した場合、設計ルールをLとすると、同図(d)に
示したように、ゲート電極2とソース電極6およびドレ
イン電極7のオーバーラツプ幅は最低2Lとなる。周知
のように、」二足オーバーラツプ幅が大きいと、オーバ
ーラツプ容量が増大し、TPTの動作速度の低下をもた
らす。
作成した場合、設計ルールをLとすると、同図(d)に
示したように、ゲート電極2とソース電極6およびドレ
イン電極7のオーバーラツプ幅は最低2Lとなる。周知
のように、」二足オーバーラツプ幅が大きいと、オーバ
ーラツプ容量が増大し、TPTの動作速度の低下をもた
らす。
第5図は、上記オーバーラツプ幅を低減させるa−3i
TFTの製造方法を示したものである。
TFTの製造方法を示したものである。
以下、同図(a)から(d)に従い製造方法の説明を行
う。
う。
(a)ガラス等を用いた透光性の絶縁性基板1上にゲー
ト電極2を形成し、さらに補助絶縁層3を形成する。こ
の補助絶縁層3上にネガ型のフォトレジスト11を塗布
し、上記絶縁性基板1裏面から紫外光12を照射し、上
記ゲート?1を極2を遮光マスクとして」1記フォトレ
ジスト11を露光する。このとき上記ゲート電極2の周
縁部のフォトレジスト11も露光される。
ト電極2を形成し、さらに補助絶縁層3を形成する。こ
の補助絶縁層3上にネガ型のフォトレジスト11を塗布
し、上記絶縁性基板1裏面から紫外光12を照射し、上
記ゲート?1を極2を遮光マスクとして」1記フォトレ
ジスト11を露光する。このとき上記ゲート電極2の周
縁部のフォトレジスト11も露光される。
(b)l配置光されたフォトレジストを現像し、この現
像されたフォト1ノジストをマスクとして、4−記補助
絶縁層3をエツチングI〜、上記ゲート電極の内側に開
口部3aを形成し、上記フォトレジストを剥離する。こ
のようにして形成された補助絶縁層3はゲート電極2の
周縁部にもゲート電極2に自己整合的に形成される。
像されたフォト1ノジストをマスクとして、4−記補助
絶縁層3をエツチングI〜、上記ゲート電極の内側に開
口部3aを形成し、上記フォトレジストを剥離する。こ
のようにして形成された補助絶縁層3はゲート電極2の
周縁部にもゲート電極2に自己整合的に形成される。
以下、同図(e)および(d)の工程は上記第3図の(
c)および(d)の工程と同様であるため省略する。
c)および(d)の工程と同様であるため省略する。
以」二の工程により製造されたa−3iTFTの補助絶
縁層3は、ゲート電極2の周縁部を含んで形成される。
縁層3は、ゲート電極2の周縁部を含んで形成される。
従って上記第3図で示した工程により製造されたa−S
iTFTと同様に、ゲート電極2の端部での絶縁不良は
大幅に減少する。
iTFTと同様に、ゲート電極2の端部での絶縁不良は
大幅に減少する。
ところで本実施例により製造されたa−SiTFTでは
、補助絶縁層3がゲー!・電極2に対し自己整合的に形
成されるため、第5図(d)に示したように、ゲート電
極2とソース電極6およびドレイン電極7とのオーバー
ラツプ幅はLとなり、第3図(d)に示した2Lの半分
となっているため、オーバーラツプ容量も減少する。従
って第3図に示した製造工程により作成されたa−3i
TFTに対し動作速度の向上が図れる。
、補助絶縁層3がゲー!・電極2に対し自己整合的に形
成されるため、第5図(d)に示したように、ゲート電
極2とソース電極6およびドレイン電極7とのオーバー
ラツプ幅はLとなり、第3図(d)に示した2Lの半分
となっているため、オーバーラツプ容量も減少する。従
って第3図に示した製造工程により作成されたa−3i
TFTに対し動作速度の向上が図れる。
[発明の効果]
本発明によれば、非晶質リコン層の端部の一部が補助絶
縁層の開口部上に位置するように非晶質シリコン層が形
成されているため、非晶質シリコン層の下層において、
補助絶縁層がソース−ドレイン間で分離され、a−3i
TPTのオフ電流特性が大幅に改善される。
縁層の開口部上に位置するように非晶質シリコン層が形
成されているため、非晶質シリコン層の下層において、
補助絶縁層がソース−ドレイン間で分離され、a−3i
TPTのオフ電流特性が大幅に改善される。
また、補助絶縁層がゲート電極に対し自己整合的に形成
されたものでは、オーバーラツプ容量が減少するため、
a−3iTPTの動作速度向上が図れる。
されたものでは、オーバーラツプ容量が減少するため、
a−3iTPTの動作速度向上が図れる。
第1図は本発明における一実施例を示した平面図、第2
図は第1図の■−■線における断面図、第3図は第1図
の■−■線における製造工程断面図、第4図は本発明に
おける他の実施例を示した平面図、第5図は本発明にお
ける他の製造工程を示した断面図、第6図は従来例を示
した平面図、第7図は第6図の■−■線における断面図
、第8図は第6図の■−■線における断面図である。 1・・・・・・絶縁性基板 2・・・・・・ゲート電極 3・・・・・・補助絶縁層 3a・・・開口部 4・・・・・・ゲート絶縁層 5・・・・・・非晶質シリコン層 5a・・・端部 11・・・フォレジスト 12・・・紫外光 以 上 出願人 株式会社 精 工 舎
図は第1図の■−■線における断面図、第3図は第1図
の■−■線における製造工程断面図、第4図は本発明に
おける他の実施例を示した平面図、第5図は本発明にお
ける他の製造工程を示した断面図、第6図は従来例を示
した平面図、第7図は第6図の■−■線における断面図
、第8図は第6図の■−■線における断面図である。 1・・・・・・絶縁性基板 2・・・・・・ゲート電極 3・・・・・・補助絶縁層 3a・・・開口部 4・・・・・・ゲート絶縁層 5・・・・・・非晶質シリコン層 5a・・・端部 11・・・フォレジスト 12・・・紫外光 以 上 出願人 株式会社 精 工 舎
Claims (2)
- (1)絶縁性基板上に形成されたゲート電極と、このゲ
ート電極が形成された上記絶縁性基板上に形成され上記
ゲート電極の内側に開口部が形成された補助絶縁層と、
上記ゲート電極と上記補助絶縁層が形成された上記絶縁
性基板上に形成されたゲート絶縁層と、このゲート絶縁
層上に形成されその端部が上記ゲート電極を横切り、上
記端部の一部が、上記開口部上に位置するように形成さ
れた非晶質シリコン層とを有することを特徴とする非晶
質シリコン薄膜トランジスタ。 - (2)透光性を有した絶縁性基板上にゲート電極を形成
する工程と、上記ゲート電極が形成された上記絶縁性基
板上に補助絶縁層を形成する工程と、この補助絶縁層上
にフォトレジストを塗布する工程と、上記絶縁性基板裏
面より紫外光を照射し、上記ゲート電極を遮光マスクと
して上記フォトレジストを露光する工程と、上記露光さ
れたフォトレジストを現像する工程と、上記現像された
フォトレジストをマスクとして上記補助絶縁層を除去し
、上記ゲート電極の内側に開口部を有した補助絶縁層を
形成する工程と、上記ゲート電極と上記開口部を有した
補助絶縁層が形成された上記絶縁性基板上にゲート絶縁
層を形成する工程と、上記ゲート絶縁層上にその端部が
上記ゲート電極を横切り、上記端部の一部が上記開口部
上に位置するように非晶質シリコン層を形成する工程と
を有することを特徴とする非晶質シリコン薄膜トランジ
スタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63132089A JPH01300567A (ja) | 1988-05-30 | 1988-05-30 | 非晶質シリコン薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63132089A JPH01300567A (ja) | 1988-05-30 | 1988-05-30 | 非晶質シリコン薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01300567A true JPH01300567A (ja) | 1989-12-05 |
Family
ID=15073237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63132089A Pending JPH01300567A (ja) | 1988-05-30 | 1988-05-30 | 非晶質シリコン薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01300567A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259536A (ja) * | 1990-03-09 | 1991-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
WO2007086368A1 (ja) * | 2006-01-30 | 2007-08-02 | Sharp Kabushiki Kaisha | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 |
WO2007097074A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
JPWO2007097068A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
EP2216816A2 (en) * | 2009-02-09 | 2010-08-11 | Hitachi Displays, Ltd. | Display device |
WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103677A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
JPS60247072A (ja) * | 1984-05-23 | 1985-12-06 | Kiyousan Denki Kk | 内燃機関用燃料ポンプのバルブ |
-
1988
- 1988-05-30 JP JP63132089A patent/JPH01300567A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103677A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
JPS60247072A (ja) * | 1984-05-23 | 1985-12-06 | Kiyousan Denki Kk | 内燃機関用燃料ポンプのバルブ |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259536A (ja) * | 1990-03-09 | 1991-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
EP1981086A4 (en) * | 2006-01-30 | 2011-06-29 | Sharp Kk | THIN FILM TRANSISTOR AND ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT WITH SUCH A THIN FILM TRANSISTOR |
WO2007086368A1 (ja) * | 2006-01-30 | 2007-08-02 | Sharp Kabushiki Kaisha | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 |
EP1981086A1 (en) * | 2006-01-30 | 2008-10-15 | Sharp Kabushiki Kaisha | Thin film transistor, and active matrix substrate and display device provided with such thin film transistor |
JPWO2007086368A1 (ja) * | 2006-01-30 | 2009-06-18 | シャープ株式会社 | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 |
JP4588785B2 (ja) * | 2006-02-24 | 2010-12-01 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
JPWO2007097074A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
WO2007097074A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法 |
JP4584332B2 (ja) * | 2006-02-24 | 2010-11-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
JPWO2007097068A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
US7868960B2 (en) | 2006-02-24 | 2011-01-11 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and television receiver |
US8168980B2 (en) | 2006-02-24 | 2012-05-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film |
EP2216816A2 (en) * | 2009-02-09 | 2010-08-11 | Hitachi Displays, Ltd. | Display device |
EP2216816A3 (en) * | 2009-02-09 | 2011-09-28 | Hitachi Displays, Ltd. | Display device |
US8309960B2 (en) | 2009-02-09 | 2012-11-13 | Hitachi Displays, Ltd. | Display device |
WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2015165576A (ja) * | 2009-09-16 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
US6479398B1 (en) | Method of manufacturing an amorphous-silicon thin film transistor | |
US7804095B2 (en) | Image display device and manufacturing method for the same | |
KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
US5969778A (en) | Active matrix liquid crystal display having a contact hole | |
JP3072593B2 (ja) | 液晶表示装置の製造方法 | |
JPH09292632A (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
JP2004200651A (ja) | トップゲート型薄膜トランジスタの形成方法 | |
KR19990066414A (ko) | 박막트랜지스터 및 이의 제조방법 | |
JPH01300567A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
JPH04362616A (ja) | アクティブマトリクスパネル | |
KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
JPH11142879A (ja) | アクティブマトリクス型tft素子アレイ | |
JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにtftアレイ基板の製造方法 | |
JPH04326769A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100242108B1 (ko) | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치의 구조 | |
TWI569456B (zh) | 薄膜電晶體及其製造方法 | |
JPH06112486A (ja) | 薄膜トランジスタと液晶表示装置用基板および薄膜トランジスタの製造方法 | |
JPH0570825B2 (ja) | ||
JP3647123B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
JPH06177387A (ja) | 薄膜トランジスタ |