JPS63136631A - Formation of pattern - Google Patents
Formation of patternInfo
- Publication number
- JPS63136631A JPS63136631A JP28206386A JP28206386A JPS63136631A JP S63136631 A JPS63136631 A JP S63136631A JP 28206386 A JP28206386 A JP 28206386A JP 28206386 A JP28206386 A JP 28206386A JP S63136631 A JPS63136631 A JP S63136631A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- modified
- pattern
- altered
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 50
- 230000004075 alteration Effects 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 27
- 230000007261 regionalization Effects 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 abstract description 13
- 229920000647 polyepoxide Polymers 0.000 abstract description 13
- 230000004048 modification Effects 0.000 abstract description 4
- 238000012986 modification Methods 0.000 abstract description 4
- 239000003960 organic solvent Substances 0.000 abstract description 4
- 239000004848 polyfunctional curative Substances 0.000 abstract 2
- 239000011347 resin Substances 0.000 abstract 2
- 229920005989 resin Polymers 0.000 abstract 2
- 239000010408 film Substances 0.000 description 29
- 239000003795 chemical substances by application Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明゛はパターン形成方法に関する。本発明は特に、
線幅の細いパターンをも制御性良く、確実に形成するこ
とのできるパターン形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern forming method. In particular, the present invention
The present invention relates to a pattern forming method that can reliably form even patterns with narrow line widths with good controllability.
本発明は、被エツチング層上に被変質層を形成し、該被
変質層上に保護膜を形成し、パターン形成位置に沿って
前記被変質層を露出し、該露出した被変質層に変質処理
を施してエツチング耐性を備えた変質層を形成し、該変
質層を除く被変質層および保護膜を除去し、前記変質層
をマスクとして被エツチング層をエツチングすることに
より、線幅の細い微細パターンであっても制御性良く、
かつ確実に形成することができる。In the present invention, a modified layer is formed on a layer to be etched, a protective film is formed on the modified layer, the modified layer is exposed along a pattern formation position, and the exposed modified layer is modified. By performing etching to form a modified layer with etching resistance, removing the modified layer other than the modified layer and the protective film, and etching the layer to be etched using the modified layer as a mask, fine lines with narrow line widths can be formed. Good controllability even in patterns,
And it can be formed reliably.
従来のパターン形成方法、例えば半導体装置の配線やＦ
ＥＴ、（電界効果トランジスタ）のゲート電極などのパ
ターンを形成する方法などは、通常フォトリソグラフィ
技術が使われている。−男手導体装置の場合、近年の高
集積化・高密度化の要請にともなって基板上などに形成
されるパターンはますます微細化する傾向にある。しか
し、上記のフォトリソグラフィ技術によるパターン形成
方法は、光を使ってレジストなどを露光する場合、使う
光の波長によって解像度に一定の限界が生じる。例えば
上述した方法では、パターン幅が０．５μｍ程度のパタ
ーン形成が限界である。Conventional pattern forming methods, such as wiring of semiconductor devices and
Photolithography technology is usually used to form patterns such as gate electrodes of ETs (field effect transistors). - In the case of male conductor devices, the patterns formed on substrates and the like are becoming increasingly finer due to the recent demand for higher integration and higher density. However, in the pattern forming method using the photolithography technique described above, when a resist or the like is exposed using light, there is a certain limit to the resolution depending on the wavelength of the light used. For example, in the method described above, the limit is to form a pattern with a pattern width of about 0.5 μm.
そこで、さらに波長の短い電子ビームなどを走査させて
レジストなどを露光させることにより、高い解像度のエ
ツチングマスクを形成する方法があり、これによると０
．１ μｍ程度の微細パターンの形成が可能となる。し
かしこの方法は、電子ビームを走査させてパターンを描
くため、露光時間が長く、また電子は荷電粒子の１つで
あるため基板を構成する原子によって散乱（クーロン散
乱）を受は易く、散乱した電子が再びレジストを感光さ
せることからパターンかにじむ、いわゆる近接効果が生
じ易い。Therefore, there is a method of forming a high-resolution etching mask by scanning an electron beam with an even shorter wavelength and exposing the resist.
．． It becomes possible to form fine patterns of about 1 μm. However, since this method draws a pattern by scanning an electron beam, the exposure time is long, and since electrons are a type of charged particle, they are easily scattered by the atoms that make up the substrate (Coulomb scattering). Since the electrons expose the resist again, a so-called proximity effect, in which the pattern bleeds, is likely to occur.
上記したように、光を使ったフォトリソグラフィによる
従来のパターン形成方法では、パターン幅が０．５μｍ
以下の微細パターン（以下細線パターンともいう）を形
成することが難しく、また解像度の高い電子ビームなど
を使ったビーム露光方法では、露光時間が長くかかり、
また近接効果が生じ易いなどの問題がある。As mentioned above, in the conventional pattern forming method using photolithography using light, the pattern width is 0.5 μm.
It is difficult to form the following fine patterns (hereinafter also referred to as fine line patterns), and beam exposure methods that use high-resolution electron beams take a long time to form.
There are also problems such as proximity effects being likely to occur.
本発明のパターン形成方法は、上記問題点に鑑みてなさ
れたもので、本発明の目的は制御性良く、かつ確実に細
線パターンの形成が可能なパターン形成方法を提供する
ことにある。The pattern forming method of the present invention has been developed in view of the above-mentioned problems, and an object of the present invention is to provide a pattern forming method that can reliably form a fine line pattern with good controllability.
本発明は上記問題点を解決するため、以下の方法をとる
。すなわち本発明のパターン形成方法は、被エツチング
層上に被変質層を形成する工程と、該被変質層上に保護
膜を形成する工程と、パターン形成位置に沿って前記被
変質層を露出する工程と、該露出した被変質層に変質処
理を施してエツチング耐性を備えた変質層を形成する工
程と、該変質層を除く被変質層および保護膜を除去する
工程と、前記変質層をマスクとして被エツチング層をエ
ツチングしてパターンを形成する工程を備えるものであ
る。In order to solve the above problems, the present invention takes the following method. That is, the pattern forming method of the present invention includes the steps of forming a modified layer on the etching target layer, forming a protective film on the modified layer, and exposing the modified layer along the pattern formation position. a step of subjecting the exposed altered layer to an alteration treatment to form an etching-resistant altered layer; a step of removing the altered layer and a protective film other than the altered layer; and a step of masking the altered layer. The method includes a step of etching the layer to be etched to form a pattern.
以下、本発明の方法について、第１図（ａ）〜（ｈ）の
例示を参照して、さらに詳しく説明する。Hereinafter, the method of the present invention will be explained in more detail with reference to the examples shown in FIGS. 1(a) to (h).
上記の、パターン形成工程中（第１図中））で被変質層
２上に形成される保ｆｆ１ｌ１３とは、後工程で被変質
層２を露出させる際に露出部分を限定し、変質処理工程
によって変質する部分が必要以上に拡大することを防ぐ
ための膜である（第１図（ｅ））。The above-mentioned preservation ff1l13 formed on the altered layer 2 during the pattern forming process (in Fig. 1) is used to limit the exposed portion when exposing the altered layer 2 in the later process, and This is a film to prevent the part that is altered by the process from expanding more than necessary (Fig. 1(e)).
このため保護Ｉ！３の材質は、被変質層２の材質と変質
処理方法に応じて適宜選択される。例えば、被変質層２
にエポキシ樹脂を使い、硬化剤を界面で接触させる変質
処理方法の場合、レジストやＳｉＯ□などが好ましく、
また被変質層２にレジストを使い、このレジストにＣＦ
、プラズマを照射する変質処理方法の場合、金属薄膜な
どを保護膜として好ましく用いることができる。For this reason, protection I! The material of No. 3 is appropriately selected depending on the material of the layer to be altered 2 and the alteration treatment method. For example, the altered layer 2
In the case of a deterioration treatment method in which an epoxy resin is used for contacting the curing agent at the interface, resist, SiO□, etc. are preferable.
In addition, a resist is used for the altered layer 2, and this resist is coated with CF.
In the case of a modification treatment method in which plasma is irradiated, a metal thin film or the like can be preferably used as the protective film.
上記のパターン形成位置において被変質層２の露出させ
る工程（第１図（Ｃ） （ｄ） ）を次に説明する。The step of exposing the altered layer 2 at the above pattern forming position (FIG. 1(C)(d)) will now be described.
本発明のパターン形成方法は、パターンを形成するため
のエツチングマスクに変質層４を利用するものである。The pattern forming method of the present invention utilizes the altered layer 4 as an etching mask for forming a pattern.
従って、形成したいパターンと同じ形状の変質層４を作
るため、変質処理を施す部分、即ち被変質層２の露出部
分を作る必要がある。被変質層２を露出させる位置は、
被変質層２に何を使い、どのような変質処理を施すかに
よって変質部分の進行する度合が異なるため、これらの
条件に応じた位置を適宜選択して決めることが望ましい
。Therefore, in order to create the altered layer 4 having the same shape as the desired pattern, it is necessary to create a portion to be subjected to alteration treatment, that is, an exposed portion of the altered layer 2. The position where the altered layer 2 is exposed is
Since the degree to which the altered portion progresses varies depending on what is used for the altered layer 2 and what alteration treatment is applied, it is desirable to appropriately select and determine the position according to these conditions.
例えば、第１図（ｄ）の如く、被変質層２が被エツチン
グ層ｌと保護膜３に挟まれた状態で、パターン形成位置
において垂直な面で保護膜３と被変質層２をカット除去
すると、被変質層２の側面部分（図中Ａで示す）だけを
露出することができる。For example, as shown in FIG. 1(d), with the modified layer 2 sandwiched between the etched layer 1 and the protective film 3, the protective film 3 and the modified layer 2 are cut and removed in a plane perpendicular to the pattern formation position. Then, only the side surface portion (indicated by A in the figure) of the altered layer 2 can be exposed.
この露出方法は被変質層２の側面方向からのみ変質が進
行するため、第１図（８１の上方向から見て、形成され
る変質層４の輻βが変質の進行する度合で制御できる。In this exposure method, since the alteration progresses only from the side surface direction of the altered layer 2, the radius β of the altered layer 4 formed can be controlled by the degree to which the alteration progresses, as viewed from above in FIG. 1 (81).
また被変質層２の側面方向から均一な変質処理が行える
ので変質層４ （マスク）の形状が安定し、幅の狭い細
線パターンを形成する場合でも確実なパターン形成が可
能となる。さらに変質部分を極僅かにすると変質層４の
幅ｌ （マスク幅に相当）は非常に狭くでき、超細線パ
ターンの形成も可能になる。Further, since the alteration treatment can be performed uniformly from the side surface direction of the altered layer 2, the shape of the altered layer 4 (mask) is stabilized, and even when forming a narrow thin line pattern, reliable pattern formation is possible. Furthermore, by making the altered portion extremely small, the width l (corresponding to the mask width) of the altered layer 4 can be made very narrow, making it possible to form an ultra-fine line pattern.
その他、形成するパターン形状にあわせて保護膜３だけ
を除去して、被変質層２を露出する方法など種々の露出
方法をとることができる。In addition, various exposure methods can be used, such as a method in which only the protective film 3 is removed and the altered layer 2 is exposed, depending on the shape of the pattern to be formed.
上記の、露出した被変質層２に変質処理を施してエツチ
ング耐性を備えた変質層４（第１図（ｅ））を形成する
とは、被変質層２の露出部分を下層の被エツチング層１
との関係でエツチング比のとれる物質に変質処理するこ
とをいう。つまり被変質層２の一部をエツチング耐性を
備えた変質層４に変え、これを被エツチング層１をエツ
チングするためのマスクとするものである。この変質処
理方法は、化学的あるいは物理的な変質など種々の変質
方法の適用が可能であり、被変質層２に使う材質によっ
て変質処理方法が異なってくる。The above-mentioned process of performing alteration treatment on the exposed altered layer 2 to form an etching-resistant altered layer 4 (FIG. 1(e)) means that the exposed portion of the altered layer 2 is etched into the underlying etched layer 1.
This refers to alteration treatment to produce a substance that has an etching ratio in relation to the etching ratio. In other words, a part of the layer 2 to be etched is changed into a layer 4 having etching resistance, and this is used as a mask for etching the layer 1 to be etched. Various alteration methods such as chemical or physical alteration can be applied to this alteration treatment method, and the alteration treatment method differs depending on the material used for the altered layer 2.
例えばエポキシ樹脂を被変質層２に好ましく用いること
ができるが、この場合の変質処理は硬化剤をエポキシ樹
脂の界面で接触させて、界面部分を変質させることで実
現できる。またレジストを被変質層２として用いる場合
には、レジストにＣＦ４プラズマなどを照射して変質処
理を行うことができる。ポリシリコンを被変質層２とし
て用いる場合には、ポリシリコンに金属膜を蒸着させて
金属を注入し、注入された部分のエツチングレートを変
化させるなどの変質処理を行うこともできる。For example, epoxy resin can be preferably used for the layer 2 to be altered, and the alteration treatment in this case can be realized by bringing a curing agent into contact with the epoxy resin at the interface to alter the interface portion. Further, when a resist is used as the layer 2 to be altered, the alteration treatment can be performed by irradiating the resist with CF4 plasma or the like. When polysilicon is used as the layer 2 to be modified, a modification treatment such as depositing a metal film on the polysilicon, implanting the metal, and changing the etching rate of the implanted portion can be performed.
上記したように本発明のパターン形成方法は、被エツチ
ング層１上に被変質層２と保護膜３とが順に積層され、
被変質層２は被エツチング層１保護膜３とに挟まれた状
態にあるため、被変質層２の露出は、特定の部分に限定
される。例えば露出方法として、保護膜３と被変質層２
をある断面でカットして被変質層２を露出させる方法を
とった場合は、露出部分は断面に限定され、また保護膜
３の一部を除去して被変質層２を露出する方法をとった
場合は、除去部分だけが露出する。従って、このような
層構成で被変質層２を露出させて変質処理する場合、形
成される変質層４の位置及び大きさの制御を容易に行う
ことができる。As described above, in the pattern forming method of the present invention, the altered layer 2 and the protective film 3 are sequentially laminated on the etched layer 1,
Since the altered layer 2 is sandwiched between the etched layer 1 and the protective film 3, exposure of the altered layer 2 is limited to a specific portion. For example, as an exposure method, the protective film 3 and the altered layer 2 may be
If a method is used to expose the altered layer 2 by cutting the protective film 3 in a certain cross section, the exposed portion will be limited to the cross section, and a method in which a part of the protective film 3 is removed to expose the altered layer 2 is used. In this case, only the removed portion will be exposed. Therefore, when the altered layer 2 is exposed and subjected to alteration treatment with such a layer configuration, the position and size of the altered layer 4 to be formed can be easily controlled.
エツチングマスクとなる変質層４は、被変質層２に直接
変質処理を施して形成するため、従来のフォトリソグラ
フィによって形成するマスクのように、露光する光の波
長による形成パターンの限界はな（、あるいは光の散乱
などによる近接効果等の問題は生じない。The altered layer 4, which serves as an etching mask, is formed by directly subjecting the altered layer 2 to alteration treatment, so unlike masks formed by conventional photolithography, there is no limit to the pattern formed by the wavelength of the exposing light ( In addition, problems such as proximity effects due to light scattering do not occur.
以下、本発明のパターン形成方法の一実施例を図面を参
照しながら詳細に説明する。この実施例は、本発明を半
導体装置の配線パターン形成に適用したものである。な
お当然のことであるが、以下の実施例は本発明の例示で
あり、これにのみ限定されない。Hereinafter, one embodiment of the pattern forming method of the present invention will be described in detail with reference to the drawings. In this embodiment, the present invention is applied to wiring pattern formation of a semiconductor device. It should be noted that, as a matter of course, the following examples are illustrative of the present invention, and the present invention is not limited thereto.
実施例１
実施例１は、本発明をゲート電極用の細線パターンの形
成方法に具体化したものである。Example 1 Example 1 embodies the present invention in a method of forming a thin line pattern for a gate electrode.
第１図（ａ）〜（ｈ）は、実施例１を説明するパターン
形成工程断面図である。FIGS. 1(a) to 1(h) are cross-sectional views of the pattern forming process for explaining Example 1.
まずシリコン基板５上に被エツチング層１となる多結晶
シリコンをＣＶＤ法によって均一に堆積させ、さらにそ
の上に被変質層２を形成する（第１図（ａ））。実施例
１では被変質層２にエポキシ樹脂を用いた。First, polycrystalline silicon, which will become the layer 1 to be etched, is uniformly deposited on the silicon substrate 5 by CVD, and the layer 2 to be modified is further formed thereon (FIG. 1(a)). In Example 1, epoxy resin was used for the layer 2 to be altered.
該被変質層２上にレジストからなる保護膜３を形成した
後、フォトリソグラフィ技術を用い、マスク６を使用し
て、形成したいパターン位置についてレジストを選択露
光させる（第１図（ｂ））。After forming a protective film 3 made of resist on the altered layer 2, the resist is selectively exposed to light at the desired pattern position using a photolithography technique and a mask 6 (FIG. 1(b)).
さらにこのレジストを現像、除去してベークしく第１図
（Ｃ））、この残ったレジストからなる保護膜３をマス
クとして、被変質層２であるエポキシ樹脂層をＲＩＥま
たはスパッタ・エツチングによりオーバーエツチング気
味に除去し、図中Ａで示す被変質層２の側面を露出させ
る（第１図（ｄ））。Further, this resist is developed, removed and baked (FIG. 1(C)). Using the remaining protective film 3 made of resist as a mask, the epoxy resin layer which is the layer to be altered 2 is over-etched by RIE or sputter etching. It is slightly removed to expose the side surface of the altered layer 2 indicated by A in the figure (FIG. 1(d)).
次に、露出したエポキシ樹脂からなる被変質層２の界面
Ａに、通常用いられるエポキシ樹脂硬化剤を塗布して接
触させ、エポキシ樹脂の一部を硬化させる変質処理を行
い、変質層４を形成する（第１図（ｅ））。この変質層
４は有機溶剤にも溶けにくく、ＲＩＥなどに対するエツ
チング耐性を備えしいる。（図中において、変質部分を
ハツチングで示す。）
エポキシ樹脂は、前記硬化剤と接触させることによって
変質（硬化）が起こる。このため変質処理に用いる硬化
剤は気体、液体、固体のいずれの状態であってもよい。Next, a commonly used epoxy resin curing agent is applied to the interface A of the exposed altered layer 2 made of epoxy resin and brought into contact with the exposed interface A to perform alteration treatment to harden a portion of the epoxy resin, thereby forming an altered layer 4. (Figure 1(e)). This altered layer 4 is hardly soluble in organic solvents and has etching resistance against RIE and the like. (In the figure, the altered portions are indicated by hatching.) The epoxy resin undergoes alteration (curing) when brought into contact with the curing agent. Therefore, the curing agent used in the alteration treatment may be in any state of gas, liquid, or solid.
なかでもこの硬化剤を蒸気（気体）にして変質処理を行
うと、エポキシ樹脂界面に硬化剤が隅々まで接触するた
め、均一に変質層４の形成がなされる。In particular, when the hardening agent is converted into vapor (gas) and the modification treatment is performed, the hardening agent contacts every corner of the epoxy resin interface, so that the modified layer 4 is uniformly formed.
被変質層２上にある保護膜３は、被変質層２の露出部分
を限定し、上方からの余分な変質を防止する役割をはた
している。The protective film 3 on the altered layer 2 serves to limit the exposed portion of the altered layer 2 and prevent excessive alteration from above.
このようにして形成された変質層４は、配線パターンを
形成する際のエツチングマスクとなる。The altered layer 4 thus formed serves as an etching mask when forming a wiring pattern.
従って、第１図（８）に示す変質層の横方向の厚さｌは
、細線パターン幅となってあられれるため、変質層の厚
さｌ−の制御は重要である。Therefore, since the lateral thickness l of the affected layer shown in FIG. 1(8) can be expressed as the width of a thin line pattern, it is important to control the thickness l- of the affected layer.
具体的な制御方法としては、実施例１の場合、硬化剤の
濃度、温度、また硬化剤が気体・液体・固体のいずれの
状態であるか、更に接触時間の長さなどを調節すること
により、所望の変質層の厚さｌを得ることができる。As a specific control method, in the case of Example 1, by adjusting the concentration and temperature of the curing agent, whether the curing agent is in a gas, liquid, or solid state, and the length of contact time. , a desired thickness l of the altered layer can be obtained.
次に、変質処理が終わった硬化剤を有機溶剤などで除去
し、レジストの保護膜３は剥離液などで除去し、さらに
変質を受けなかった残りのエポキシ樹脂の被変質層２を
有機溶剤などで除去すると、被エツチング層ｌ上には変
質Ｎ４だけが残る（第１図（ｆ））。Next, the hardening agent that has undergone the alteration treatment is removed using an organic solvent, etc., the protective film 3 of the resist is removed using a stripping solution, and the remaining altered layer 2 of the epoxy resin that has not undergone alteration is removed using an organic solvent, etc. When this is removed, only the altered N4 remains on the layer l to be etched (FIG. 1(f)).
そして、この変質層４をエツチングマスクとし、ＲＩＥ
などを使って被エツチング層１をエツチングすることに
より、変質層と同じ幅（β）の細線パターンが形成され
る（第１図（幻）。Then, using this altered layer 4 as an etching mask, RIE
By etching the layer 1 to be etched using, for example, a thin line pattern having the same width (β) as the deteriorated layer is formed (FIG. 1 (phantom)).
最後にエツチングマスクの変質層４を除去して被エツチ
ング層１からなる細線パターンが完成する（第１図（ｈ
））。Finally, the altered layer 4 of the etching mask is removed to complete the thin line pattern consisting of the layer 1 to be etched (Fig. 1 (h)
)).
このようにして得られた細線パターンは、従来のフォト
リソグラフィによるパターン形成方法と比較して、光の
波長による細線の限界がない。このため、実施例１の方
法で細線パターンを形成すると、０．５μｍ幅以下のパ
ターンであっても制御性よく、確実にパターン形成する
ことが可能となる。The thin line pattern obtained in this manner has no limitations on the thin line depending on the wavelength of light, compared to the conventional pattern forming method using photolithography. Therefore, when a thin line pattern is formed by the method of Example 1, even a pattern with a width of 0.5 μm or less can be reliably formed with good controllability.
実施例２
実施例２は、本発明を実施例１と同様、ゲート電極用の
細線パターン形成方法に適用したものであるが、被エツ
チング層、保護膜、及び変質処理方法を異にする。Embodiment 2 In Embodiment 2, the present invention is applied to a method for forming a fine line pattern for a gate electrode, as in Embodiment 1, but the layer to be etched, the protective film, and the alteration treatment method are different.
細線パターンの形成工程は、はぼ実施例１と同様である
ため、便宜上第１図を用いて実施例２を説明する。但し
その際、第１図（ｂ）に代えて第２図を用い、第１図（
ｅ）に代えて第３図を用いることにより、実施例２を説
明する。Since the process of forming the thin line pattern is similar to that in Example 1, Example 2 will be explained using FIG. 1 for convenience. However, in that case, use Figure 2 instead of Figure 1 (b), and use Figure 1 (
Example 2 will be explained by using FIG. 3 instead of e).
基板５と被エツチング層１は実施例１と同様の材質と工
程を経て形成される（第１図ｆａ）参照）。The substrate 5 and the layer to be etched 1 are formed using the same materials and through the same steps as in Example 1 (see FIG. 1 fa).
実施例２は、被変質層２にレジストを使用するため、被
エツチング層１上にレジストを塗布し、さらにその上の
保護膜３として金属を蒸着させた金属薄膜を形成する（
第２図）。In Example 2, since a resist is used for the layer to be altered 2, the resist is applied on the layer to be etched 1, and a thin metal film is formed by vapor-depositing a metal as a protective film 3 on top of the resist.
Figure 2).
次に、被変質層を露出させるため、形成したいパターン
の位置に沿って、第２図（第１図（ｂｌに相当）に示す
如く、保護膜３上にレジストのエツチングマスク６′を
フォトリソグラフィで選択的に形成する。Next, in order to expose the altered layer, a resist etching mask 6' is photolithographically etched on the protective film 3 along the position of the pattern to be formed, as shown in FIG. 2 (corresponding to FIG. 1 (bl)). selectively formed.
このレジスト６′をマスクとして蒸着した金属薄膜から
なる保護膜３を選択的にエツチング除去する（第１図（
Ｃ）参照）。Using this resist 6' as a mask, the protective film 3 made of a thin metal film deposited by vapor deposition is selectively removed by etching (see Fig. 1).
See C).
さらにこの保護膜３をマスクとして、レジストからなる
被変質層２を除去して、図中Ａで示す如く、被エツチン
グ層２の側面を露出させる（第１図（ｄｌ参照）。Further, using this protective film 3 as a mask, the layer 2 to be etched made of resist is removed to expose the side surface of the layer 2 to be etched, as shown by A in the figure (see FIG. 1 (dl)).
次に、露出したレジストからなる被変質層２の界面Ａに
、ＣＦ４プラズマを照射してレジストの一部を変質させ
る処理を行い、第３図（第１図（ｅｌに相当）に示す如
く、変質層４を形成する。（図中において、変質部分を
ハンチングで示す。）この変質層は、従来から半導体製
造工程などでレジスト表面に発生することがあり、その
場合、エツチングやアッシング処理によっても除去され
にくいものとして製造上の障害になっていたが、実施例
２ではこの性質を逆に利用したものである。Next, the interface A of the exposed resist layer 2 is irradiated with CF4 plasma to transform a part of the resist, as shown in FIG. 3 (corresponding to FIG. 1 (el)). A degraded layer 4 is formed. (In the figure, the degraded portion is indicated by hunting.) This degraded layer has conventionally been generated on the resist surface during semiconductor manufacturing processes, etc., and in that case, it may also be caused by etching or ashing treatment. This has been an obstacle in manufacturing as it is difficult to remove, but in Example 2 this property is used to the contrary.
実施例２では、ＣＦ４プラズマをレジストに照射して変
質処理するため、ＣＦ４プラズマを遮蔽できる保護膜３
として、ここでは金属を蒸着させて形成した金属薄膜を
用いたのである。In Example 2, since the resist is irradiated with CF4 plasma to undergo deterioration treatment, a protective film 3 that can shield the CF4 plasma is used.
Therefore, a metal thin film formed by vapor-depositing metal was used here.
このようにして形成された変質層４は、配線パターンを
形成する際のエツチングマスクとなるため、第１図（ｅ
）に示す変質層の横方向の厚さｉの制御が重要となる。The altered layer 4 formed in this way serves as an etching mask when forming a wiring pattern, so it is shown in FIG.
) It is important to control the lateral thickness i of the altered layer.
具体的な制御方法としては、実施例２の場合、ＣＦ、プ
ラズマの照射時間、及びその出力を調節することにより
、所望の変質層の厚さｅを得ることができる。例えば、
ＣＦ、プラズマをレジストに対して低出力で短時間照射
すると、薄い変質層４が得られる。As a specific control method, in the case of Example 2, a desired thickness e of the altered layer can be obtained by adjusting the irradiation time of CF and plasma, and the output thereof. for example,
When the resist is irradiated with CF or plasma at low power for a short period of time, a thin altered layer 4 is obtained.
変質処理の後、金属薄膜の保護膜３は溶液エツチングな
どで除去し、変質を受けなかった残りのレジストの被変
質層２は剥離液などで除去すると、被エツチング層１上
には変質層４だけが残る（第１図（ｆ））。After the alteration treatment, the protective film 3 of the metal thin film is removed by solution etching, etc., and the remaining altered layer 2 of the resist that has not undergone alteration is removed using a stripping solution, etc., and the altered layer 4 is left on the etched layer 1. (Fig. 1(f)).
そして、この変質層４をエツチングマスクとしＲＩＥな
どを使って被エツチング層ｌをエツチングすることによ
り、変質層と同じ幅（１）の細線パターンが形成される
（第１図（蜀）。Then, by using the affected layer 4 as an etching mask and etching the layer 1 to be etched using RIE or the like, a thin line pattern having the same width (1) as the affected layer is formed (FIG. 1 (Shu)).
最後にエツチングマスクの変質層４を除去して被エツチ
ング層１からなる細線パターンが完成する（第１図（ｈ
））。Finally, the altered layer 4 of the etching mask is removed to complete the thin line pattern consisting of the layer 1 to be etched (Fig. 1 (h)
)).
このようにして得られたパターンは、実施例１と同様に
０．５μｍ幅以下のパターンであっても、制御性よく、
かつ確実に形成することが可能である。The pattern obtained in this way has good controllability even if it is a pattern with a width of 0.5 μm or less as in Example 1.
and can be formed reliably.
上記したように、本発明のパターン形成方法を用いるこ
とにより、０．５μｍ幅以下の徽細なパターンであって
も制御性良く、かつ確実にパターン形成することができ
る。As described above, by using the pattern forming method of the present invention, even a narrow pattern with a width of 0.5 μm or less can be formed reliably with good controllability.
第１図（ａ）〜（ｈ）は実施例１を説明するパターン形
成工程断面図であり、第２図は第１図（ｂｌに相当する
実施例２のパターン形成工程断面図であり、第３図は第
１図（ｅ）に相当する実施例２のパターン形成工程断面
図である。
１・・・・・・被エツチング層、２・・・・・・被変質
層、３・・・・・・・・・・保護膜、４・・・・・・・
・変質層。1(a) to (h) are sectional views of the pattern forming process for explaining Example 1, and FIG. 2 is a sectional view of the pattern forming process of Example 2, which corresponds to FIG. 3 is a sectional view of the pattern forming process of Example 2 corresponding to FIG. ......Protective film, 4...
・Altered layer.
Claims (1)
と、 該露出した被変質層に変質処理を施してエッチング耐性
を備えた変質層を形成する工程と、該変質層を除く被変
質層および保護膜を除去する工程と、 前記変質層をマスクとして被エッチング層をエッチング
してパターンを形成する工程を備えたパターン形成方法
。[Claims] 1. A step of forming a modified layer on the etching target layer, a step of forming a protective film on the modified layer, and a step of exposing the modified layer along a pattern formation position. a step of subjecting the exposed altered layer to an alteration treatment to form an etching-resistant altered layer; a step of removing the altered layer other than the altered layer and a protective film; and using the altered layer as a mask. A pattern forming method comprising a step of etching a layer to be etched to form a pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206386A JPS63136631A (en) | 1986-11-28 | 1986-11-28 | Formation of pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28206386A JPS63136631A (en) | 1986-11-28 | 1986-11-28 | Formation of pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136631A true JPS63136631A (en) | 1988-06-08 |
Family
ID=17647664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28206386A Pending JPS63136631A (en) | 1986-11-28 | 1986-11-28 | Formation of pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136631A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138924A (en) * | 1989-10-13 | 1991-06-13 | Internatl Business Mach Corp <Ibm> | Rie h-barrier formation method |
-
1986
- 1986-11-28 JP JP28206386A patent/JPS63136631A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03138924A (en) * | 1989-10-13 | 1991-06-13 | Internatl Business Mach Corp <Ibm> | Rie h-barrier formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283483A (en) | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles | |
| JPH0620062B2 (en) | Method for manufacturing semiconductor device | |
| JPH0136250B2 (en) | ||
| US4341850A (en) | Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles | |
| JP3612533B2 (en) | Manufacturing method of semiconductor device | |
| JPS63136631A (en) | Formation of pattern | |
| US4939071A (en) | Method for forming low resistance, sub-micrometer semiconductor gate structures | |
| JP2723260B2 (en) | Fine pattern forming method | |
| KR100472029B1 (en) | Method for controling selectivity of photoresist | |
| EP0104235A4 (en) | Electron beam-optical hybrid lithographic resist process. | |
| JP3120000B2 (en) | Method of forming electrode on projecting portion of substrate | |
| JPH0795509B2 (en) | Method of forming resist pattern | |
| JPH022175A (en) | Manufacture of thin film transistor | |
| JPS6137774B2 (en) | ||
| JPH07201889A (en) | Method for manufacturing t-shaped gate by double exposure | |
| JPH01189923A (en) | Manufacture of semiconductor device | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| KR20020066373A (en) | Resist pattern forming method and fine pattern forming method | |
| JPH03108330A (en) | Manufacture of semiconductor | |
| JPS63254728A (en) | Forming method for resist pattern | |
| KR100278742B1 (en) | Method of forming fine pattern of highly reflective material | |
| JPS6074521A (en) | Pattern forming process | |
| JPH02138751A (en) | Manufacture of semiconductor device | |
| JPS63220575A (en) | Manufacture of semiconductor device | |
| JPS6054775B2 (en) | Dry development method |