JPH07201889A - Method for manufacturing t-shaped gate by double exposure - Google Patents
Method for manufacturing t-shaped gate by double exposureInfo
- Publication number
- JPH07201889A JPH07201889A JP6306543A JP30654394A JPH07201889A JP H07201889 A JPH07201889 A JP H07201889A JP 6306543 A JP6306543 A JP 6306543A JP 30654394 A JP30654394 A JP 30654394A JP H07201889 A JPH07201889 A JP H07201889A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- exposed
- region
- patterned photoresist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は二重露光法による微細な
形状のフォトレジストのパターンを利用してＴ形のゲー
トを形成する製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing method for forming a T-shaped gate by utilizing a finely patterned photoresist pattern by a double exposure method.
【０００２】半導体素子の製作における、電極等の微細
な線幅を形成することは素子の性能向上と集積度の向上
等において一番重要な要素として作用し、特に微細な線
幅をもつゲート電極としてＴ形のゲートを形成すること
は、その抵抗の減少のために効果的である。Forming a fine line width of an electrode or the like in the manufacture of a semiconductor device acts as the most important factor in improving the performance of the device and the degree of integration, and particularly a gate electrode having a fine line width. Forming a T-shaped gate as is effective for reducing its resistance.
【０００３】[0003]
【従来の技術】一般的に、GaAsのMESFET（金属−半導体
電界効果トランジスター）の特性はゲートの長さによっ
て大幅に左右されるので、そのゲートの長さを減少させ
るための各種の製造方法が利用されてきた。2. Description of the Related Art Generally, the characteristics of GaAs MESFETs (metal-semiconductor field effect transistors) are greatly influenced by the length of the gate. Therefore, various manufacturing methods for reducing the length of the gate have been proposed. It has been used.
【０００４】このような製造方法から光学的なステッパ
ーを使用するとマイクロメーター以下のゲートの長さを
もつMESFETの製作が可能でないし、これを克服するため
各種の方法を利用した。From the above manufacturing method, when an optical stepper is used, it is not possible to manufacture a MESFET having a gate length of less than a micrometer, and various methods have been used to overcome this.
【０００５】このような方法としては光学的なステッパ
ーの性能の改善や工程の効率化による従来の光学的なス
テッパーの適用の限界を克服する方法、または電子線を
利用した直記式方法（direct writing method）等があ
る。前記の光学的なステッパーにおける、光源としてエ
キシマレーザ（Excimer laser）等が利用されている
が、半導体の工程に、このようなレーザーを利用して基
板上に形成されたフォトレジスト膜を露光し現像して所
定形状のパターンを形成する。As such a method, a method of overcoming the limit of application of the conventional optical stepper by improving the performance of the optical stepper or streamlining the process, or a direct writing method using an electron beam (direct writing) method) etc. Excimer laser is used as a light source in the above-mentioned optical stepper. In the process of semiconductor, the photoresist film formed on the substrate is exposed and developed using such a laser. Then, a pattern having a predetermined shape is formed.
【０００６】このとき、露光される領域を可能な限り小
さい領域とする場合には微細な形状を得ることができ
る。そのようなパターンの微細な程度は前記ステッパー
から使用される光源の波長とレンズの特性によって左右
される。At this time, a fine shape can be obtained when the exposed area is made as small as possible. The fineness of such a pattern depends on the wavelength of the light source used by the stepper and the characteristics of the lens.
【０００７】一般的に、前記光学的なステッパーの光源
は３６５ｎｍ，または４３６ｎｍのような短い波長の光
を利用し、そしてレンズは１．４程度の開口数をもつレ
ンズがビームの集束レンズとして利用される。微細なパ
ターンを形成するために一般的にUV光源と利用して０．
６〜０．７μｍ解像度をもつ光学的なステッパーを利用
する方法、コントラストを増加させる層を利用した方
法、多層のフォトレジストを利用する方法、位相転移の
方法等が適用されることができる。Generally, the light source of the optical stepper uses light having a short wavelength such as 365 nm or 436 nm, and the lens has a numerical aperture of about 1.4 and is used as a beam focusing lens. To be done. Generally, it is used together with a UV light source to form a fine pattern.
A method of using an optical stepper having a resolution of 6 to 0.7 μm, a method of using a layer for increasing contrast, a method of using a multilayer photoresist, a method of phase shift and the like can be applied.
【０００８】その中で、多層のフォトレジストを利用し
た方法等が微細なパターンの形成に代表的に利用され
る。以外の方法としてＸ−線やＥ−ビームを光源として
利用した微細なパターンの形成方法を使用する場合には
０．１μｍ以下のパターンの形成も可能である。これら
の各種のパターンの形成方法はＴ形のゲートの形成に利
用されることもできる。Among them, a method using a multilayer photoresist is typically used for forming a fine pattern. As a method other than the above, when a fine pattern forming method using X-rays or E-beams as a light source is used, a pattern of 0.1 μm or less can be formed. These various pattern forming methods can also be used to form a T-shaped gate.
【０００９】一般的なＴ形のゲートの形成方法は、臨時
的なゲートの形成段階と臨時的なゲートの過度な蝕刻段
階およびこの過度に蝕刻された領域を絶縁膜等で満たし
た後に新たなゲートのパターンを形成する段階を包含す
るものである。他のＴ形のゲートの形成方法は、微細な
ゲートを形成してから、その上にフォトレジスト膜また
は絶縁膜によって平坦化させる工程と、イオンミーリン
グ等によってゲートを露出させてここに上層の金属膜を
蒸着する工程を包含するものである。A general method of forming a T-shaped gate includes a temporary gate forming step, a temporary excessive gate etching step, and a new step after filling the excessively etched area with an insulating film or the like. It includes the step of forming a pattern of gates. Another method for forming a T-shaped gate is a step of forming a fine gate and then planarizing it with a photoresist film or an insulating film, and exposing the gate by ion milling or the like to expose an upper metal layer. It includes the step of depositing a film.
【００１０】その上に、露光の感度が異なる多層のレジ
ストを電子線または光によって露光および現像してか
ら、その上にＴ形の金属を蒸着し、続いてパターンを形
成する方法もある。これらの方法はそれぞれ解像度や製
作可能なゲートの大きさに少し位いの差異点があるが、
すべて微細なパターンの形成方法として利用される場
合、素子の性能が大幅に向上された。There is also a method in which a multilayer resist having different exposure sensitivities is exposed and developed by an electron beam or light, and then a T-shaped metal is vapor-deposited thereon to subsequently form a pattern. Although each of these methods has some differences in resolution and the size of the gate that can be manufactured,
When used as a method for forming a fine pattern, the device performance was significantly improved.
【００１１】[0011]
【発明が解決しようとする課題】しかし、前記の方法は
その製造工程が複雑であり、またその処理率においても
よくないので非効率的な問題点がある。However, the above-mentioned method has an inefficient problem because its manufacturing process is complicated and its processing rate is not good.
【００１２】したがって、本発明は上記の問題点を解決
するために提案されたもので、前記各種の方法がもって
いる工程の複雑性を極めて単純化するために、光学的な
ステッパーの連続的な二重露光によるＴ形のゲートの製
造方法を提供することにその目的がある。Therefore, the present invention has been proposed to solve the above-mentioned problems, and in order to greatly simplify the process complexity of the above-mentioned various methods, a continuous optical stepper is used. It is an object to provide a method of manufacturing a T-shaped gate by double exposure.
【００１３】本発明のまた他の目的は長さを減少させた
Ｔ形のゲートを使用してMESFET,HEMT等の特性を向上さ
せ、それによって超高速および低雑音素子の製作を可能
にすることにある。Yet another object of the present invention is to improve the characteristics of MESFET, HEMT, etc. by using a T-shaped gate with a reduced length, thereby enabling the fabrication of ultra high speed and low noise devices. It is in.
【００１４】[0014]
【課題を解決するための手段】前記の目的をもつ本発明
は従来に提案された各種の方法と異なりに従来の光学的
なステッパーを利用して二重にフォトレジスト膜を露光
して微細なパターンを形成してから、微細なパターンが
形成された前記フォトレジスト膜を下層のフォトレジス
ト膜とし、そしてこの下層のフォトレジスト膜上に上層
のフォトレジスト膜を形成してから金属膜を塗布してＴ
形のゲートを形成することができる特徴がある。The present invention, which has the above-mentioned object, differs from the various methods proposed in the prior art in that a conventional optical stepper is used to doubly expose a photoresist film to form a fine pattern. After forming a pattern, the photoresist film having a fine pattern is used as a lower layer photoresist film, and an upper layer photoresist film is formed on the lower layer photoresist film, and then a metal film is applied. T
There is a feature that can form a gate of a shape.
【００１５】前記ステッパーによって露光するとき露光
されるパターンが大きい場合にもパターンの端部から光
の対比が大きくなって形状の形成が容易であり、現像後
にフォトレジストの模様は尖鋭な端部の模様を現わし、
そしてパターンの形成の余裕度が広範囲である。Even when the pattern exposed by the stepper is large, the contrast of light from the end portion of the pattern is large and the shape can be easily formed. After development, the pattern of the photoresist has a sharp end portion. Revealing patterns
The margin of pattern formation is wide.
【００１６】このように、前記ステッパーを利用して形
状が大きなパターンをもつフォトレジストを露光してか
ら、基板の位置を移動させて、さらに露光すると、その
露光されなかった領域はマスクの不透明なパターンの形
状の大きさとマスクの移動距離（即ち、基板の移動距
離）によって定められるので、極めて微細なパターンを
形成することができる。As described above, when the photoresist having a large pattern is exposed by using the stepper, the position of the substrate is moved, and the photoresist is further exposed, the unexposed region becomes opaque to the mask. Since it is determined by the size of the shape of the pattern and the moving distance of the mask (that is, the moving distance of the substrate), an extremely fine pattern can be formed.
【００１７】具体的に、前記の目的を達成するための本
発明の一つの特徴によると、二重露光を利用するＴ形の
ゲートの製造方法は、半絶縁のGaAs基板を準備する工程
と、前記基板上に第１フォトレジスト膜を形成する工程
と、不透明の領域が具備されたフォトマスクを利用して
１次露光を実行して前記第１フォトレジスト膜内に第１
露光されなかった領域を形成する工程と、前記Ｔ形のゲ
ートの長さを考慮して少し位い移動された前記フォトマ
スクを使用して第２露光を実行して、前記第１露光され
なかった領域内に第２露光されなかった領域を形成し、
そして前記第２露光されなかった領域の両側には一回露
光された領域を形成する工程と、現像工程を実行して現
像されたＴ形の凹部分をもつ第１パターン化されたフォ
トレジスト膜を形成し、前記現像されたＴ形の凹部分は
前記第２露光されなかった領域と前記一回露光された領
域の一つの部分を除去することによって形成される工程
と、熱処理の工程を実行する工程と、前記第１パターン
化されたフォトレジスト膜上に第２パターン化されたフ
ォトレジスト膜を塗布し、前記第２パターン化されたフ
ォトレジスト膜が下の方向に広げられる開口部をもつ工
程と、前記第２パターン化されたフォトレジスト膜上に
そして前記基板の露出された表面上に金属層を塗布する
工程と、前記第２パターン化されたフォトレジストを除
去する工程とを包含する。Specifically, according to one aspect of the present invention for achieving the above object, a method of manufacturing a T-shaped gate utilizing double exposure comprises a step of preparing a semi-insulating GaAs substrate, Forming a first photoresist film on the substrate; and performing a primary exposure using a photomask having an opaque region to form a first photoresist film in the first photoresist film.
Performing a second exposure using the photomask that has been moved a little considering the length of the T-shaped gate and forming an unexposed region, and the first exposure is not performed. Forming a second unexposed area within the exposed area,
And a first patterned photoresist film having a T-shaped concave portion developed by performing a developing step and forming a once exposed area on both sides of the second unexposed area. And the developed T-shaped concave portion is formed by removing one portion of the second non-exposed region and the one-time exposed region, and a heat treatment process is performed. And a step of applying a second patterned photoresist film on the first patterned photoresist film, and having an opening through which the second patterned photoresist film is spread downward. The steps of: applying a metal layer on the second patterned photoresist film and on the exposed surface of the substrate; and removing the second patterned photoresist. To.
【００１８】この方法における、前記第２パターン化さ
れたフォトレジスト膜はアセトン溶液によって除去され
る。この方法における、前記第２パターン化されたフォ
トレジスト膜の除去後に、前記第１パターン化されたフ
ォトレジスト膜を除去する工程を附加する。この方法に
おける、前記第１パターン化されたフォトレジスト膜が
酸素プラズマを利用するドライエッチング方法によって
除去される。In this method, the second patterned photoresist film is removed with an acetone solution. In this method, a step of removing the first patterned photoresist film is added after the removal of the second patterned photoresist film. In this method, the first patterned photoresist film is removed by a dry etching method using oxygen plasma.
【００１９】前記の方法は、フォトレジスト膜を露光し
たとき、そのフォトレジスト膜が感光されるが、このと
き感光される程度によりフォトレジスト膜が現像液によ
って現像される状態が大きく異なるというフォトレジス
トの特性を利用した技術である。即ち、露光量により現
像される速度が異なるため、フォトレジスト膜に露光さ
れた量が異なる部位があるとき、現像程度により残留し
たフォトレジスト膜の形態を任意にすることができる。According to the above-mentioned method, when the photoresist film is exposed, the photoresist film is exposed to light. However, the state in which the photoresist film is developed by the developing solution greatly differs depending on the degree of exposure at this time. It is a technology that utilizes the characteristics of. That is, since the developing speed varies depending on the exposure amount, when the photoresist film has a portion having a different exposure amount, the residual photoresist film can have any shape depending on the degree of development.
【００２０】本発明は基板上のフォトレジスト膜を一次
的に露光し基板の位置を移動させて、さらに露光するこ
とによって三段階の露光領域にフォトレジスト膜を区分
して現像するので、微細なパターンのＴ形のゲートの形
成を可能するようにしたものである。According to the present invention, the photoresist film on the substrate is primarily exposed, the position of the substrate is moved, and further exposure is performed to divide the photoresist film into three-step exposure regions for development. It is possible to form a T-shaped gate in a pattern.
【００２１】[0021]
【実施例】前記目的を達成するために本発明の実施例を
添附の図１〜図６に基づいて詳細に説明する。Embodiments of the present invention will be described in detail with reference to the attached FIGS.
【００２２】図１乃至図６は本発明の一つの実施による
Ｔ形のゲートを形成する方法を図示している断面図であ
る。まず、図１は基板上に塗布されたフォトレジスト膜
に一番目の露光工程を図示している断面図である。1 to 6 are cross-sectional views illustrating a method of forming a T-shaped gate according to one embodiment of the present invention. First, FIG. 1 is a cross-sectional view showing a first exposure process for a photoresist film coated on a substrate.
【００２３】図１における、半絶縁のGaAs基板（１０）
上にフォトレジスト膜（２０）を塗布し、その上部に不
透明の領域（３１）をもつフォトマスク（３０）を配列
してから、紫外線（３２）の露光によってゲートの領域
を露光することを図示している。The semi-insulating GaAs substrate (10) in FIG.
It is shown that a photoresist film (20) is applied on the photomask, a photomask (30) having an opaque area (31) is arranged on the photoresist film (20), and then the area of the gate is exposed by exposure of ultraviolet rays (32). Shows.
【００２４】図２は前記基板（１０）の移動（またはフ
ォトマスクの移動）による二重露光を遂行して前記フォ
トレジスト膜（２０）の新たな露光領域を図示している
断面図であって、前記図１に図示の露光工程後に前記フ
ォトマスクを所定の距離を移動した状態で再次露光する
と、図２のように図１に図示の露光されなかった領域
（２１）は再度露光されなかった領域（２２）と一回露
光された領域（２３）として区分され、それ以外の領域
は二回露光された領域（２４）である。FIG. 2 is a cross-sectional view showing a new exposure region of the photoresist film 20 by performing double exposure by moving the substrate 10 (or moving a photomask). When the photomask is moved again by a predetermined distance after the exposure process shown in FIG. 1 and re-exposed, the unexposed region (21) shown in FIG. 1 is not exposed again as shown in FIG. The area (22) is divided into the once-exposed area (23), and the other areas are the twice-exposed area (24).
【００２５】前記露光されたフォトレジスト膜（２）の
現像時にフォトレジスト膜が除去される厚さはそのフォ
トマスクの特性により少し変化するが、露光エネルギー
が不足であるとフォトレジスト膜が完全に現像されな
い。The thickness of the exposed photoresist film (2) which is removed during development of the photoresist film (2) varies slightly depending on the characteristics of the photomask, but when the exposure energy is insufficient, the photoresist film is completely removed. Not developed.
【００２６】図３は露光後に現像によって形成されたパ
ターン化されたフォトレジスト膜（２０ａ）を図示して
いる断面図であって、前記三つに区分された領域（２
２，２３，２４）を所定の現像方法によって現像したと
きに残留するフォトレジストの形状は、図３のように、
現像されたフォトレジスト膜（２０ａ）が図１に図示の
露光されなかった微細な線幅よりもっと微細な幅をもつ
形状として形成されるのである。FIG. 3 is a cross-sectional view showing a patterned photoresist film (20a) formed by development after exposure, which is divided into the three divided regions (2).
2, 23, 24), the shape of the photoresist remaining when developed by a predetermined developing method is as shown in FIG.
The developed photoresist film 20a is formed in a shape having a finer line width than the fine line width not exposed as shown in FIG.
【００２７】このような方法によって形成されたパター
ン化されたフォトレジスト膜（２０ａ）に形成されたパ
ターンの大きさは二次露光を遂行するために移動された
前記基板（１０）または前記フォトマスク（３０）の移
動の距離によって決定される。二次露光時にパターンの
大きさより実際に形成しようとするパターンの大きさを
考慮して基板またはマスクを所定の距離程移動させて露
光することによって極めて微細な大きさのパターンの形
成が可能である。The size of the pattern formed on the patterned photoresist film 20a formed by the above method is the substrate 10 or the photomask moved to perform the secondary exposure. (30) Determined by the distance traveled. It is possible to form an extremely fine pattern by moving the substrate or mask by a predetermined distance in consideration of the size of the pattern to be actually formed rather than the size of the pattern during the secondary exposure. .
【００２８】ここで形成することができるパターンの大
きさは主に二次露光時に位置の移動によって定義される
ものであり、光源の波長等の光学的な要素により定めら
れるものではない。The size of the pattern that can be formed here is defined mainly by the movement of the position during the secondary exposure, and is not defined by the optical element such as the wavelength of the light source.
【００２９】したがって、本発明によって形成された微
細なパターンは基板（１０）またはフォトマスク（３
０）の位置の移動の正確度に依存する。Therefore, the fine pattern formed according to the present invention is the substrate (10) or the photomask (3
0) depends on the accuracy of movement of the position.
【００３０】前記のように形成されたフォトレジスト膜
（２０ａ）の形状は開口部である微細なゲートの領域
と、その周囲の薄い厚さの被覆された領域、そして厚い
領域からなっている。The shape of the photoresist film (20a) formed as described above is composed of a fine gate region which is an opening, a thin coated region around it, and a thick region.
【００３１】このようなフォトレジスト膜のパターン
（２０ａ）が形成された構造物は１５０℃以上の温度か
ら熱処理される。この熱処理の工程は上層のフォトレジ
スト塗布時に微細なパターンが損傷されないようにする
ために実行されるものである。The structure on which the photoresist film pattern (20a) is formed is heat-treated at a temperature of 150 ° C. or higher. This heat treatment step is carried out so that the fine pattern is not damaged when the upper layer photoresist is applied.
【００３２】このように熱処理してからその上にフォト
レジスト膜を塗布して、所定のパターンの上層のフォト
レジスター膜（４０）が形成される。このフォトレジス
トパターン（４０）は下層のフォトレジストパターン
（２０ａ）と分離されることができる。After the heat treatment as described above, a photoresist film is applied thereon to form an upper layer photoresist film (40) having a predetermined pattern. The photoresist pattern (40) can be separated from the underlying photoresist pattern (20a).
【００３３】図４は図３の構造物上にパターン化された
上層のフォトレジストパターン（４０）が形成されたこ
とを図示している。即ち、前記構造物上に上層のフォト
レジスト膜（１０）を塗布してから、マスクを使用して
前記塗布された上層のフォトレジスト層（１０）を露光
および現像すると図４のようなパターン化された上層の
フォトレジストが形成される。このとき、上層のフォト
レジストのパターンは逆相の傾斜をもつので、即ち深さ
の方向に広げられる形状をもっているので、金属の方向
性の蒸着によるリフトオフが実行されることができる。
このようにすることによって上層のフォトレジストパタ
ーンはゲートの領域の大きさと無関に形成されることが
できる。FIG. 4 illustrates that a patterned top photoresist pattern (40) has been formed on the structure of FIG. That is, when an upper photoresist film (10) is coated on the structure and then the coated upper photoresist layer (10) is exposed and developed using a mask, a pattern as shown in FIG. 4 is formed. An upper layer photoresist is formed. At this time, the photoresist pattern of the upper layer has a reverse phase inclination, that is, has a shape that can be expanded in the depth direction, so that lift-off by directional vapor deposition of metal can be performed.
By doing so, the upper photoresist pattern can be formed regardless of the size of the gate region.
【００３４】このような状態から金属（５０）の蒸着に
よるＴ形のゲートの金属（１１）を図５に図示のように
形成することができる。前記ゲート金属（５０）の蒸着
後に、上層のフォトレジスト膜（４０）の除去の工程が
実行される。即ち、前記上層のフォトレジスト膜（２０
ａ）は所定の有機溶媒であるアセトン等に容易に溶解さ
れてその上に形成された金属も除去される。しかし下層
の劣化されたフォトレジストパターン（２０ａ）は場合
により容易に溶解されない。From this state, the metal 11 of the T-shaped gate can be formed by vapor deposition of the metal 50 as shown in FIG. After depositing the gate metal (50), a process of removing the upper photoresist film (40) is performed. That is, the upper photoresist film (20
The a) is easily dissolved in a predetermined organic solvent such as acetone and the metal formed thereon is also removed. However, the underlying degraded photoresist pattern (20a) is not easily dissolved in some cases.
【００３５】このようなフォトレジストパターン（２０
ａ）は固着されたそのままに素子に適用されることがで
き、また前記フォトレジストパターン（２０ａ）を除去
する場合には酸素プラズマを利用したドライエッチング
によって図６に図示のように除去してＴ形のゲート（５
１）が形成される。Such a photoresist pattern (20
a) can be applied to the device as it is fixed, and when the photoresist pattern (20a) is removed, it is removed by dry etching using oxygen plasma as shown in FIG. Shaped gate (5
1) is formed.
【００３６】[0036]
【発明の効果】このように形成されたＴ形のゲートの形
状は従来の方法より次のような長所をもっている。ま
ず、微細な形状の形成における適用されるステッパーの
解像度よりもっと微細なパターンの形成が可能である。
次はリソグラフィーの工程の反復によってＴ−形状を作
ることができるので工程の段階の減少により効率的にＴ
形のゲートの形状を形成することができる。提案された
方法はＴ形のゲートの形成を必要とする素子の製作，即
ちMESFET,HEMT等に適用可能であり特性の向上を図るこ
とができる。The shape of the T-shaped gate thus formed has the following advantages over the conventional method. First, it is possible to form a finer pattern than the resolution of the applied stepper in forming a fine shape.
Next, since T-shapes can be formed by repeating the lithographic process, the T-shape can be reduced more efficiently by reducing the number of process steps.
Shaped gate shapes can be formed. The proposed method can be applied to the fabrication of devices that require the formation of T-shaped gates, that is, MESFET, HEMT, etc., and can improve the characteristics.
【図１】本発明による製造工程を図示している断面図で
ある。1 is a cross-sectional view illustrating a manufacturing process according to the present invention.
【図２】本発明による製造工程を図示している断面図で
ある。FIG. 2 is a cross-sectional view illustrating a manufacturing process according to the present invention.
【図３】本発明による製造工程を図示している断面図で
ある。FIG. 3 is a cross-sectional view illustrating a manufacturing process according to the present invention.
【図４】本発明による製造工程を図示している断面図で
ある。FIG. 4 is a cross-sectional view illustrating a manufacturing process according to the present invention.
【図５】本発明による製造工程を図示している断面図で
ある。FIG. 5 is a cross-sectional view illustrating a manufacturing process according to the present invention.
【図６】本発明による製造工程を図示している断面図で
ある。FIG. 6 is a cross-sectional view illustrating a manufacturing process according to the present invention.
１０ 半絶縁のGaAs基板 ２０ フォトレジスト膜 ２０ａ 第１パターン化されたフォトレジスト ２２ 露光されなかった領域 ２３ 一回露光された領域 ２４ 二回露光された領域 ２４ 現像されたフォトレジスト膜の微細な線幅 ３０ マスク ３１ 不透明の領域 ３２ 紫外線の露光 ４０ 第２パターン化されたフォトレジスト ５１ Ｔ形のゲート金属 ５０ 塗布された金属層 10 semi-insulating GaAs substrate 20 photoresist film 20a first patterned photoresist 22 unexposed region 23 once exposed region 24 twice exposed region 24 fine lines of developed photoresist film Width 30 Mask 31 Opaque Area 32 UV Exposure 40 Second Patterned Photoresist 51 T-Shaped Gate Metal 50 Coated Metal Layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 ▲進▼煕 大韓民国大田直轄市儒城区新城洞ハヌルア パート110−206 (72)発明者 朴 哲淳 大韓民国大田直轄市儒城区新城洞ハヌルア パート110−1604 (72)発明者 朴 亨茂 大韓民国大田直轄市儒城区新城洞ハヌルア パート109−501 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Lee ▲ Susumu 煕 Huanglua, Shinseong-dong, Yuseong-gu, Daejeon-gu, Republic of Korea 110-206 (72) Han-rua, Shinseong-dong, Yuseong-gu, Daejeon, Republic of Korea Part 110-1604 (72) 72) Inventor Park Tomo Shige, Hanulua, Shinseong-dong, Yusung-gu, Yuseong-gu, Daejeon, Republic of Korea Part 109-501
Claims (4)
方法において、 半絶縁のGaAs基板を準備する工程と、 前記基板上に第１フォトレジスト膜を形成する工程と、 不透明の領域が具備されたフォトマスクを利用して１次
露光を実行して前記第１フォトレジスト膜内に第１露光
されなかった領域を形成する工程と、 前記Ｔ形のゲートの長さを考慮して少し移動された前記
フォトマスクを使用して第２次露光を実行して、前記第
１露光されなかった領域内に第２露光されなかった領域
を形成し、そして前記第２露光されなかった領域の両側
には一回露光された領域を形成する工程と、 現像工程を実行して現像されたＴ形の凹部分をもつ第１
パターン化されたフォトレジスト膜を形成し、前記現像
されたＴ形の凹部分は前記第２露光されなかった領域と
前記一回露光された領域の一つの部分を除去することに
よって形成される工程と、 熱処理工程を実行する工程と、 前記第１パターン化されたフォトレジスト膜上に第２パ
ターン化されたフォトレジスト膜を塗布し、前記第２パ
ターン化されたフォトレジスト膜が下の方向に広げられ
る開口部をもつ工程と、 前記第２パターン化されたフォトレジスト膜上に、そし
て前記基板の露出された表面上に金属層を塗布する工程
と、 前記第２パターン化されたフォトレジストを除去する工
程とを包含することを特徴とするＴ形のゲートの製造方
法。1. A method of manufacturing a T-shaped gate using double exposure, comprising: preparing a semi-insulating GaAs substrate; forming a first photoresist film on the substrate; A step of performing a primary exposure using the provided photomask to form a first unexposed region in the first photoresist film, and considering the length of the T-shaped gate, A second exposure is performed using the moved photomask to form a second unexposed area within the first unexposed area, and a second unexposed area of the second unexposed area. A step of forming a region exposed once on both sides, and a first step having a T-shaped concave portion developed by performing a developing step
Forming a patterned photoresist film and forming the developed T-shaped recess by removing one portion of the second unexposed region and the one-time exposed region; And a step of performing a heat treatment step, applying a second patterned photoresist film on the first patterned photoresist film, and lowering the second patterned photoresist film downward. Forming a widened opening; applying a metal layer on the second patterned photoresist film and on the exposed surface of the substrate; and applying the second patterned photoresist. And a step of removing the T-shaped gate.
ト膜はアセトン溶液によって除去されることを特徴とす
る請求項１記載のＴ形のゲートの製造方法。2. The method of claim 1, wherein the second patterned photoresist film is removed with an acetone solution.
ト膜の除去後に、前記第１パターン化されたフォトレジ
スト膜を除去する工程を附加することを特徴とする請求
項１記載のＴ形のゲートの製造方法。3. The T-shaped gate according to claim 1, further comprising a step of removing the first patterned photoresist film after the removal of the second patterned photoresist film. Manufacturing method.
ト膜が酸素プラズマを利用するドライエッチング方法に
よって除去されることを特徴とする請求項２記載のＴ形
のゲートの製造方法。4. The method according to claim 2, wherein the first patterned photoresist film is removed by a dry etching method using oxygen plasma.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027214A KR970007105B1 (en) | 1993-12-10 | 1993-12-10 | Fabricating method of t-gate using double exposure |
| KR93-27214 | 1993-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201889A true JPH07201889A (en) | 1995-08-04 |
| JP2610402B2 JP2610402B2 (en) | 1997-05-14 |
Family
ID=19370533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6306543A Expired - Fee Related JP2610402B2 (en) | 1993-12-10 | 1994-12-09 | Method of manufacturing T-shaped gate by double exposure |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2610402B2 (en) |
| KR (1) | KR970007105B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737202B2 (en) * | 2002-02-22 | 2004-05-18 | Motorola, Inc. | Method of fabricating a tiered structure using a multi-layered resist stack and use |
| CN112713084A (en) * | 2020-12-29 | 2021-04-27 | 中国科学院微电子研究所 | Method for manufacturing semiconductor structure |
| CN114460819A (en) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | Alignment mark for electron beam exposure and preparation method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141535B1 (en) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | Forming method electrode pattern and method of fabricating liquid crystal display device using the same |
-
1993
- 1993-12-10 KR KR1019930027214A patent/KR970007105B1/en not_active IP Right Cessation
-
1994
- 1994-12-09 JP JP6306543A patent/JP2610402B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737202B2 (en) * | 2002-02-22 | 2004-05-18 | Motorola, Inc. | Method of fabricating a tiered structure using a multi-layered resist stack and use |
| CN112713084A (en) * | 2020-12-29 | 2021-04-27 | 中国科学院微电子研究所 | Method for manufacturing semiconductor structure |
| CN114460819A (en) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | Alignment mark for electron beam exposure and preparation method thereof |
| CN114460819B (en) * | 2022-01-14 | 2024-01-26 | 北京量子信息科学研究院 | Alignment mark for electron beam exposure and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021146A (en) | 1995-07-26 |
| KR970007105B1 (en) | 1997-05-02 |
| JP2610402B2 (en) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315984A (en) | Method of producing a semiconductor device | |
| US5147740A (en) | Structure and process for fabricating conductive patterns having sub-half micron dimensions | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| JPH0620062B2 (en) | Method for manufacturing semiconductor device | |
| JPS6355208B2 (en) | ||
| JP2004134553A (en) | Process for forming resist pattern and process for fabricating semiconductor device | |
| US4403151A (en) | Method of forming patterns | |
| JP2004530922A (en) | Process for forming sublithographic photoresist features | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| US8709267B2 (en) | Double patterning method using tilt-angle deposition | |
| US4859573A (en) | Multiple photoresist layer process using selective hardening | |
| KR100287130B1 (en) | Photoresist film and method for forming pattern therefor | |
| KR100348902B1 (en) | Method of manufacturing a gamma gate of hemt | |
| JP3051817B2 (en) | Method for manufacturing semiconductor device | |
| US6803178B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
| JP2532589B2 (en) | Fine pattern formation method | |
| JP2001235850A (en) | Method for designing photomask pattern, method for forming resist pattern and method for manufacturing semiconductor device | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JP2610402B2 (en) | Method of manufacturing T-shaped gate by double exposure | |
| JPH04344645A (en) | Lithography technology and manufacture of phase shift mask | |
| JPH05206025A (en) | Fine pattern processing method | |
| US5543255A (en) | Half-tone type phase shift mask and method for fabrication thereof | |
| JPS6159505B2 (en) | ||
| JP2746539B2 (en) | Method for forming gate of field effect transistor and method for forming region for forming gate | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |