JPS631250Y2 - - Google Patents

Info

Publication number
JPS631250Y2
JPS631250Y2 JP19962082U JP19962082U JPS631250Y2 JP S631250 Y2 JPS631250 Y2 JP S631250Y2 JP 19962082 U JP19962082 U JP 19962082U JP 19962082 U JP19962082 U JP 19962082U JP S631250 Y2 JPS631250 Y2 JP S631250Y2
Authority
JP
Japan
Prior art keywords
tester
integrated circuit
view
socket connector
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19962082U
Other languages
English (en)
Other versions
JPS59104081U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19962082U priority Critical patent/JPS59104081U/ja
Publication of JPS59104081U publication Critical patent/JPS59104081U/ja
Application granted granted Critical
Publication of JPS631250Y2 publication Critical patent/JPS631250Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

【考案の詳細な説明】 (1) 考案の技術分野 本考案は集積回路テスタ、詳しくは雑音
(ground noise、以下にはノイズという)対策を
施した半導体集積回路(IC)試験装置のソケツ
トコネクタ(コネクタ・プリント基板ともいう)
に関する。
(2) 技術の背景 ICを試験(測定)する際にノイズ対策は重要
な問題であるが、オートハンドラーを用いてIC
を試験する場合にノイズ対策は特に難しい。
オートハンドラーを用いるIC試験を第1図の
概略断面図を参照して説明すると、1で示す部分
がオートハンドラーであり、試験される半導体集
積回路パツケージ2(以下被試験ICという)は
重力で図に矢印で示す如くにオートハンドラー1
のレール(図示せず)上を滑り落ち、ストツパー
3によつて図示の位置に停止する。ここで被試験
ICを押し下げてその端子2a(図には数本のみ示
す)をコンタクト部4のピン4a(図には数本の
み示す)と接続させ、次にコンタクト部を押し下
げてそのピンをソケツトコネクタ5のソケツト5
aと接続させ、このソケツトは配線6(図には数
本のみ示す)によつてICテスタ7に接続され、
被試験ICについてICテスタ7で各種の試験がな
される。配線6はペア線であり、接地線と信号線
をより合せたものである。
(3) 従来技術と問題点 前記にノイズ対策が難しい問題であると説明し
たが、その理由は、ICテスタ7から取り出した
信号線および電極を被試験IC2に接続するため
の配線長に依存するインダクタンスによるノイズ
にある。
ノイズ対策の1つとして、第2図の概略断面図
に示される如く(なお第2図以下において既に図
示した部分と同じ部分は同一符号を付して示す)、
ICテスタ7の印加電極および測定電極と被試験
IC2との距離を最小にすることにより、ICテス
タ7の接地線と被試験IC2の接地線端子間のイ
ンダクタンスを小にすることにより、ノイズを最
小にする方法が提案された。しかし、この方法に
おいては、ICテスタ7をオートハンドラー1に
固定する必要があり、そのためには固定装置を別
に設けなければならず、ICテスタを容易に取り
外しえない。
上記に代えて、第3図の概略断面図に示される
如く、幅の広い銅板8を用いインダクタンスを下
げる方法が用いられている。しかし、幅の広い銅
板8をICテスタ7とソケツトコネクタ5に直接
半田付けにより取り付けるので、オートハンドラ
ー1の振動に対して弱く、銅板8にストレスがか
かつて折れることがあり、またソケツトコネクタ
5が銅板8によつて固定さた形態であるので、ソ
ケツトコネクタ5の操作性が悪くなる問題があ
る。
(4) 考案の目的 本考案は上記従来の問題に鑑み、半導体集積回
路の試験に用いる装置において、ノイズ対策を施
したソケツトコネクタの提供を目的とする。
(5) 考案の構成 そしてこの目的は本考案によれば、集積回路を
試験するテスタの接地線と、前記テスタに接続さ
れ、かつ、被試験集積回路に接続されたコンタク
ト部のピンと接続するソケツトをもつたソケツト
コネクタの接地線とを、導電性ラバーを用いて接
続したことを特徴とする集積回路テスタを提供す
ることによつて達成される。
(6) 考案の実施例 以下本考案実施例を図面によつて詳述する。
本願考案者は従来技術における問題点を検討
し、銅板8の如くに接地線を固定しないこと、し
かも、ソケツトコネクタの操作性を保つためある
程度の配線長を確保することを考え、そのため幅
の広い帯状の導電性ラバーを用い、ICテスタ7
の接地線と被試験IC2の接地線とを最短の線で
結んだ第2図の場合と同様の効果をもたせること
にした。
かかる導電性ラバーは第4図の斜視図に符号9
を付して示す。導電性ラバー9は、ICテスタ7
に、銅ブロツク10を2枚用いてはさみ、ねじ1
1で固定する。ソケツトコネクタ5には、第5図
の平面図に示す如く、細長い銅ブロツク12を2
枚用いてはさみ、ねじ13で固定する。
導電ラバー9は銅板8の如く幅が広いので、そ
れを長くしてもインダクタンスおよび抵抗を銅板
8の場合の如くに小におさえることが可能であ
り、しかも、可撓性をもつていて伸縮可能である
から、それをソケツトコネクタに固定しても、ソ
ケツトコネクタの操作性が悪くなることがない。
また、オートハンドラー1の動作により切れたり
外れたりすることがない。更に、オートハンドラ
ー1とICテスタ7との切離しは、銅ブロツク1
0にはさまれた導電性ラバー9を取り外すだけで
容易に行える。
第6図は本考案の他の実施例であり、第7図は
コンタクタの裏側を示す図、第8図はコンタクタ
の斜視図である。本実施例においても、コンタク
タ14の接地パターンとパーフオーマンスボード
19の接地パターンを導電性ラバー9で接続して
いる。第8図は組立前の状態を示しており、コン
タクタ14の支持部材20をオートハンドラー1
の枠に固定すると共に、パーフオーマンスボード
19をコンタクトピン16に接続することによつ
てテスタとして動作する。導電性ラバー9は第7
図に如くコンタクタ14を構成するプリント板1
5の接地パターンに接続されている。そして第8
図の如く、被試験IC2をキヤリヤ17に搭載し、
これをガイドピン18によつて位置決めして試験
が行われる。
(7) 発明の効果 以上詳細に説明したように、本考案によれば、
接地線を固定することなく、ある程度の配線長を
確保してノイズ対策がなされ、ICテスタの接地
線と被試験ICの接地線を最短の線で結んだ場合
と同等の効果をもつ。
【図面の簡単な説明】
第1図はオートハンドラーとICテスタの要部
の概略断面図、第2図と第3図は従来のオートハ
ンドラーとICテスタの要部の概略断面図、第4
図は本考案実施例の斜視図、第5図は第4図導電
性ラバーとソケツトコネクタの連結部の平面図、
第6図は本考案の他の実施例の断面図、第7図は
コンタクタの裏側を示す図、第8図はコンタクタ
の斜視図である。 1……オートハンドラー、2……被試験IC、
2a……端子、3……ストツパー、4……コンタ
クト部、5……ソケツトコネクタ、5a……ソケ
ツト、6……配線、7……ICテスタ、8……銅
板、9……導電性ラバー、10,12……銅ブロ
ツク、11,13……ねじ、14……コンタク
タ、15……プリント板、16……コンタクトピ
ン、17……キヤリヤ、18……ガイドピン、1
9……パーフオーマンスボード。

Claims (1)

    【実用新案登録請求の範囲】
  1. 集積回路を試験するテスタの接地線と、前記テ
    スタに接続され、かつ、被試験集積回路に接続さ
    れたコンタクト部のピンと接続するソケツトをも
    つたソケツトコネクタの接地線とを、導電性ラバ
    ーを用いて接続したことを特徴とする集積回路テ
    スタ。
JP19962082U 1982-12-28 1982-12-28 集積回路テスタ Granted JPS59104081U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19962082U JPS59104081U (ja) 1982-12-28 1982-12-28 集積回路テスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19962082U JPS59104081U (ja) 1982-12-28 1982-12-28 集積回路テスタ

Publications (2)

Publication Number Publication Date
JPS59104081U JPS59104081U (ja) 1984-07-13
JPS631250Y2 true JPS631250Y2 (ja) 1988-01-13

Family

ID=30425146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19962082U Granted JPS59104081U (ja) 1982-12-28 1982-12-28 集積回路テスタ

Country Status (1)

Country Link
JP (1) JPS59104081U (ja)

Also Published As

Publication number Publication date
JPS59104081U (ja) 1984-07-13

Similar Documents

Publication Publication Date Title
JPH04230866A (ja) Icアダプタ
JP2001183416A (ja) テスト方法及びそれに用いるソケット及び半導体装置
JPS631250Y2 (ja)
KR970007971B1 (ko) 반도체 집적회로 패키지용 테스트 장치
JPS612338A (ja) 検査装置
JPH09113537A (ja) 垂直作動型プローブカード
JP2600745Y2 (ja) 集積回路の検査装置用治具
JPH0566243A (ja) Lsi評価用治具
JPH0540131A (ja) 試験用治具
JP3594139B2 (ja) 半導体テスタ装置
KR950009876Y1 (ko) 반도체 테스트 장비의 테스트 보드장치
KR940002455Y1 (ko) 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치
JP2926759B2 (ja) 半導体集積回路測定治具
JPH07159486A (ja) 集積回路試験装置
JPS63211642A (ja) 半導体試験装置
JP3172305B2 (ja) 半導体装置の製造方法
JPS5942707Y2 (ja) ハンドリング装置の電極子
JPH08236180A (ja) コンタクト装置とその製造方法
JPH06252294A (ja) Icソケット
JPH11102764A (ja) アダプターボード
JPS6338103B2 (ja)
JP2000030826A (ja) Bgaパッケージ測定用ソケット
JPS6347273B2 (ja)
JPH0416943B2 (ja)
JPH0346578A (ja) 半導体装置のバイアス印加試験用ソケット