JPS63124574A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置及びその製造方法に関するもの
で、更に詳しくはＬＳＩで使用されるＭＯＳ型のＦＥＴ
に関する。

（従来の技術） 従来、微細化したＮチャネル型のＭＯＳＦＥＴにおいて
は、ドレイン領域への電界の集中を緩和するために、ゲ
ート電極近傍のドレイン領域に接して低濃度の不純物拡
散領域を設けたＬＤＤと呼ばれる構造が用いられている
。第３図は、上記ＬＤＤ構造のＮチャネル型　ＭＯＳＦ
ＥＴを示すもので、第３図において１１はＰ型シリコン
基板、１２．１３はソース、ドレイン領域として働くＮ
＋型の不純物拡散層、１４．１５は電界緩和用のＮ−型
の浅い不純物拡散層、１６はゲート絶縁膜、１７はゲー
ト電極である。

このような構成では、不純物拡散層（ドレイン領域）１
２のゲート電極１１近傍に設けた低濃度で且つ浅い不純
物拡散層１４により、ドレイン領域の電界集中を緩和し
てホットキャリアの発生量を減少させることができる。

しかし、上記ＬＤＤＩ造は、単位ホットキャリア当りの
特性劣化量が大きく、ホットキャリアの発生量の低減に
見合った信頼性の向上が得られない欠点がある。これに
ついては、ＩＥＥＥ　　ＥＬＥＣＴＲＯＮ　　ＤＥＶＩ
ＣＥＬＥＴＴＥＲ８，ＶＯＬ、ＥＤＬ−５，Ｎｏ、３゜
ＭＡＲＣＨ１９８４ＰＰ、７１−７４ “３　ｔｒｕｃｔｕｒｅ　−Ｅ　ｎｈａｎｃｅｄ　　Ｍ
　ＯＳ　Ｆ　Ｅ　ＴＤ　ｅｇｒａｄａｔｉｏｎ　　Ｄ　
ｕｅ　　ｔｏ　　Ｈｏｔ　−Ｅ　１ｅｃｔｒｏｎ１　ｎ
ｊｅｃｔｉｏｎ”に記載されている。

上記のような欠点を除去でき、ホットキャリアの発生量
の減少に見合った信頼性の向上が得られるＭＯＳ　　Ｆ
ＥＴの構造として、第４図に示すようなＧＤＤ構造が知
られている。第４図において前記第３図と同一構成部分
には同じ符号を付しており、前記第３図の構造と異なる
のは、低濃度の不純物拡散層１４．１５が高濃度の不純
物拡散層１２゜１３よりも深く形成され不純物拡散層１
４．１５中に不純物拡散層１２．１３が形成されるとと
もに、低濃度の不純物拡散層１４．１５上にゲート電極
１７が存在する点である。

このような構成によれば、ホットキャリアの発生」を低
減できるだけでなく、不純物拡１ｔ！！［ｉ１４上にゲ
ート電極１７が存在することにより、ホットキャリアの
発生量の低減に見合った信頼性の向上が得られる。しか
し、このＧＯＤ構造を形成するためには低濃度の不純物
拡散層１４．１５を高濃度の不純物拡散層１２．１３よ
りも充分深く形成する必要がある。このためゲート長の
短縮が困難であり、上記ＬＤＤ構造と同じ程度の微細化
を達成することができず、高集積化が困難となる欠点が
ある。

（発明が解決しようとする問題点） 上述したように、従来の半導体装置及びその製造方法で
は、ホットキャリアの発生量の低減に見合った信頼性の
向上と微細化とを両立することができない欠点があった
。

従って、この発明は、上記の欠点を除去するためのもの
で、微細化を妨げることなくホットキャリアの発生量の
低減に見合った信頼性の向上が図れる半導体装置及びそ
の製造方法を提供することを目的としている。

［発明の構成］ （問題点を解決するための手段と作用）この発明におい
ては、上記の目的を達成するために、第１導電型の半導
体基板の主表面に所定の間隔に離隔してソース、ドレイ
ン領域として働く第２導電型の第１．第２の不純物拡散
層を形成し、これら第１．第２の不純物拡散層間におけ
る上記半導体基板の主表面に上記ドレイン領域として働
く第２の不純物拡散層とのみ接して、この第２不純物拡
散層よりも拡散深さが浅く且つ不純物濃度が低い第２導
電型の第３の不純物拡散層を形成し、上記第１．第２の
不純物拡散層間の上記半導体基板上にゲート絶ａＩｌ！
を介してゲート電極を形成しており、上記第３の不純物
拡散層上が上記ゲート電極で完全に覆われていることを
特徴としている。

このような構成によれば、ＧＤＤ構造と同様に低濃度の
第３の不純物拡散層上にゲート電極を形成しているので
、ホットキャリアの発生量を減少できるとともに、これ
に見合った信頼性の向上が得られる。しかも上記低濃度
の第３の不純物拡散層は、高濃度の第１．第２の不純物
拡散層よりも浅く形成するので、ＬＤＤ構造と同程度の
微細化が可能である。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図はこの発明のＮチャネル型ＭＯ８ＦＥＴの
基本構成を示すもので、Ｐ型のシリコン基板１８の主表
面に、所定の間隔に離隔してＮゝ型の不純物拡散層１９
．２０を形成する。これら不純物拡散層１９．２０間の
上記シリコン基板１８の主表面には、上記不純物拡散層
１９．２０より拡散深さが浅く且つ不純物濃度が低いＮ
−型の不純物拡散層２１．２２を上記拡散層１９．２０
とそれぞれ接した状態で形成する。そして、上記不純物
拡散１ｉ１１９゜２０間の上記シリコン基板１８上には
、上記不純物拡散［１２１，２２を完全に覆うように、
ゲート絶縁１＄２３を介してゲート電極２４を形成する
。

このような構成によれば、前記第４図に示したＧＤＤ構
造と同様に低濃度の不純物拡散層２１上にゲート電極２
４を形成しているので、ホットキャリアの発生量を減少
できるとともに、これに見合った信頼性の向上が得られ
る。また、上記低濃度の不純物拡散１２１は高濃度の拡
散層１９よりも浅く形成するので、前記第３図に示した
ＬＤＤ構造と同程度の微細化が可能である。

第２図（ａ）〜（ｅ）は、上記第１図に示したような構
造を有するＭＯＳ　　ＦＥＴを形成するための製造工程
の一例を順次水している。Ｐ型シリコン基板２５に例え
ばＬＯＣＯ８法を用いて素子間分離領域と素子領域を形
成する（図示しない）。

次に、上記素子領域のシリコン基板２５の表面に例えば
膜厚が２００人のゲート絶縁膜２６を形成する。

その後、例えば１Ｘ１０１ツＣｍ−３のリン（Ａｓ）が
ドープされた膜厚１０００人のポリシリコン層（第１の
導電層）２７を堆積形成する。次に、上記ポリシリコン
層２７の表面を熱酸化して膜厚が５００人のシリコン酸
化膜（絶縁層）２８を形成する。続いて、膜厚が４００
０人のポリシリコン層２９を堆積形成し、このポリシリ
コン層２９に例えばＰＯＣｌ２５拡散を用いて２ｘｌＯ
２０ｃｍ゛３程度のリン（Ｐ）をドープする。そして、
フォトリソグラフィー技術を用いて上記ポリシリコン層
（第２の導電層）２９をパターニングすると（ａ）図に
示すようになる。

次に、上記パターニングされたポリシリコン層２９をマ
スクにして上記シリコン酸化膜２８をパターニングしく
（ｂ）図）、Ｎ−型の不純物拡散層を形成するためのイ
オン注入（例えばリンを１４０ＫｅＶのエネルギーで１
ｃｍ２当り１Ｘ１０１３個程度）を行なう。その後、全
面に例えば膜厚が１０００人のポリシリコン［１３０を
堆積形成し、ＰＯＣｕｓ拡散を用いて１ｌＸ１０２０Ｃ
″３程度のリンをドープする。このＰＯＣｊ２ｉ拡散工
程における熱によりシリコン基板２５の主表面に低濃度
で且つ浅いＮ−型の不純物拡散層３１．３２が形成され
（Ｃ）図に示すようになる。

次に、反応性イオンエツチング等の異方性エツチング技
術を用いて上記ポリシリコン層３０を２５００人程度エ
フチングすると、ポリシリコン層２９下を除いてゲート
絶縁膜２６が露出されるとともに、ポリシリコン１ｉ２
９及びシリコン酸化１１２Ｂの側壁にのみ上記ポリシリ
コン層（第３の導電層）３０が残存され（ｄ）図に示す
ような構成となる。

その後、Ｎ＋型の不純物拡散層を形成するためのイオン
注入（例えばヒ素を４０ＫｅＶのエネルギーで１ｃｍ２
当り５Ｘ１０１Ｓ個程度）を行ない、これを活性化して
（ｅ）図に示すようなＮゝ型の不純物拡散層３３．３４
を形成する。上記のような構成において、ポリシリコン
層２７．２９．３０及びシリコン酸化［１２８がゲート
１！穫坦として働き、不純物拡散１１３３がドレイン領
域、不純物拡散層３４がソース領域となる。そして、不
純物拡散＠３１がドレイン領域の電界緩和用として働く
。

このような構成によれば、ＧＤＤ構造と同様に低濃度の
不純物拡散層３１．３２上にゲート電極技を形成してい
るので、ホットキャリアの発生量を減少できるとともに
、これに見合った信頼性の向上が得られる。また、上記
低濃度の不純物拡散層３１゜３２は高濃度の不純物拡散
層３３．３４よりも浅く形成するのでＬＤＤ構造と同程
度の微細化が可能であり、この発明によるＭＯＳ　　Ｆ
ＥＴはＬＤＤ構造に比してｔ！駆動能力が高い。しかも
、ゲート電極肱がポリシリコン層２１．シリコン酸化９
９２８．ポリシリコン層２９という三層構造で、上記ポ
リシリコン層２７．２９が側壁に残存されたポリシリコ
ン層３０で電気的に接続された構造となっているので、
ゲート電極技をマスクとしてイオン注入を行なってＮ＋
型の不純物拡散ｌｌ３３．３４を形成する際、ドープす
る不純物がポリシリコン層２９を通過（ポリシリコンは
柱状の結晶構造を持っているため不純物を打込む方向と
結晶の方向とが一致するとこのポリシリコン層を通過す
る）してもシリコン酸化膜２８でこの通過した不純物を
止めることができる。

従って、Ｎ“型の不純物拡散層３３．３４の形成時にチ
ャネル領域に不純物が打込まれて素子特性が変化するの
を防止できる。

なお、上記実施例では、ドレイン領域とソース領−の両
方に電界緩和用の低濃度で且つ拡散深さが浅い不純物拡
散層を形成したが、ドレイン領域にのみ設けても同じ効
果が得られるのはもちろんである。

［発明の効果］ 以上説明したようにこの発明によれば、微細化を妨げる
ことなくホットキャリアの発生量の低減に見合った信頼
性の向上が図れる半導体装置及びその製造方法が得られ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置につい
て説明するための図、第２図はこの発明の一実施例に係
わる半導体装置の製造方法について説明するための図、
第３図及び第４図はそれぞれ従来の半導体装置及びその
製造方法について説明するための図である。 １８・・・シリコン基板（半導体基板）　、１９．２０
・・・不純物拡散層（ソース、ドレイン領域）　、２１
．２２・・・不純物拡散層、２３・・・ゲート絶縁膜、
２４・・・ゲート電極。

Claims (5)

【特許請求の範囲】
1. （１）第１導電型の半導体領域と、この半導体領域の主
   表面に所定の間隔に離隔して形成されソース、ドレイン
   領域として働く第２導電型の第１、第２の不純物拡散層
   と、これら第１、第２の不純物拡散層間における上記半
   導体領域の主表面に上記ドレイン領域として働く第２の
   不純物拡散層と接して形成され、この第２不純物拡散層
   よりも拡散深さが浅く且つ不純物濃度が低い第２導電型
   の第３の不純物拡散層と、上記第１、第２の不純物拡散
   層間の上記半導体領域上にゲート絶縁膜を介して形成さ
   れるゲート電極とを具備し、上記第３の不純物拡散層上
   が上記ゲート電極で完全に覆われていることを特徴とす
   る半導体装置。
2. （２）第１導電型の半導体領域と、この半導体領域の主
   表面に所定の間隔に離隔して形成されソース、ドレイン
   領域として働く第２導電型の第１、第２の不純物拡散層
   と、これら第１、第２の不純物拡散層間における上記半
   導体領域の主表面に上記ドレイン領域として働く第２の
   不純物拡散層と接して形成され、この第２不純物拡散層
   よりも拡散深さが浅く且つ不純物濃度が低い第２導電型
   の第３の不純物拡散層と、上記第１、第２の不純物拡散
   層間の上記半導体領域上にゲート絶縁膜を介して形成さ
   れる第１の導電層と、この導電層上に絶縁層を介して形
   成される第２の導電層と、上記絶縁層及び第２の導電層
   の側壁に形成され上記第１の導電層と上記第２の導電層
   とを電気的に接続する第３の導電層とを具備し、上記第
   １ないし第３の導電層及び上記絶縁層がゲート電極を形
   成して成り、上記第３の不純物拡散層上が上記ゲート電
   極で完全に覆われていることを特徴とする半導体装置。
3. （３）前記第１ないし第３の導電層はそれぞれ、不純物
   がドープされたポリシリコンから成ることを特徴とする
   特許請求の範囲第２項記載の半導体装置。
4. （４）第１導電型の半導体領域の主表面にゲート絶縁膜
   を形成する工程と、このゲート絶縁膜上に第１の導電層
   を形成する工程と、この導電層上に絶縁層を形成する工
   程と、この絶縁層上に第２の導電層を形成してパターニ
   ングする工程と、上記パターニングした第２の導電層を
   マスクとして上記絶縁層を選択的に除去する工程と、上
   記第２の導電層及び残存された絶縁層をマスクとして上
   記半導体領域に第１の導電層及びゲート絶縁膜を介して
   不純物をイオン注入することにより第２導電型の第１、
   第２の不純物拡散層を形成する工程と、全面に第３の導
   電層を形成する工程と、異方性エッチングを行なつて上
   記パターニングした第２の導電層を露出させるとともに
   上記第２の導電層及び上記絶縁層の側壁にのみ第３の導
   電層を残存させる工程と、残存された第１ないし第３の
   導電層及び絶縁層をマスクとして上記半導体領域に不純
   物のイオン注入を行なうことにより上記第１、第２の不
   純物拡散層より高濃度で拡散深さが深い第２導電型の第
   ３、第４の不純物拡散層を形成する工程とを具備するこ
   とを特徴とする半導体装置の製造方法。
5. （５）前記第１ないし第３の導電層はそれぞれ、不純物
   がドープされたポリシリコンから成ることを特徴とする
   特許請求の範囲第４項記載の半導体装置の製造方法。