JPS63124475A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPS63124475A JPS63124475A JP61271309A JP27130986A JPS63124475A JP S63124475 A JPS63124475 A JP S63124475A JP 61271309 A JP61271309 A JP 61271309A JP 27130986 A JP27130986 A JP 27130986A JP S63124475 A JPS63124475 A JP S63124475A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- substrate
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000001747 exhibiting effect Effects 0.000 claims description 7
- 230000031700 light absorption Effects 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 abstract description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021620 Indium(III) fluoride Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、光通信や光情報処理等に於て用いられる半導
体受光素子に関するものである。
体受光素子に関するものである。
(従来の技術)
近年化合物半導体受光素子は、先通信或いは光情報処理
用の高感度受光器として活発に研究開発並びに実用化が
進められている。特にpinフォトダイオード(以下p
in−PDと記す)は、アバランシェフォトダイオード
(APD)に比べて内部電流利得を持たない為、受信感
度の点では若干劣るものの、APDで見られる様なアバ
ランシェ立ち上がり時間に起因する利得帯域幅積(GB
積)による帯域の制限が無い。従って素子の帯域は、キ
ャリアの走行時間及びCR時定数で決まり、20GHz
を越す値が報告されており、高速光信号検出器としてp
in−PDが注目されている(エレクトロニクス・レタ
ーズ(Electron。
用の高感度受光器として活発に研究開発並びに実用化が
進められている。特にpinフォトダイオード(以下p
in−PDと記す)は、アバランシェフォトダイオード
(APD)に比べて内部電流利得を持たない為、受信感
度の点では若干劣るものの、APDで見られる様なアバ
ランシェ立ち上がり時間に起因する利得帯域幅積(GB
積)による帯域の制限が無い。従って素子の帯域は、キ
ャリアの走行時間及びCR時定数で決まり、20GHz
を越す値が報告されており、高速光信号検出器としてp
in−PDが注目されている(エレクトロニクス・レタ
ーズ(Electron。
Lett、)21巻、 p262〜263.1985年
参照)。また低バイアスで使用する為、信頼性に優れ、
集積化にも適している。
参照)。また低バイアスで使用する為、信頼性に優れ、
集積化にも適している。
光通信用として注目を集めている光ファイバーの低損失
帯域にあたる1.0〜1.6pm帯波長域では、半導体
受光素子の材料としてInGaAsが広く用いられてい
る。このInGaAs系pin−PDの基本構造の例を
第3図に示す。(a)はメサ型裏面入射タイプ、(b)
はプレーナ型表面入射タイプの例である。(a)のメサ
型の場合n+−InP基板10上にn−InGaAs4
を結晶成長し、次にZnn等型を呈させる不純物を熱拡
散してP中領域6を形成し、InGaAs4中にpn接
合を形成した後、メサエッチングにより受光部以外のI
nGaAsを除去している。一方(b)のプレーナ型表
面入射タイプの場合、n−InGaAs4に加え表面再
結合損を抑える為のウィンドウ層としてn−InF3も
連続成長した後選択熱拡散によりInGaAs4中にp
n接合を設け、受光領域を形成している。
帯域にあたる1.0〜1.6pm帯波長域では、半導体
受光素子の材料としてInGaAsが広く用いられてい
る。このInGaAs系pin−PDの基本構造の例を
第3図に示す。(a)はメサ型裏面入射タイプ、(b)
はプレーナ型表面入射タイプの例である。(a)のメサ
型の場合n+−InP基板10上にn−InGaAs4
を結晶成長し、次にZnn等型を呈させる不純物を熱拡
散してP中領域6を形成し、InGaAs4中にpn接
合を形成した後、メサエッチングにより受光部以外のI
nGaAsを除去している。一方(b)のプレーナ型表
面入射タイプの場合、n−InGaAs4に加え表面再
結合損を抑える為のウィンドウ層としてn−InF3も
連続成長した後選択熱拡散によりInGaAs4中にp
n接合を設け、受光領域を形成している。
(発明が解決しようとする問題点)
ところで上述の二側では、入射光を素子表面から取り入
れる所謂表面入射タイプにする為には、第3図(b)の
様に受光部に隣接してポンディングパッド用のp中領域
を設ける必要があり、これは接合面積を大きくする為容
量を増加させていた。
れる所謂表面入射タイプにする為には、第3図(b)の
様に受光部に隣接してポンディングパッド用のp中領域
を設ける必要があり、これは接合面積を大きくする為容
量を増加させていた。
また(a)図の様に裏面入射タイプとすると、受光部p
中領域の上にボンディングをすれば良い為余分な容量は
除去できるものの、素子の組み立て工程が非常に煩雑と
なり取り扱いも面倒であった。
中領域の上にボンディングをすれば良い為余分な容量は
除去できるものの、素子の組み立て工程が非常に煩雑と
なり取り扱いも面倒であった。
本発明の目的は、この様な従来の欠点を除去し低容量(
即ち高速)特性を有し且つ表面入射タイプで取り扱いが
簡単なpin−PDを提供する事にある。
即ち高速)特性を有し且つ表面入射タイプで取り扱いが
簡単なpin−PDを提供する事にある。
(問題点を解決する為の手段)
前述の問題点を解決する為に本発明が提供する半導体受
光素子は、半絶縁性半導体基板上の特定領域に光吸収層
及びウィンドウ層を含む第1の導電型を呈する低濃度半
導体多層膜構造を有する半導体受光素子に於て、該半導
体基板のうち前記半導体多層膜下にあたる部分のうちの
特定領域の表面近傍及びこれに隣接する表面の露出した
半導体基板の特定領域の表面近傍が第1の導電型の高濃
度領域に、また前記半導体多層膜の特定領域及びこれに
隣接する表面の露出した半導体基板の特定領域の表面近
傍が逆の導電型の高濃度領域になっており、前記逆の導
電型を呈する半導体基板高濃度領域が互いに接していな
い事を特徴とする。
光素子は、半絶縁性半導体基板上の特定領域に光吸収層
及びウィンドウ層を含む第1の導電型を呈する低濃度半
導体多層膜構造を有する半導体受光素子に於て、該半導
体基板のうち前記半導体多層膜下にあたる部分のうちの
特定領域の表面近傍及びこれに隣接する表面の露出した
半導体基板の特定領域の表面近傍が第1の導電型の高濃
度領域に、また前記半導体多層膜の特定領域及びこれに
隣接する表面の露出した半導体基板の特定領域の表面近
傍が逆の導電型の高濃度領域になっており、前記逆の導
電型を呈する半導体基板高濃度領域が互いに接していな
い事を特徴とする。
(作用)
本発明は上述の構成をとる事により従来技術の問題点を
解決した。即ち本発明によるpin−PDは表面入射タ
イプであるので、組み立て工程及び取り扱いが容易にで
きる。且つポンディングパッドは、受光領域に隣接した
半絶縁性基板上に存在する為接合容量に寄与しない。従
って受光領域以外に余分な接合容量が無(、低容量(即
ち高速)特性を有する; (実施例) 以下本発明の実施例について、図面を参照して詳細に説
明する。
解決した。即ち本発明によるpin−PDは表面入射タ
イプであるので、組み立て工程及び取り扱いが容易にで
きる。且つポンディングパッドは、受光領域に隣接した
半絶縁性基板上に存在する為接合容量に寄与しない。従
って受光領域以外に余分な接合容量が無(、低容量(即
ち高速)特性を有する; (実施例) 以下本発明の実施例について、図面を参照して詳細に説
明する。
第2図は本発明に依るpin−PDの製造方法の一例を
説明する為の、各工程に於ける素子断面図の模式図であ
る。本実施例によればまず第2図(a)に示す様に、半
絶縁性InP基板1の特定領域にSi+のイオン注入並
びにアニール工程を施す事によりn中領域2を形成する
。続いて気相成長法によりn −InPバッファ層(’
−1pm)3、n−InGaAs光吸収層(〜lpm)
4、n−InPウィンドウ層(〜0.5pm)5を連続
成長する(同図(b))。ここで光吸収層4は低バイア
スで完全に空乏化する様に、キャリア濃度が2 X 1
015cm−3程度以下に低濃度化されている。次に同
図(C)に示す様に半導体多層膜のうちn中型を呈する
基板領域2上に位置しない部分中の特定領域を除去し、
半絶縁性InP基板1を露出させる。然る後半導体多層
膜のうちn中型を呈する基板領域2上に位置する部分の
一部を含む特定領域、及びこれに隣接して表面を露出し
ている半絶縁性InP基板1の特定領域に、Znの選択
熱拡散によりp中領域6を形成する(同図(d))。こ
の際拡散時間の調節により、半導体多層膜(受光領域)
でのpn接合の位置が光吸収層4とウィンドウ層5の界
面近傍の光吸収層4中に位置するものとする。その後同
図(e)に示す通りInP基板のうちn中型を呈する領
域2の一部表面が露出する様に、半導体多層膜の特定領
域を除去する。最後にパッシベーション膜9を形成した
後、InP基板のうちn中型及びp生型を呈する領域部
に各々電極7,8を形成して第1図第2図(0に示すよ
うな素子を得る。
説明する為の、各工程に於ける素子断面図の模式図であ
る。本実施例によればまず第2図(a)に示す様に、半
絶縁性InP基板1の特定領域にSi+のイオン注入並
びにアニール工程を施す事によりn中領域2を形成する
。続いて気相成長法によりn −InPバッファ層(’
−1pm)3、n−InGaAs光吸収層(〜lpm)
4、n−InPウィンドウ層(〜0.5pm)5を連続
成長する(同図(b))。ここで光吸収層4は低バイア
スで完全に空乏化する様に、キャリア濃度が2 X 1
015cm−3程度以下に低濃度化されている。次に同
図(C)に示す様に半導体多層膜のうちn中型を呈する
基板領域2上に位置しない部分中の特定領域を除去し、
半絶縁性InP基板1を露出させる。然る後半導体多層
膜のうちn中型を呈する基板領域2上に位置する部分の
一部を含む特定領域、及びこれに隣接して表面を露出し
ている半絶縁性InP基板1の特定領域に、Znの選択
熱拡散によりp中領域6を形成する(同図(d))。こ
の際拡散時間の調節により、半導体多層膜(受光領域)
でのpn接合の位置が光吸収層4とウィンドウ層5の界
面近傍の光吸収層4中に位置するものとする。その後同
図(e)に示す通りInP基板のうちn中型を呈する領
域2の一部表面が露出する様に、半導体多層膜の特定領
域を除去する。最後にパッシベーション膜9を形成した
後、InP基板のうちn中型及びp生型を呈する領域部
に各々電極7,8を形成して第1図第2図(0に示すよ
うな素子を得る。
本素子は表面入射タイプでありなからp、n電極が、各
々半絶縁性InP基板1中の特定領域に形成されたp十
領域、n十領域上に形成されている為、受光領域以外に
余分な接合容量を持たない。併せて半絶縁性基板を用い
ている為、FET等の他素子との集積化にも適している
。
々半絶縁性InP基板1中の特定領域に形成されたp十
領域、n十領域上に形成されている為、受光領域以外に
余分な接合容量を持たない。併せて半絶縁性基板を用い
ている為、FET等の他素子との集積化にも適している
。
(発明の効果)
以上説明した様に、本発明によれば表面入射タイプで組
み立て工程や取り扱いが簡単で、且つ低容量特性(即ち
高速特性)に優れ、集積化に適した半導体受光素子が得
られる。
み立て工程や取り扱いが簡単で、且つ低容量特性(即ち
高速特性)に優れ、集積化に適した半導体受光素子が得
られる。
第1図は本発明の一実施例を示す半導体受光素子の構造
模式図、第2図は本発明による半導体受光素子の製造方
法の一例を説明する為の、各工程に於ける素子断面構造
の模式図、第3図は従来例を示す半導体受光素子の断面
構造模式図である。 図に於て、1半絶縁性InP基板、2はn十領域、3は
n−−InP、4はn−In、GaAs、5はn−In
P、6はp十領域、7はn側電極、8はn側電極、9は
パッシベーション第1図 hν 1;半絶縁性1nP基板 8;n側電極 第2図 (a) (d) (b) (e) (c) (f)
模式図、第2図は本発明による半導体受光素子の製造方
法の一例を説明する為の、各工程に於ける素子断面構造
の模式図、第3図は従来例を示す半導体受光素子の断面
構造模式図である。 図に於て、1半絶縁性InP基板、2はn十領域、3は
n−−InP、4はn−In、GaAs、5はn−In
P、6はp十領域、7はn側電極、8はn側電極、9は
パッシベーション第1図 hν 1;半絶縁性1nP基板 8;n側電極 第2図 (a) (d) (b) (e) (c) (f)
Claims (1)
- 半絶縁性半導体基板上の特定領域に光吸収層及びウィ
ンドウ層を含む第1の導電型を呈する低濃度半導体多層
膜構造を有し、該半導体基板のうち前記半導体多層膜下
にあたる部分のうちの特定領域の表面近傍及びこれに隣
接する表面の露出した半導体基板の特定領域の表面近傍
が第1の導電型の高濃度領域に、また前記半導体多層膜
の特定領域及びこれに隣接する表面の露出した半導体基
板の特定領域の表面近傍が逆の導電型の高濃度領域にな
っており、これら互いに逆の導電型を呈する高濃度領域
は互いに接していない事を特徴とする半導体受光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61271309A JPS63124475A (ja) | 1986-11-13 | 1986-11-13 | 半導体受光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61271309A JPS63124475A (ja) | 1986-11-13 | 1986-11-13 | 半導体受光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63124475A true JPS63124475A (ja) | 1988-05-27 |
Family
ID=17498250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61271309A Pending JPS63124475A (ja) | 1986-11-13 | 1986-11-13 | 半導体受光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63124475A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02231775A (ja) * | 1989-03-03 | 1990-09-13 | Fujitsu Ltd | 化合物半導体受光素子 |
US7368750B2 (en) * | 2002-09-20 | 2008-05-06 | Fujitsu Quantum Devices Limited | Semiconductor light-receiving device |
-
1986
- 1986-11-13 JP JP61271309A patent/JPS63124475A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02231775A (ja) * | 1989-03-03 | 1990-09-13 | Fujitsu Ltd | 化合物半導体受光素子 |
US7368750B2 (en) * | 2002-09-20 | 2008-05-06 | Fujitsu Quantum Devices Limited | Semiconductor light-receiving device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4220688B2 (ja) | アバランシェホトダイオード | |
JPH04111479A (ja) | 受光素子 | |
JPS5854685A (ja) | アバランシ・ホトダイオ−ド及びその製造方法 | |
JPH04111478A (ja) | 受光素子 | |
JP4861388B2 (ja) | アバランシェホトダイオード | |
JPS63124475A (ja) | 半導体受光素子 | |
JPH04263475A (ja) | 半導体受光素子及びその製造方法 | |
JP2670553B2 (ja) | 半導体受光・増幅装置 | |
JPH0480973A (ja) | 半導体受光素子 | |
JPS59149070A (ja) | 光検出器 | |
JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
JPH03239378A (ja) | 半導体受光素子 | |
JPH06101578B2 (ja) | プレーナ型ヘテロ接合アバランシェフォトダイオード | |
JP2785265B2 (ja) | 半導体受光素子 | |
JPS6157716B2 (ja) | ||
JPH04263474A (ja) | 半導体受光素子の製造方法 | |
JP2995751B2 (ja) | 半導体受光素子 | |
JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
JPS63160283A (ja) | 半導体受光素子 | |
JPH0722641A (ja) | 受光素子 | |
JPS62186574A (ja) | 半導体受光装置 | |
JPS6325985A (ja) | 半導体受光素子 | |
JPH01205478A (ja) | 受光素子 | |
JPH041740Y2 (ja) | ||
JPH01205477A (ja) | フォトダイオード |