JP2767877B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JP2767877B2 JP2767877B2 JP1110224A JP11022489A JP2767877B2 JP 2767877 B2 JP2767877 B2 JP 2767877B2 JP 1110224 A JP1110224 A JP 1110224A JP 11022489 A JP11022489 A JP 11022489A JP 2767877 B2 JP2767877 B2 JP 2767877B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- band gap
- substrate
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光通信や光情報処理等に於いて用いられ
る、半導体受光素子に関するものである。
る、半導体受光素子に関するものである。
近年、化合物半導体受光素子は光通信或いは光情報処
理用の高感度受光器として活発に研究開発並びに実用化
が進められている。特に石英系光ファイバの低損失帯域
に相当する1.0〜1.6μｍ帯波長域では、光吸収層の材料
としてInGaAsを用いた、所謂InP/InGaAs系のヘテロ構造
アバランシェフォトダイオード（以下APDと記す）やpin
フォトダイオード（pin−PDと記す）が注目を集めてい
る。このInP/InGaAs系pin−PDの従来例の断面構造模式
図を第４図に示す。このpin−PDは、n+−InP基板14上に
ｎ−InPバッファ層15を介して、n-−InGaAs光吸収層1
6、ｎ−InPキャップ層17を連続成長して形成した積層構
造に、受光部p+領域18をZnの選択熱拡散により形成して
いる。ここでpn接合位置がInPキャップ層中に止まって
いると、光吸収層16中で光励起された正孔が空乏層中を
p+領域に向ってドリフトする際に、価電子帯のバンド不
連続によって界面にトラップされ、応答特性の劣化を招
いてしまう。また逆に不純物拡散を深く入れすぎてInGa
AS光吸収層16がほとんどp+化すると、光励起された電子
が空乏層端まで拡散してからでないとドリフトしない
為、やはり応答劣化や量子効率低下の原因となる。従っ
て光吸収層中で尚且つキャップ層17との界面近傍にpn接
合を形成する事が肝要である。また第４図に示した様な
プレーナ構造の場合、空乏層が露出するのは、表面のワ
イドバンドギャップなキャップ層中のみであり、SiNX膜
等の表面保護膜を施す事により、メサ構造に比べ暗電流
特性並びに信頼性に優れている。
理用の高感度受光器として活発に研究開発並びに実用化
が進められている。特に石英系光ファイバの低損失帯域
に相当する1.0〜1.6μｍ帯波長域では、光吸収層の材料
としてInGaAsを用いた、所謂InP/InGaAs系のヘテロ構造
アバランシェフォトダイオード（以下APDと記す）やpin
フォトダイオード（pin−PDと記す）が注目を集めてい
る。このInP/InGaAs系pin−PDの従来例の断面構造模式
図を第４図に示す。このpin−PDは、n+−InP基板14上に
ｎ−InPバッファ層15を介して、n-−InGaAs光吸収層1
6、ｎ−InPキャップ層17を連続成長して形成した積層構
造に、受光部p+領域18をZnの選択熱拡散により形成して
いる。ここでpn接合位置がInPキャップ層中に止まって
いると、光吸収層16中で光励起された正孔が空乏層中を
p+領域に向ってドリフトする際に、価電子帯のバンド不
連続によって界面にトラップされ、応答特性の劣化を招
いてしまう。また逆に不純物拡散を深く入れすぎてInGa
AS光吸収層16がほとんどp+化すると、光励起された電子
が空乏層端まで拡散してからでないとドリフトしない
為、やはり応答劣化や量子効率低下の原因となる。従っ
て光吸収層中で尚且つキャップ層17との界面近傍にpn接
合を形成する事が肝要である。また第４図に示した様な
プレーナ構造の場合、空乏層が露出するのは、表面のワ
イドバンドギャップなキャップ層中のみであり、SiNX膜
等の表面保護膜を施す事により、メサ構造に比べ暗電流
特性並びに信頼性に優れている。
ところで長波長光通信の波長として従来はファイバー
の特性から分散が極小となる1.3μｍ近傍が先行してい
た。ところが単一軸モード発振半導体レーザーの開発の
進展等により、現在は1.55μｍシステムが注目されてお
り、既存のファイバーを用いて1.3μｍ帯の光通信を同
時に伝送するシステムの検討も進んでいる。
の特性から分散が極小となる1.3μｍ近傍が先行してい
た。ところが単一軸モード発振半導体レーザーの開発の
進展等により、現在は1.55μｍシステムが注目されてお
り、既存のファイバーを用いて1.3μｍ帯の光通信を同
時に伝送するシステムの検討も進んでいる。
ところでこの様に同一のファイバーで1.3μｍ帯及び
1.55μｍの光信号を同時に伝送するシステムに於いて、
第４図に示した従来の半導体受光素子では個々の波長を
識別して検出することができないので、分波器等で分波
した後各々の波長の光信号に対して別々の半導体受光素
子を用いなければならなかった。このため、光通システ
ムは複雑になり、高価で信頼性の乏しいものとなる。
1.55μｍの光信号を同時に伝送するシステムに於いて、
第４図に示した従来の半導体受光素子では個々の波長を
識別して検出することができないので、分波器等で分波
した後各々の波長の光信号に対して別々の半導体受光素
子を用いなければならなかった。このため、光通システ
ムは複雑になり、高価で信頼性の乏しいものとなる。
本発明は上記の点に鑑み、波長弁別機能を備えた半導
体受光素子を得る簡単な方法を提供し、システムの簡略
化、高信頼化に寄与することを目的としている。
体受光素子を得る簡単な方法を提供し、システムの簡略
化、高信頼化に寄与することを目的としている。
前述の従来技術の問題点を解決する為に本発明が提供
する半導体受光素子の製造方法は、バンドギャップE1な
る半絶縁性半導体基板の特定領域に、第１の導電型を呈
させる不純物を導入する工程と、ひき続き前記基板上に
エピタキシャル成長法により基板側より順次第２の導電
型のバンドギャップE2（E1＞E2）なる低濃度半導体層、
第２の導電型のバンドギャップE1なる高濃度半導体層、
第２の導電型のバンドギャップE3（E1＞E3＜E2）なる高
濃度半導体層、第２の導電型のバンドギャップE1なる高
濃度半導体層、第２の導電型のバンドギャップE3なる低
濃度半導体層、第２の導電型のバンドギャップE1なる半
導体層を各々連続成長する工程と、基板の反対側から特
定領域に第１の導電型を呈させる不純物を導入する工程
とを有している事を特徴とする。
する半導体受光素子の製造方法は、バンドギャップE1な
る半絶縁性半導体基板の特定領域に、第１の導電型を呈
させる不純物を導入する工程と、ひき続き前記基板上に
エピタキシャル成長法により基板側より順次第２の導電
型のバンドギャップE2（E1＞E2）なる低濃度半導体層、
第２の導電型のバンドギャップE1なる高濃度半導体層、
第２の導電型のバンドギャップE3（E1＞E3＜E2）なる高
濃度半導体層、第２の導電型のバンドギャップE1なる高
濃度半導体層、第２の導電型のバンドギャップE3なる低
濃度半導体層、第２の導電型のバンドギャップE1なる半
導体層を各々連続成長する工程と、基板の反対側から特
定領域に第１の導電型を呈させる不純物を導入する工程
とを有している事を特徴とする。
本発明では吸収端波長の異なる吸収層を持つ２つの受
光素子を積層した二波長弁別受光素子を簡単に作ること
ができ、この二波長弁別受光素子に吸収端波長の短い方
の受光素子側より信号光を入射する事により、２つの波
長の光信号に対して独立に電気信号が出力できる。ま
た、エピタキシャル成長時に、基板に導入した不純物導
入領域のアニール、再拡散等の処理が同時に行なわれる
ので、特別に不純物導入領域の処理工程を設ける必要が
なく、製造工程が簡略でき、簡単に受光素子を作ること
ができる。
光素子を積層した二波長弁別受光素子を簡単に作ること
ができ、この二波長弁別受光素子に吸収端波長の短い方
の受光素子側より信号光を入射する事により、２つの波
長の光信号に対して独立に電気信号が出力できる。ま
た、エピタキシャル成長時に、基板に導入した不純物導
入領域のアニール、再拡散等の処理が同時に行なわれる
ので、特別に不純物導入領域の処理工程を設ける必要が
なく、製造工程が簡略でき、簡単に受光素子を作ること
ができる。
〔実施例１〕 以下、本発明について図面を参照して詳細に説明す
る。第１図は本発明の一実施例である半導体受光素子の
製造方法を説明する為の各工程に於ける断面構造模式図
である。
る。第１図は本発明の一実施例である半導体受光素子の
製造方法を説明する為の各工程に於ける断面構造模式図
である。
本発明によればまず第１図（ａ）に示す様に、半絶縁
性InP基板１の特定領域２に選択的にBe+のイオン注入を
施し、Be+注入領域２を形成する。この際注入される特
定領域は、第２図でp+領域３と表わされている領域の様
に、円状の受光領域、ライン状の引き出し領域及び四角
形のボンディングパッド領域から成る形状とする。続い
てハイドライド気相成長法により基板温度680℃で、n-
−InGaAs4、n+−InP5、n+−InGaAsP6、n+−InP7、n-−I
nGaAsP8、ｎ−InP9を連続成長する。この結晶成長時
に、注入されていたBe+イオンの活性化アニールが同時
に行なわれ、またこの際Be+イオンの外部拡散が生ずる
為、pn接合はn-−InGaAs光吸収層４中に0.3μｍ程度入
った位置に形成される（第１図（ｂ））。次に同図
（ｃ）に示す様に、表面側（基板と反対側）より円状の
受光領域並びに隣接するボンディングパッド領域から成
る形状の特定領域10に選択的に拡散温度520℃でZnの熱
拡散を施してp+領域10を形成して第２のpn接合を形成す
る。この際、前述した理由によりpn接合位置がInGaAsP8
中で且つInP9/InGaAsP8界面近傍（0.1〜0.3μｍ）に位
置する様に拡散時間の設定をする。この熱拡散の温度は
結晶成長時の基板温度（即ちBe+の活性化アニール温
度）に比べて十分に低く、熱拡散の間にInGaAs4中に形
成された第１のpn接合が動く懸念は無い。その後選択的
エッチングを施す事により、第２図に示す様にn+−InP
層７及び半絶縁性InP基板１の特定領域部の表面を各々
露出させる。続いて半絶縁性InP基板中のp+領域３及びI
nPキャップ層中のp+領域10のうちのボンディングパッド
領域に各々ｐ側電極12,11を形成し、また露出されたn+
−InP層７の表面に一部分にｎ側電極13を形成する。こ
うして製造されたpin−PDは、電極11−13間並びに電極1
2−13間に逆バイアスを印加する事で各々独立の２つの
素子として機能する。1.3μｍ帯及び1.55μｍ帯の合波
された光通信を表面側から入射するとInGaAsP8を光吸収
層とする上側のpin−PDにとっては、1.55μｍの光は透
明であり、1.3μｍの光のみが電気信号に変換される。
ここでn-−InGaAsP光吸収層８の厚さを３〜４μｍとす
ると13μｍの光はInGaAsP8中でほとんど完全に吸収され
透過成分は無視できるが、応答特性の高速化を得る為に
光吸収層８の薄膜化（即ちキャリア走行時間の短絡）を
図ると、透過成分が大きくなって来る。この1.3μｍの
透過光が下側のpin−PDの光吸収層であるn-−InGaAs4に
入射すると波長弁別が不完全となり雑音となる。そこで
この1.3μｍ透過光を吸収し、n-−InGaAs層４に到達さ
せない様に設けたのがn+−InGaAsP層６である。この層
も1.55μｍ光に対しては透明であり、1.3μｍの透過光
成分のみを吸収するが、ワイドバンドギャップなn+−In
P層5,7にはさまれているため、光励起されたキャリア対
はn+−InGaAsP層６に閉じ込められたまま再結合に至
る。従って拡散過程を経て上，下のpin−PDの空乏層ま
で達し、応答特性を劣化させる事は無い。
性InP基板１の特定領域２に選択的にBe+のイオン注入を
施し、Be+注入領域２を形成する。この際注入される特
定領域は、第２図でp+領域３と表わされている領域の様
に、円状の受光領域、ライン状の引き出し領域及び四角
形のボンディングパッド領域から成る形状とする。続い
てハイドライド気相成長法により基板温度680℃で、n-
−InGaAs4、n+−InP5、n+−InGaAsP6、n+−InP7、n-−I
nGaAsP8、ｎ−InP9を連続成長する。この結晶成長時
に、注入されていたBe+イオンの活性化アニールが同時
に行なわれ、またこの際Be+イオンの外部拡散が生ずる
為、pn接合はn-−InGaAs光吸収層４中に0.3μｍ程度入
った位置に形成される（第１図（ｂ））。次に同図
（ｃ）に示す様に、表面側（基板と反対側）より円状の
受光領域並びに隣接するボンディングパッド領域から成
る形状の特定領域10に選択的に拡散温度520℃でZnの熱
拡散を施してp+領域10を形成して第２のpn接合を形成す
る。この際、前述した理由によりpn接合位置がInGaAsP8
中で且つInP9/InGaAsP8界面近傍（0.1〜0.3μｍ）に位
置する様に拡散時間の設定をする。この熱拡散の温度は
結晶成長時の基板温度（即ちBe+の活性化アニール温
度）に比べて十分に低く、熱拡散の間にInGaAs4中に形
成された第１のpn接合が動く懸念は無い。その後選択的
エッチングを施す事により、第２図に示す様にn+−InP
層７及び半絶縁性InP基板１の特定領域部の表面を各々
露出させる。続いて半絶縁性InP基板中のp+領域３及びI
nPキャップ層中のp+領域10のうちのボンディングパッド
領域に各々ｐ側電極12,11を形成し、また露出されたn+
−InP層７の表面に一部分にｎ側電極13を形成する。こ
うして製造されたpin−PDは、電極11−13間並びに電極1
2−13間に逆バイアスを印加する事で各々独立の２つの
素子として機能する。1.3μｍ帯及び1.55μｍ帯の合波
された光通信を表面側から入射するとInGaAsP8を光吸収
層とする上側のpin−PDにとっては、1.55μｍの光は透
明であり、1.3μｍの光のみが電気信号に変換される。
ここでn-−InGaAsP光吸収層８の厚さを３〜４μｍとす
ると13μｍの光はInGaAsP8中でほとんど完全に吸収され
透過成分は無視できるが、応答特性の高速化を得る為に
光吸収層８の薄膜化（即ちキャリア走行時間の短絡）を
図ると、透過成分が大きくなって来る。この1.3μｍの
透過光が下側のpin−PDの光吸収層であるn-−InGaAs4に
入射すると波長弁別が不完全となり雑音となる。そこで
この1.3μｍ透過光を吸収し、n-−InGaAs層４に到達さ
せない様に設けたのがn+−InGaAsP層６である。この層
も1.55μｍ光に対しては透明であり、1.3μｍの透過光
成分のみを吸収するが、ワイドバンドギャップなn+−In
P層5,7にはさまれているため、光励起されたキャリア対
はn+−InGaAsP層６に閉じ込められたまま再結合に至
る。従って拡散過程を経て上，下のpin−PDの空乏層ま
で達し、応答特性を劣化させる事は無い。
また本実施例によって得られる受光素子では、上側の
pin−PDは通常のプレーナ構造であり、また下側のpin−
PDはナローバンドギャップな光吸収層４中の空乏層が表
面に露出されるのは、第２図に示した様にライン状引き
出し領域の断面部のみで非常に狭面積であるので、メサ
構造に比べて、暗電流特性及び信頼性に優れる。
pin−PDは通常のプレーナ構造であり、また下側のpin−
PDはナローバンドギャップな光吸収層４中の空乏層が表
面に露出されるのは、第２図に示した様にライン状引き
出し領域の断面部のみで非常に狭面積であるので、メサ
構造に比べて、暗電流特性及び信頼性に優れる。
〔実施例２〕 第１の実施例では２つのpn接合を各々光吸収層中に形
成し、２つのpin−PDを積層した素子を構造した。ここ
で各々のpn接合の位置をワイドバンドギャップなInP中
に形成すれば、２つのヘテロ構造APDを積層した半導体
受光素子を製造する事もできる。即ち第２の実施例で
は、第３図（ａ）に示す様に下側のAPDを作製する為に
は高エネルギーのBe+のイオン注入領域２の形成に引き
続いて、円状の受光領域に低エネルギーのSi+のイオン
注入を施してSi+注入領域21を形成後、第１の実施例と
同様にハイドライド気相成長を行なう。こうして第３図
（ｂ）に示す様にInP基板１中に受光部pn接合を得る。
また上側APDのpn接合形成時には拡散時間の制御により
第３図（ｃ）の様にInPキャップ層９中のpn接合を形成
する。この様にナローバンドギャップなInGaAsやInGaAs
Pを光吸収層に用い、ワイドバンドギャップなInPを増倍
層として用いるヘテロ構造APDの積層素子が得られる。
成し、２つのpin−PDを積層した素子を構造した。ここ
で各々のpn接合の位置をワイドバンドギャップなInP中
に形成すれば、２つのヘテロ構造APDを積層した半導体
受光素子を製造する事もできる。即ち第２の実施例で
は、第３図（ａ）に示す様に下側のAPDを作製する為に
は高エネルギーのBe+のイオン注入領域２の形成に引き
続いて、円状の受光領域に低エネルギーのSi+のイオン
注入を施してSi+注入領域21を形成後、第１の実施例と
同様にハイドライド気相成長を行なう。こうして第３図
（ｂ）に示す様にInP基板１中に受光部pn接合を得る。
また上側APDのpn接合形成時には拡散時間の制御により
第３図（ｃ）の様にInPキャップ層９中のpn接合を形成
する。この様にナローバンドギャップなInGaAsやInGaAs
Pを光吸収層に用い、ワイドバンドギャップなInPを増倍
層として用いるヘテロ構造APDの積層素子が得られる。
この様なPADの積層素子においても第１の実施例であ
るpin−PDの積層素子と同様に、1.3μｍ光が下側のAPD
まで透過してクロストークを生じさせる事無しに、２波
長弁別検出が可能となる。
るpin−PDの積層素子と同様に、1.3μｍ光が下側のAPD
まで透過してクロストークを生じさせる事無しに、２波
長弁別検出が可能となる。
以上説明した様に、本発明によれば特性，信頼性に優
れた２波長弁別検出半導体受光素子が簡単に得られる。
れた２波長弁別検出半導体受光素子が簡単に得られる。
第１図は本発明の一実施例を説明するための各製造工程
に於ける断面構造模式図、第２図は本発明の一実施例に
よって得られる半導体受光素子の模式的な部分断面斜視
図、第３図は本発明の別の実施例を説明する為の各製造
工程に於ける断面構造模式図、第４図は従来例の半導体
受光素子の断面構造模式図である。 図に於いて、１……半絶縁性InP基板、２……Be+注入領
域、3,10,18……p+領域、4,16……n-−InGaAs、5,7……
n+−InGaAsP、８……n-−InGaAsP、9,15,17……ｎ−In
P、11,12,19……ｐ側電極、13,20……ｎ側電極、14……
n+−InP基板を各々示す。
に於ける断面構造模式図、第２図は本発明の一実施例に
よって得られる半導体受光素子の模式的な部分断面斜視
図、第３図は本発明の別の実施例を説明する為の各製造
工程に於ける断面構造模式図、第４図は従来例の半導体
受光素子の断面構造模式図である。 図に於いて、１……半絶縁性InP基板、２……Be+注入領
域、3,10,18……p+領域、4,16……n-−InGaAs、5,7……
n+−InGaAsP、８……n-−InGaAsP、9,15,17……ｎ−In
P、11,12,19……ｐ側電極、13,20……ｎ側電極、14……
n+−InP基板を各々示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 - 31/119 H01L 31/04 - 31/078
Claims (1)
- 【請求項１】バンドギャップE1なる半絶縁性半導体基板
の特定領域に、第１の導電型を呈させる不純物を導入す
る工程と、ひき続き前記基板上にエピタキシャル成長法
により基板側より順次第２の導電型のバンドギャップE2
（E1＞E2）なる低濃度半導体層、第２の導電型のバンド
ギャップE1なる高濃度半導体層、第２の導電型のバンド
ギャップE3（E1＞E3＜E2）なる高濃度半導体層、第２の
導電型のバンドギャップE1なる高濃度半導体層、第２の
導電型のバンドギャップE3なる低濃度半導体層、第２の
導電型のバンドギャップE1なる半導体層を各々連続成長
する工程と、基板の反対側から特定領域に第１の導電型
を呈させる不純物を導入する工程とを有している事を特
徴とする半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110224A JP2767877B2 (ja) | 1989-04-27 | 1989-04-27 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110224A JP2767877B2 (ja) | 1989-04-27 | 1989-04-27 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288270A JPH02288270A (ja) | 1990-11-28 |
| JP2767877B2 true JP2767877B2 (ja) | 1998-06-18 |
Family
ID=14530234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1110224A Expired - Fee Related JP2767877B2 (ja) | 1989-04-27 | 1989-04-27 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767877B2 (ja) |
-
1989
- 1989-04-27 JP JP1110224A patent/JP2767877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02288270A (ja) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4755854B2 (ja) | 半導体受光装置及びその製造方法 | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US8269303B2 (en) | SiGe photodiode | |
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| JP5045436B2 (ja) | アバランシェフォトダイオード | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| WO2016190346A1 (ja) | 受光素子および光集積回路 | |
| JP3734939B2 (ja) | 受光素子及び受光素子モジュ−ル | |
| JPS5854685A (ja) | アバランシ・ホトダイオ−ド及びその製造方法 | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US4544938A (en) | Wavelength-selective photodetector | |
| JPH06268196A (ja) | 光集積装置 | |
| JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
| KR101066604B1 (ko) | 아발란치 포토 다이오드의 제조 방법 | |
| JPH04263475A (ja) | 半導体受光素子及びその製造方法 | |
| JPS6269687A (ja) | 半導体受光素子 | |
| JPH02119273A (ja) | 半導体受光素子 | |
| JPS60198786A (ja) | 半導体受光素子 | |
| JPS59149070A (ja) | 光検出器 | |
| JP2005086028A (ja) | 半導体受光装置 | |
| JPH04263474A (ja) | 半導体受光素子の製造方法 | |
| JPS62169376A (ja) | フオトダイオ−ド | |
| JPH03276769A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |