JPS63120454A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63120454A JPS63120454A JP26820586A JP26820586A JPS63120454A JP S63120454 A JPS63120454 A JP S63120454A JP 26820586 A JP26820586 A JP 26820586A JP 26820586 A JP26820586 A JP 26820586A JP S63120454 A JPS63120454 A JP S63120454A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal foils
- insulative film
- lead terminals
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000011888 foil Substances 0.000 claims abstract description 11
- 238000001721 transfer moulding Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 3
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通常、スモールアウトラインパッケージと称さ
れる半導体装置の外部リード端子に関するものである。
れる半導体装置の外部リード端子に関するものである。
従来の半導体装置について第3図を基に説明する。
リードフレーム6の素子塔載部に半導体素子1を塔載し
、半導体素子の電極とリードフレームの内部リード端子
とを金属細線4で結線し、樹脂封入した後、リードフレ
ームの外部リードを切断整形して完成となる。
、半導体素子の電極とリードフレームの内部リード端子
とを金属細線4で結線し、樹脂封入した後、リードフレ
ームの外部リードを切断整形して完成となる。
上述した従来の半導体装置では、リード端子として金属
板を使っている。これをエツチングあるいはプレス抜き
によシバターン形成を行ない、樹脂封入後の切断整形工
程でリード加工を行なって完成となる。このため、以下
の様な欠点があった。
板を使っている。これをエツチングあるいはプレス抜き
によシバターン形成を行ない、樹脂封入後の切断整形工
程でリード加工を行なって完成となる。このため、以下
の様な欠点があった。
■整形後の外部リード端子が変形しやすく、リード端子
が不揃いとなシ実装時にオープン不良となシやすい。■
リード端子のパターン形成がエツチングあるいはプレス
抜きでなされ、加工最小巾は金属板の板厚で制限される
ため、高密度のパターン形成ができない。従って、多ビ
ンパッケージへの対応が難しい。
が不揃いとなシ実装時にオープン不良となシやすい。■
リード端子のパターン形成がエツチングあるいはプレス
抜きでなされ、加工最小巾は金属板の板厚で制限される
ため、高密度のパターン形成ができない。従って、多ビ
ンパッケージへの対応が難しい。
本発明では上述の欠点を解決する為、リード端子を絶縁
性フィルム上にパターン形成された金属箔とした。
性フィルム上にパターン形成された金属箔とした。
次に本発明について図面を参照して説明する。
第1図は本発明の実施例1の断面図<a>と上面図Cb
)でちる。パターン形成された金属箔2の着いた絶縁性
フィルム3の素子塔載部に半導体素子1を塔載し、半導
体素子の電極と内部リードとなる金属箔とを金属細線4
で結線した後、トランスファーモールドによシ樹脂封入
した後、絶縁性フィルムを個々に切断して完成となる。
)でちる。パターン形成された金属箔2の着いた絶縁性
フィルム3の素子塔載部に半導体素子1を塔載し、半導
体素子の電極と内部リードとなる金属箔とを金属細線4
で結線した後、トランスファーモールドによシ樹脂封入
した後、絶縁性フィルムを個々に切断して完成となる。
第2図は本発明の実施例2の断面図である。この実施例
では絶縁性フィルムの両面に金属箔を付けてパターン形
成を行なった点が異なる。
では絶縁性フィルムの両面に金属箔を付けてパターン形
成を行なった点が異なる。
このように構成することによって■外部リード端子が不
揃いとなって実装不良となることが低減できる。■金属
箔でパターンが形成されている為、加工最小巾が小さく
高密度のパターン形成が容易であシ、多ビンに対応でき
る。■外部リード端子がフィルムであることから第4図
の様に実装形態を容易に変更することができる。
揃いとなって実装不良となることが低減できる。■金属
箔でパターンが形成されている為、加工最小巾が小さく
高密度のパターン形成が容易であシ、多ビンに対応でき
る。■外部リード端子がフィルムであることから第4図
の様に実装形態を容易に変更することができる。
第1図は本発明の実施例1の半導体装置の断面図(a)
と上面図0)λ第2図は本発明の実施例2の半導体装置
の断面図、第3図は従来の半導体装置の断面図<a>と
上面図(b)第4図は本発明の半導体装置を基板に実装
した時の断面図である。 1・・・・・・半導体素子、2・・・・・・金属箔%
3・・・・・・絶縁性フィルム、4・・・・・・金属細
線、5・・・・・・封入樹脂、6・・・・・・リードフ
レーム、7・・・・・・実装基板、8・・・・・・導電
パターン。 (b) 井 1 回 $2 図 c!2−) 華4rf!J
と上面図0)λ第2図は本発明の実施例2の半導体装置
の断面図、第3図は従来の半導体装置の断面図<a>と
上面図(b)第4図は本発明の半導体装置を基板に実装
した時の断面図である。 1・・・・・・半導体素子、2・・・・・・金属箔%
3・・・・・・絶縁性フィルム、4・・・・・・金属細
線、5・・・・・・封入樹脂、6・・・・・・リードフ
レーム、7・・・・・・実装基板、8・・・・・・導電
パターン。 (b) 井 1 回 $2 図 c!2−) 華4rf!J
Claims (1)
- 半導体素子をトランスファーモールドにて樹脂封止して
なる半導体装置においてその外部リード端子を絶縁性フ
ィルム上にパターン形成された金属箔としたを特徴とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26820586A JPS63120454A (ja) | 1986-11-10 | 1986-11-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26820586A JPS63120454A (ja) | 1986-11-10 | 1986-11-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63120454A true JPS63120454A (ja) | 1988-05-24 |
Family
ID=17455378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26820586A Pending JPS63120454A (ja) | 1986-11-10 | 1986-11-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63120454A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121457A (ja) * | 1988-10-31 | 1990-05-09 | Nippon Telegr & Teleph Corp <Ntt> | ファクシミリのリモート受信制御装置 |
US5087962A (en) * | 1991-02-25 | 1992-02-11 | Motorola Inc. | Insulated lead frame using plasma sprayed dielectric |
JPH06120411A (ja) * | 1992-10-07 | 1994-04-28 | Nec Corp | 実装型パッケージ |
-
1986
- 1986-11-10 JP JP26820586A patent/JPS63120454A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121457A (ja) * | 1988-10-31 | 1990-05-09 | Nippon Telegr & Teleph Corp <Ntt> | ファクシミリのリモート受信制御装置 |
US5087962A (en) * | 1991-02-25 | 1992-02-11 | Motorola Inc. | Insulated lead frame using plasma sprayed dielectric |
JPH06120411A (ja) * | 1992-10-07 | 1994-04-28 | Nec Corp | 実装型パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2936769B2 (ja) | 半導体装置用リードフレーム | |
JP2732767B2 (ja) | 樹脂封止型半導体装置 | |
JPS63120454A (ja) | 半導体装置 | |
US6624007B2 (en) | Method of making leadframe by mechanical processing | |
JPH01161724A (ja) | 表面実装用半導体装置の製造方法 | |
JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
JPH01216563A (ja) | リードフレームの製造方法 | |
JPH0458695B2 (ja) | ||
JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
JPH04333267A (ja) | 表面実装半導体装置の製造方法 | |
JPH0547985A (ja) | 半導体装置の製造方法 | |
JPH03263362A (ja) | 半導体装置の製造方法 | |
JPH04340237A (ja) | 樹脂封止形半導体装置の製造方法 | |
JPH0685113A (ja) | 半導体装置およびその製造方法 | |
JPH03120854A (ja) | 樹脂封止型半導体装置 | |
JPS63128739A (ja) | リ−ドフレ−ムの製造方法 | |
JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 | |
JPH02303056A (ja) | 半導体集積回路の製造方法 | |
JPS6151953A (ja) | 半導体装置 | |
JP2004039709A (ja) | リードフレームおよびその製造方法 | |
JPH04146659A (ja) | 半導体装置およびその製造方法 | |
JPH02205061A (ja) | リードフレーム | |
JPS60170242A (ja) | 半導体装置連結体 | |
JPH04340731A (ja) | 半導体装置の製造方法 |