JP2004039709A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法 Download PDFInfo
- Publication number
- JP2004039709A JP2004039709A JP2002191699A JP2002191699A JP2004039709A JP 2004039709 A JP2004039709 A JP 2004039709A JP 2002191699 A JP2002191699 A JP 2002191699A JP 2002191699 A JP2002191699 A JP 2002191699A JP 2004039709 A JP2004039709 A JP 2004039709A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die island
- lead
- inner lead
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体素子を実装するダイアイランドのサイズを拡大しかつインナーリードとの間に所定の段差を設けた構造のリードフレームの薄型化を図ったリードフレームの提供、及び本構造を有するリードフレームの製造が容易にできるリードフレームの製造方法を提供する。
【解決手段】ダイアイランドと、該ダイアイランドに対向して配置されるインナーリードとを有し、少なくとも前記ダイアイランドの一辺と前記インナーリードの各対向辺とが平面パターン視状態で略一致し、かつ前記ダイアイランドの底面と前記インナーリードの底面との間に所定の段差を有するリードフレームにおいて、少なくとも前記ダイアイランドないしインナーリード各対辺のいずれかに、該対向辺間の間隔を拡大する面取り部を配置した。
【選択図】 図1
【解決手段】ダイアイランドと、該ダイアイランドに対向して配置されるインナーリードとを有し、少なくとも前記ダイアイランドの一辺と前記インナーリードの各対向辺とが平面パターン視状態で略一致し、かつ前記ダイアイランドの底面と前記インナーリードの底面との間に所定の段差を有するリードフレームにおいて、少なくとも前記ダイアイランドないしインナーリード各対辺のいずれかに、該対向辺間の間隔を拡大する面取り部を配置した。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体デバイスの組立に使用するリードフレーム構造とその製造方法に関するもので、特に薄型でかつ搭載半導体デバイス寸法を拡大可能な半導体パッケージ用に最適なリードフレーム及びその製造方法に関するものである。
【0002】
【従来の技術】
リードフレームは、半導体パッケージ構成部品として、QFN・SON等のいわゆる外部リードレス型や、QFP・SOP等のガルウイング型の表面実装型樹脂封止型半導体パッケージに用いられており、小型・薄型の半導体パッケージを構成するのには欠かせない構成部品となっている。
これらのリードフレームでは、半導体パッケージに半導体チップを搭載する際に、より大型の半導体チップを搭載するためや、半導体パッケージの熱放散性を高めて熱抵抗を低減すために、ダイアイランドサイズの拡大のための工夫が行われてきた。
例えば、特開昭60−261162号、特開平3−160749号では、ダイアイランドの辺とインナーリードの対向辺が平面パターン視状態でほぼ一致し、かつダイアイランド面とインナーリードがなす面とに所定の間隔をもたせた半導体装置及びリードフレームとその製造方法が開示されている。この半導体パッケージの外辺から内部に配置されるインナーリードの平面寸法を差し引いた寸法までダイアイランド寸法を大きくすることが可能である。
最近の半導体チップ搭載技術では、ダイアイランド寸法とほぼ同一サイズの半導体チップを搭載することが可能であり、またインナーリードとの配置状況によっては、ダイアイランドサイズ以上の半導体チップを搭載することも可能であるが、基本となるダイアイランドサイズが大きければより大きな半導体チップを搭載することが可能である。
【0003】
図3に従来技術の構造のリードフレームの断面図を示す。1はダイアイランド、2はインナーリード、4はリードフレーム厚さ、51はダイアイランド1の上面とインナーリード2の底面間の上下方向の絶縁距離にリードフレーム厚さ4を加えた段差、9はリードフレームの全体厚さを示す。
ダイアイランド1と、インナーリード2の先端部との平面的間隔を実質的にほぼゼロにしているが、ダイアイランド1の底面とインナーリード2の底面とに設ける段差51は、リードフレーム厚さ4以上にする必要がある。
【0004】
【発明が解決しようとする課題】
従来例のリードフレームでは、リードフレーム全体厚さは、(リードフレーム厚さ4)+(ダイアイランド1の底面とインナーリード2の底面との段差51)となり、段差51は、リードフレーム厚さ4より大きくする必要がある。薄型半導体パッケージの場合、ダイアイランド1とインナーリード2との上下方向間隔を0.1mm程度取る必要があり、リードフレーム4の板厚を0.15mmとすると、段差51を0.25mm程度とする必要があり、リードフレーム全体の厚さ9は、0.4mm程度となり、その分パッケージの厚さを薄くできないという問題があった。
【0005】
また、リードフレームのダイアイランド1とインナーリード2との対向辺を剪断により分離する加工において、リードフレームの板厚が大きいと剪断時に切断部分のインナーリード2の変形が発生し易く、半導体素子の実装工程で半導体素子パッドとインナーリードを接続する金線のボンデイング性の低下や変形等の不具合が生じ易いという問題があった。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明のリードフレームは、ダイアイランドと、該ダイアイランドに対向して配置されるインナーリードとを有し、少なくとも前記ダイアイランドの1辺と前記インナーリードの各対向辺とが平面パターン視状態で略一致し、かつ前記ダイアイランド面と前記インナーリードのなす面との間に所定の間隔を有するリードフレームにおいて、該対向辺間の間隔を拡大する面取り部を配置したことを特徴とするものである。
従来例と比較しダイアイランドとインナーリード対向辺の実質的間隔を大きくすることが可能となり、ダイアイランド面とインナーリードの樹脂封止後の絶縁耐圧を大きくすることが可能となる。またダイアイランド面とインナーリードのなす面との段差を、従来技術と比較して小さくすることができ、リードフレーム全体の厚さを小さくしてより薄型の半導体パッケージを形成することが可能となる。
【0007】
また、本発明のリードフレームは、前記面取り部を、前記ダイアイランドと前記インナーリードの各対向辺の同一面側にほぼ対称形状に配置したことを特徴とするものである。
従来例と比較し、剪断部のリードフレーム板厚を減少させることができるので、剪断時にリードに加わる力が少なくて済み、インナーリードの変形を減少させることが可能である。
【0008】
また、本発明のリードフレームは、前記ダイアイランドの底面と前記インナーリードの底面との前記段差が、(リードフレーム板厚)>(段差)>(リードフレーム板厚−前記面取り部の面取り寸法)であることを特徴とするものである。
従来例と比較し、ダイアイランドとインナーリード対向辺間の間隙を確保しながら、リードフレーム全体の厚さを減少させることができる。
【0009】
また、本発明のリードフレームの製造方法は、ダイアイランドと該ダイアイランドに対向して配置されるインナーリードを形成する第1の工程と、前記ダイアイランドと前記インナーリードとの切断位置に溝部を形成する第2の工程と、該溝部のほぼ中心部あるいは所定の位置を剪断により分離するとともに、前記ダイアイランドの底面と前記インナーリードの底面に所定の段差を形成する第3の工程を有することを特徴とするものである。
溝部を設けることにより、剪断による分離がより少ない力で可能であり、また溝部の斜面が面取り部を同時に構成することにより、工程数を削減できる。
【0010】
また、本発明のリードフレームの製造方法は、前記第1の工程と、前記溝部を形成する第2の工程と、前記第3の工程をそれぞれ分離して行うことを特徴とするものである。更に前記第1の工程がプレス加工またはエッチング加工であり、前記第2の工程がエッチング加工であることを特徴とするものである。
本発明によれば、リードフレームのパターン形成を行う第1の工程をプレス加工で量産性良く加工を行い、分離溝を形成する第2の工程をハーフエッチング加工でストレスフリーで行い、第3の剪断、段差形成工程をプレス加工で行う様にして、各工程を分離することにより、量産性を高めながら、プレス加工で変形し易い上記第2工程の分離溝の形成や深さの制御をストレスフリーで精度良く行うことができる。
【0011】
【発明の実施の形態】
図1は、本発明の実施例で、リードフレームの断面を示しており、平面パターン図は省略してある。図1(a)及び(b)は、リードフレームに溝部3aを設けた状態を示し、図1(c)及び(d)は、溝部3aのほぼ中央部分を切断して段差5を設けた状態を示す。1はダイアイランド、2はインナーリード、3aは溝部、3bは溝部3aの切断後の面取り部、4はリードフレーム厚さ、5はダイアイランドとインナーリード間の段差、9はリードフレーム全体の厚さを示す。
図1(a)と図1(c)が、図1(b)と図1(d)がそれぞれ段差5を設けた後の形状に対応する。溝部3aを設けた側か或いは溝部3aとは反対側にダイアイランド1を押し下げるか、インナーリード2を持ち上げるかして、段差5を設けるようにしている。
【0012】
本発明のリードフレームは、ダイアイランド1と、ダイアイランド1に対向して配置されるインナーリード2とを有し、少なくともダイアイランド1の一辺とインナーリードの各対向辺とが平面視パターン状態で略一致し、かつダイアイランド2の底面とインナーリード2の底面との間に所定の段差5を設け、更にダイアイランド1の角部とインナーリード2の角部との間隔を各々拡大する面取り部3bを設けた構造としている。面取り部3bは、溝部3aがそのまま活用された状態の形状となっている。
【0013】
段差5は、リードフレームの厚さ4から、面取り部3bの面取り寸法(溝部3aの深さ)を差し引いた分以上あれば、必要な絶縁を得ることが可能である。
具体例を上げると、リードフレームの厚さ4を0.15mmとした場合に、面取り量(溝部3aの深さ)を0.075mm、必要な段差5は、ダイアイランド1の押し下げ量ないし押し上げ量を0.05mm Min.とすれば必要な絶縁を得ることができる。リードフレーム厚さ4の0.15mmから0.05mmを差し引いた0.1mmMin.と設定することができる。リードフレーム全体厚さを0.25mmMin.とすることができ、面取り部3bを取らない上記従来例のリードフレームの全体厚さ9の0.4mmと比較して、0.10mm、リードフレームの全体厚さ9を減らすことができる。
【0014】
このように従来技術では、面取り部3bが形成されていないため、ダイアイランド1とインナーリード2間の段差5をリードフレーム厚さ4の2倍よりも大きく取る必要があったが、本発明のリードフレームでは、段差5がリードフレーム厚さの2倍以下の小さい状態でも各角部と各面取り部の間隔を確保することができる。このためリードフレーム全体の厚さを低減できるため、半導体装置の厚さを減らすことが可能となる。
【0015】
図2は、本発明のリードフレームを用いて半導体素子7を実装した状態を示すものである。6は封止用樹脂、7は半導体素子、8は半導体素子をダイアイランド1に接着するための導電性ペーストである。
図2(a)は、図1(d)のリードフレームを図とは表裏を逆にしてダイアイランド2に半導体素子7を実装し、封止用樹脂6で樹脂封止した状態を示す。ダイアイランド1に実装した半導体素子7のサイズを従来例と同様に大きくすることができるとともに、リードフレーム全体の厚さを従来例よりも薄くすることができ、薄型半導体パッケージとすることができる。
また、この構成でいわゆるリードレスタイプの半導体パッケージとすることが可能であり、封止用樹脂6の底面部から露出しているインナーリード2の底面部がハンダ付け用ランドとなる。
【0016】
図2(b)は、図1(d)のリードフレームを使用したもので、ダイアイランド2の面取り部3b側に半導体素子7を導電性ペースト8を用いて実装した状態を示す。半導体素子7の裏面接着部からはみ出した導電性ペースト8が、ダイアイランド1の面取り部3bに留まって、隣接したインナーリード2との接触によるショートの発生を防止することができる。
【0017】
図2(c)は、本発明のリードフレームを用いて半導体素子7を実装した別の実施例を示すものである。図1(c)のリードフレームを用いて、封止用樹脂6の底面側にダイアイランド1の底面を露出するようにした構造を示す。より薄型の半導体パッケージ構造が可能になる。
このように本発明のリードフレームは、種々の半導体素子実装構造に用いて薄型で、実装可能な半導体素子サイズを拡大することが可能になる。
【0018】
本発明のリードフレームは、第1の工程として、図1(a)に示すように、ダイアイランド2と対向して配置されるインナーリード2の対向辺を連結した状態で、それ以外のパターンを、金型によるプレス加工あるいは、エッチング加工により形成する。
【0019】
次に第2の工程として、ダイアイランド1とインナーリード2の対向辺を連結した部分の切り離し位置に、リードフレーム厚さ以下の溝部3aを形成する。
この第2の工程は、上記第1の工程と同時に加工してもよい。
但し、微細なリードフレームパターンを形成する場合や、板厚の厚いリードフレームに溝部3aをプレス加工で形成する場合、リードフレームの溝部3aを中心としてストレスが加わり、変形しやすくなる。このため溝部3aを形成する第2の工程は、リードフレームにストレスが加わりにくいエッチング加工とし、第1の工程をプレス加工する場合は、第1の工程と第2の工程を分離した別工程とした方がよい。
【0020】
また、溝部3aの形状は、図1(a)に示したU字型に限らず、V字型、リードフレームの上下方向から溝部3aを対置した対向配置型、これら溝部3aを複数配置し、切り離し位置を適宜選択できるようにした複数溝部配置型とすることもできる。
【0021】
次に第3の工程として、ダイアイランド1とインナーリード2の連結状態の対向辺切り離し位置に設けた上記溝部3aの所定位置を金型を用いた剪断により切断分離するとともに、ダイアイランド1の底面とインナーリード2の底面との間に所定の段差5を設ける。
【0022】
本発明のリードフレームを金型を用いてプレス加工する場合には、上記第1の工程、第2の工程、第3の工程を分離せず一貫した連続処理加工が可能であり、工程数の削減が可能となるが、第2の工程である溝部3aの加工では、リードフレームに加わるストレスの影響によるインナーリード部を中心としたリードフレームの変形を防止するために、溝部3aの加工をストレスフリーなエッチング加工で行う方が、本発明の効果をより向上させることが可能となる。
第1の工程、第2の工程は適宜、プレス加工或いはエッチング加工として選択することにより本発明の効果は、達成できる。
【0023】
上記のリードフレーム形成工程を終了した後に、リードフレームに銀やパラジウム等のメッキを被覆して、リードフレームを完成させる。リードフレーム形状形成を完了した後にメッキを施すために、リードフレーム被覆面にクラックが発生することがない。また一般的に用いられている銀等の部分メッキを施してから、リードフレームの形状加工を行ってもよい。
【0024】
【発明の効果】
本発明のリードフレームでは、段差5がリードフレーム板厚の2倍以下の小さい状態でもダイアイランド角部とインナーリード角部との間隔を確保することが可能となり、リードフレーム全体の厚さを低減することができ、半導体装置の薄型化が可能となる。
【0025】
また、本発明のリードフレームの製造方法では、ダイアイランド1とダイアイランド1に対向するインナーリード2との対向辺形成部分に溝部3aを設けることにより、剪断による分離・段差付け工程がより少ない力で可能となり、インナーリード先端部の変形を防止することができる。
また、リードフレームの形成工程を分離することにより、特にプレス加工したリードフレームを別工程のエッチング加工により、溝部をストレスフリーに形成することが可能となり、加工時のリードフレームの変形発生を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例のリードフレームの断面を示す図である。
【図2】本発明のリードフレームに半導体素子を実装した状態を示す図である。
【図3】従来技術のリードフレームの断面を示す図である。
【符号の説明】
1:ダイアイランド、2:インナーリード、3a:溝部、3b:面取り部、
4:リードフレーム厚さ、5、51:段差、6:封止用樹脂、7:半導体素子、8:導電性ペースト、9:リードフレーム全体厚さ
【発明の属する技術分野】
本発明は、半導体デバイスの組立に使用するリードフレーム構造とその製造方法に関するもので、特に薄型でかつ搭載半導体デバイス寸法を拡大可能な半導体パッケージ用に最適なリードフレーム及びその製造方法に関するものである。
【0002】
【従来の技術】
リードフレームは、半導体パッケージ構成部品として、QFN・SON等のいわゆる外部リードレス型や、QFP・SOP等のガルウイング型の表面実装型樹脂封止型半導体パッケージに用いられており、小型・薄型の半導体パッケージを構成するのには欠かせない構成部品となっている。
これらのリードフレームでは、半導体パッケージに半導体チップを搭載する際に、より大型の半導体チップを搭載するためや、半導体パッケージの熱放散性を高めて熱抵抗を低減すために、ダイアイランドサイズの拡大のための工夫が行われてきた。
例えば、特開昭60−261162号、特開平3−160749号では、ダイアイランドの辺とインナーリードの対向辺が平面パターン視状態でほぼ一致し、かつダイアイランド面とインナーリードがなす面とに所定の間隔をもたせた半導体装置及びリードフレームとその製造方法が開示されている。この半導体パッケージの外辺から内部に配置されるインナーリードの平面寸法を差し引いた寸法までダイアイランド寸法を大きくすることが可能である。
最近の半導体チップ搭載技術では、ダイアイランド寸法とほぼ同一サイズの半導体チップを搭載することが可能であり、またインナーリードとの配置状況によっては、ダイアイランドサイズ以上の半導体チップを搭載することも可能であるが、基本となるダイアイランドサイズが大きければより大きな半導体チップを搭載することが可能である。
【0003】
図3に従来技術の構造のリードフレームの断面図を示す。1はダイアイランド、2はインナーリード、4はリードフレーム厚さ、51はダイアイランド1の上面とインナーリード2の底面間の上下方向の絶縁距離にリードフレーム厚さ4を加えた段差、9はリードフレームの全体厚さを示す。
ダイアイランド1と、インナーリード2の先端部との平面的間隔を実質的にほぼゼロにしているが、ダイアイランド1の底面とインナーリード2の底面とに設ける段差51は、リードフレーム厚さ4以上にする必要がある。
【0004】
【発明が解決しようとする課題】
従来例のリードフレームでは、リードフレーム全体厚さは、(リードフレーム厚さ4)+(ダイアイランド1の底面とインナーリード2の底面との段差51)となり、段差51は、リードフレーム厚さ4より大きくする必要がある。薄型半導体パッケージの場合、ダイアイランド1とインナーリード2との上下方向間隔を0.1mm程度取る必要があり、リードフレーム4の板厚を0.15mmとすると、段差51を0.25mm程度とする必要があり、リードフレーム全体の厚さ9は、0.4mm程度となり、その分パッケージの厚さを薄くできないという問題があった。
【0005】
また、リードフレームのダイアイランド1とインナーリード2との対向辺を剪断により分離する加工において、リードフレームの板厚が大きいと剪断時に切断部分のインナーリード2の変形が発生し易く、半導体素子の実装工程で半導体素子パッドとインナーリードを接続する金線のボンデイング性の低下や変形等の不具合が生じ易いという問題があった。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明のリードフレームは、ダイアイランドと、該ダイアイランドに対向して配置されるインナーリードとを有し、少なくとも前記ダイアイランドの1辺と前記インナーリードの各対向辺とが平面パターン視状態で略一致し、かつ前記ダイアイランド面と前記インナーリードのなす面との間に所定の間隔を有するリードフレームにおいて、該対向辺間の間隔を拡大する面取り部を配置したことを特徴とするものである。
従来例と比較しダイアイランドとインナーリード対向辺の実質的間隔を大きくすることが可能となり、ダイアイランド面とインナーリードの樹脂封止後の絶縁耐圧を大きくすることが可能となる。またダイアイランド面とインナーリードのなす面との段差を、従来技術と比較して小さくすることができ、リードフレーム全体の厚さを小さくしてより薄型の半導体パッケージを形成することが可能となる。
【0007】
また、本発明のリードフレームは、前記面取り部を、前記ダイアイランドと前記インナーリードの各対向辺の同一面側にほぼ対称形状に配置したことを特徴とするものである。
従来例と比較し、剪断部のリードフレーム板厚を減少させることができるので、剪断時にリードに加わる力が少なくて済み、インナーリードの変形を減少させることが可能である。
【0008】
また、本発明のリードフレームは、前記ダイアイランドの底面と前記インナーリードの底面との前記段差が、(リードフレーム板厚)>(段差)>(リードフレーム板厚−前記面取り部の面取り寸法)であることを特徴とするものである。
従来例と比較し、ダイアイランドとインナーリード対向辺間の間隙を確保しながら、リードフレーム全体の厚さを減少させることができる。
【0009】
また、本発明のリードフレームの製造方法は、ダイアイランドと該ダイアイランドに対向して配置されるインナーリードを形成する第1の工程と、前記ダイアイランドと前記インナーリードとの切断位置に溝部を形成する第2の工程と、該溝部のほぼ中心部あるいは所定の位置を剪断により分離するとともに、前記ダイアイランドの底面と前記インナーリードの底面に所定の段差を形成する第3の工程を有することを特徴とするものである。
溝部を設けることにより、剪断による分離がより少ない力で可能であり、また溝部の斜面が面取り部を同時に構成することにより、工程数を削減できる。
【0010】
また、本発明のリードフレームの製造方法は、前記第1の工程と、前記溝部を形成する第2の工程と、前記第3の工程をそれぞれ分離して行うことを特徴とするものである。更に前記第1の工程がプレス加工またはエッチング加工であり、前記第2の工程がエッチング加工であることを特徴とするものである。
本発明によれば、リードフレームのパターン形成を行う第1の工程をプレス加工で量産性良く加工を行い、分離溝を形成する第2の工程をハーフエッチング加工でストレスフリーで行い、第3の剪断、段差形成工程をプレス加工で行う様にして、各工程を分離することにより、量産性を高めながら、プレス加工で変形し易い上記第2工程の分離溝の形成や深さの制御をストレスフリーで精度良く行うことができる。
【0011】
【発明の実施の形態】
図1は、本発明の実施例で、リードフレームの断面を示しており、平面パターン図は省略してある。図1(a)及び(b)は、リードフレームに溝部3aを設けた状態を示し、図1(c)及び(d)は、溝部3aのほぼ中央部分を切断して段差5を設けた状態を示す。1はダイアイランド、2はインナーリード、3aは溝部、3bは溝部3aの切断後の面取り部、4はリードフレーム厚さ、5はダイアイランドとインナーリード間の段差、9はリードフレーム全体の厚さを示す。
図1(a)と図1(c)が、図1(b)と図1(d)がそれぞれ段差5を設けた後の形状に対応する。溝部3aを設けた側か或いは溝部3aとは反対側にダイアイランド1を押し下げるか、インナーリード2を持ち上げるかして、段差5を設けるようにしている。
【0012】
本発明のリードフレームは、ダイアイランド1と、ダイアイランド1に対向して配置されるインナーリード2とを有し、少なくともダイアイランド1の一辺とインナーリードの各対向辺とが平面視パターン状態で略一致し、かつダイアイランド2の底面とインナーリード2の底面との間に所定の段差5を設け、更にダイアイランド1の角部とインナーリード2の角部との間隔を各々拡大する面取り部3bを設けた構造としている。面取り部3bは、溝部3aがそのまま活用された状態の形状となっている。
【0013】
段差5は、リードフレームの厚さ4から、面取り部3bの面取り寸法(溝部3aの深さ)を差し引いた分以上あれば、必要な絶縁を得ることが可能である。
具体例を上げると、リードフレームの厚さ4を0.15mmとした場合に、面取り量(溝部3aの深さ)を0.075mm、必要な段差5は、ダイアイランド1の押し下げ量ないし押し上げ量を0.05mm Min.とすれば必要な絶縁を得ることができる。リードフレーム厚さ4の0.15mmから0.05mmを差し引いた0.1mmMin.と設定することができる。リードフレーム全体厚さを0.25mmMin.とすることができ、面取り部3bを取らない上記従来例のリードフレームの全体厚さ9の0.4mmと比較して、0.10mm、リードフレームの全体厚さ9を減らすことができる。
【0014】
このように従来技術では、面取り部3bが形成されていないため、ダイアイランド1とインナーリード2間の段差5をリードフレーム厚さ4の2倍よりも大きく取る必要があったが、本発明のリードフレームでは、段差5がリードフレーム厚さの2倍以下の小さい状態でも各角部と各面取り部の間隔を確保することができる。このためリードフレーム全体の厚さを低減できるため、半導体装置の厚さを減らすことが可能となる。
【0015】
図2は、本発明のリードフレームを用いて半導体素子7を実装した状態を示すものである。6は封止用樹脂、7は半導体素子、8は半導体素子をダイアイランド1に接着するための導電性ペーストである。
図2(a)は、図1(d)のリードフレームを図とは表裏を逆にしてダイアイランド2に半導体素子7を実装し、封止用樹脂6で樹脂封止した状態を示す。ダイアイランド1に実装した半導体素子7のサイズを従来例と同様に大きくすることができるとともに、リードフレーム全体の厚さを従来例よりも薄くすることができ、薄型半導体パッケージとすることができる。
また、この構成でいわゆるリードレスタイプの半導体パッケージとすることが可能であり、封止用樹脂6の底面部から露出しているインナーリード2の底面部がハンダ付け用ランドとなる。
【0016】
図2(b)は、図1(d)のリードフレームを使用したもので、ダイアイランド2の面取り部3b側に半導体素子7を導電性ペースト8を用いて実装した状態を示す。半導体素子7の裏面接着部からはみ出した導電性ペースト8が、ダイアイランド1の面取り部3bに留まって、隣接したインナーリード2との接触によるショートの発生を防止することができる。
【0017】
図2(c)は、本発明のリードフレームを用いて半導体素子7を実装した別の実施例を示すものである。図1(c)のリードフレームを用いて、封止用樹脂6の底面側にダイアイランド1の底面を露出するようにした構造を示す。より薄型の半導体パッケージ構造が可能になる。
このように本発明のリードフレームは、種々の半導体素子実装構造に用いて薄型で、実装可能な半導体素子サイズを拡大することが可能になる。
【0018】
本発明のリードフレームは、第1の工程として、図1(a)に示すように、ダイアイランド2と対向して配置されるインナーリード2の対向辺を連結した状態で、それ以外のパターンを、金型によるプレス加工あるいは、エッチング加工により形成する。
【0019】
次に第2の工程として、ダイアイランド1とインナーリード2の対向辺を連結した部分の切り離し位置に、リードフレーム厚さ以下の溝部3aを形成する。
この第2の工程は、上記第1の工程と同時に加工してもよい。
但し、微細なリードフレームパターンを形成する場合や、板厚の厚いリードフレームに溝部3aをプレス加工で形成する場合、リードフレームの溝部3aを中心としてストレスが加わり、変形しやすくなる。このため溝部3aを形成する第2の工程は、リードフレームにストレスが加わりにくいエッチング加工とし、第1の工程をプレス加工する場合は、第1の工程と第2の工程を分離した別工程とした方がよい。
【0020】
また、溝部3aの形状は、図1(a)に示したU字型に限らず、V字型、リードフレームの上下方向から溝部3aを対置した対向配置型、これら溝部3aを複数配置し、切り離し位置を適宜選択できるようにした複数溝部配置型とすることもできる。
【0021】
次に第3の工程として、ダイアイランド1とインナーリード2の連結状態の対向辺切り離し位置に設けた上記溝部3aの所定位置を金型を用いた剪断により切断分離するとともに、ダイアイランド1の底面とインナーリード2の底面との間に所定の段差5を設ける。
【0022】
本発明のリードフレームを金型を用いてプレス加工する場合には、上記第1の工程、第2の工程、第3の工程を分離せず一貫した連続処理加工が可能であり、工程数の削減が可能となるが、第2の工程である溝部3aの加工では、リードフレームに加わるストレスの影響によるインナーリード部を中心としたリードフレームの変形を防止するために、溝部3aの加工をストレスフリーなエッチング加工で行う方が、本発明の効果をより向上させることが可能となる。
第1の工程、第2の工程は適宜、プレス加工或いはエッチング加工として選択することにより本発明の効果は、達成できる。
【0023】
上記のリードフレーム形成工程を終了した後に、リードフレームに銀やパラジウム等のメッキを被覆して、リードフレームを完成させる。リードフレーム形状形成を完了した後にメッキを施すために、リードフレーム被覆面にクラックが発生することがない。また一般的に用いられている銀等の部分メッキを施してから、リードフレームの形状加工を行ってもよい。
【0024】
【発明の効果】
本発明のリードフレームでは、段差5がリードフレーム板厚の2倍以下の小さい状態でもダイアイランド角部とインナーリード角部との間隔を確保することが可能となり、リードフレーム全体の厚さを低減することができ、半導体装置の薄型化が可能となる。
【0025】
また、本発明のリードフレームの製造方法では、ダイアイランド1とダイアイランド1に対向するインナーリード2との対向辺形成部分に溝部3aを設けることにより、剪断による分離・段差付け工程がより少ない力で可能となり、インナーリード先端部の変形を防止することができる。
また、リードフレームの形成工程を分離することにより、特にプレス加工したリードフレームを別工程のエッチング加工により、溝部をストレスフリーに形成することが可能となり、加工時のリードフレームの変形発生を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例のリードフレームの断面を示す図である。
【図2】本発明のリードフレームに半導体素子を実装した状態を示す図である。
【図3】従来技術のリードフレームの断面を示す図である。
【符号の説明】
1:ダイアイランド、2:インナーリード、3a:溝部、3b:面取り部、
4:リードフレーム厚さ、5、51:段差、6:封止用樹脂、7:半導体素子、8:導電性ペースト、9:リードフレーム全体厚さ
Claims (6)
- ダイアイランドと、該ダイアイランドに対向して配置されるインナーリードとを有し、少なくとも前記ダイアイランドの1辺と前記インナーリードの各対向辺とが平面パターン視状態で略一致し、かつ前記ダイアイランドの底面と前記インナーリードの底面との間に所定の段差を有するリードフレームにおいて、少なくとも前記ダイアイランドないしインナーリード各対向辺のいずれかに、該対向辺間の間隔を拡大する面取り部を配置したことを特徴とするリードフレーム。
- 前記面取り部を、前記ダイアイランドと前記インナーリードの各対向辺の同一面側にほぼ対称形状に配置したことを特徴とする請求項1に記載のリードフレーム。
- 前記ダイアイランドの底面と前記インナーリードの底面との前記段差が、(リードフレーム板厚)>(段差)>(リードフレーム板厚−前記面取り部の面取り寸法)であることを特徴とする請求項1あるいは2に記載のリードフレーム。
- ダイアイランドと該ダイアイランドに対向して配置されるインナーリードを形成する第1の工程と、前記ダイアイランドと前記インナーリードとの切断位置に溝部を形成する第2の工程と、該溝部のほぼ中心部あるいは所定位置を剪断により分離するとともに、前記ダイアイランドの底面と前記インナーリードの底面に所定の段差を形成する第3の工程を有することを特徴とするリードフレームの製造方法。
- 前記第1の工程と、前記溝部を形成する第2の工程と、前記第3の工程をそれぞれ分離して行うことを特徴とする請求項4に記載のリードフレームの製造方法。
- 前記第1の工程がプレス加工またはエッチング加工であり、前記第2の工程がエッチング加工であることを特徴とする請求項4あるいは5に記載のリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002191699A JP2004039709A (ja) | 2002-07-01 | 2002-07-01 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002191699A JP2004039709A (ja) | 2002-07-01 | 2002-07-01 | リードフレームおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004039709A true JP2004039709A (ja) | 2004-02-05 |
Family
ID=31701188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002191699A Pending JP2004039709A (ja) | 2002-07-01 | 2002-07-01 | リードフレームおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004039709A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018235330A1 (ja) * | 2017-06-20 | 2018-12-27 | 住友電気工業株式会社 | 半導体装置 |
-
2002
- 2002-07-01 JP JP2002191699A patent/JP2004039709A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018235330A1 (ja) * | 2017-06-20 | 2018-12-27 | 住友電気工業株式会社 | 半導体装置 |
JPWO2018235330A1 (ja) * | 2017-06-20 | 2020-04-16 | 住友電気工業株式会社 | 半導体装置 |
US11069603B2 (en) | 2017-06-20 | 2021-07-20 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
US11710682B2 (en) | 2017-06-20 | 2023-07-25 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183630B1 (en) | Lead frame with plated end leads | |
US7514293B2 (en) | Method of manufacturing a semiconductor device | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
US20080268576A1 (en) | Method of manufacturing a semiconductor device | |
US20040164395A1 (en) | Surface-mounting semiconductor device and method of making the same | |
JP2000188366A (ja) | 半導体装置 | |
US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005026466A (ja) | 半導体装置およびリードフレーム | |
JP2000294711A (ja) | リードフレーム | |
JP4243270B2 (ja) | 半導体装置の製造方法 | |
JP2005116705A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 | |
JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20010045630A1 (en) | Frame for semiconductor package | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2003037236A (ja) | 半導体装置の製造方法、およびこの方法により製造された半導体装置 | |
JP2004039709A (ja) | リードフレームおよびその製造方法 | |
JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US20010045628A1 (en) | Frame for semiconductor package | |
JP4455166B2 (ja) | リードフレーム | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP2013235896A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 |