JPS63119579A - 薄膜トランジスター - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は薄膜トランジスター（ＴＰＴ）に関し、よシ詳
しくはトランジスターの活性層以外の不用薄膜を残し、
平坦なデバイス構成とした薄膜トランジスターに係る。

従来技術 一般に、薄膜トランジスター（ＴＰＴ）は絶縁性基板上
に半導体薄膜を形成し、その薄膜中にＭＯＳ型もしくは
ＭＩＳ型のトランジスターを形成したものであシ、能動
素子の基本となシ、各種デバイスに応用されている。

従来、このようなＴＰＴは、第２図に示されるように、
ガラス、セラミック等の絶縁性基板１上に減圧Ｃ’ＶＤ
＠またはプラズマＣＶＤ法によシポリシリコンまたはア
モルファスシリコンからなる半導体薄膜を形成し、この
薄膜のうち活性層２となるべき部分管残して活性層２以
外の不用部をなす薄膜をエツチング除去し、次いで活性
Ｒ２上にゲート電極３を形成した後、層間絶縁層４およ
びＡ７電極５を順次積層して形成されるものである。

しかしながら、このようにして得られるＴＰＴは第２図
に示されるように、活性層２ｔｌ−残した部分が他の部
分よりも薄膜の厚さだけ突出した形状となるため、この
活性層２上に積層した層間絶縁層４がその形成をひろい
、さらにその上に形成されるＡ！電極（メタル電極）に
段切れ部１０が生じ、段切れ不良の原因となるという問
題点を有するものである。

目　　　的 本発明の目的は上記した如き従来の問題点を解消するも
のであって、メタル電極の段切れ不要が生じないＴＰＴ
’ｉ提供することにある。

構成 本発明は、絶縁性基板上に形成される薄膜トランジスタ
ーにおいて、トランジスターの活性層となるべき基板上
の半導体薄膜と不用部となる薄膜とを共に基板上に残存
させ、かつこれら薄膜を１μｍ以下の距離で離間させた
ことを特徴とするものである。

以下に本発明を添付図面を参照して説明する。

第１図は本発明の一実施例を示すもので、逆スタガー構
造としたＴＰＴ’ｉ示す。第１図において、石英１．ｅ
イレツクス等の絶縁性基板１上には半導体薄膜が形成さ
れている。この薄膜は活性層２と不用部６とに溝７によ
って離間されている。この溝７はその間隔が１μｍ以下
され、ｓｉｏ、ｓが充填され、活性層２と絶縁されてい
る。

活性層２上にはゲート酸化膜９が、そしてその上にはゲ
ート電極３が形成されている。ゲート電極３が形成され
た活性層２および不用部６上には活性層２のゲート電極
３を挾んだ位置にコンタクトホールを有するようにして
層間絶縁層４が形成される。そして、この層間絶縁層４
およびコンタクトホール表面にはメタル電極としてのＡ
Ｊｆｉ極５が第１図に示されるようにゲート電極３の上
部を残して形成される。

本発明によるＴＰＴは上記のような構成となっておシ、
第２図に示した従来例のものと比べると、基板１上に形
成した半導体薄膜のうち、不用部６をなす薄膜を基板１
上に残存させ、かつ活性層２と不用部６との溝幅金１μ
ｍ以下とした点が異なフ、この点が本発明の特異な構成
をなすものでおる。この活性層２と不用部６との溝幅が
１μｍを越えると、間隙による凹みが上部構成に生じて
しまい、本発明の課題達成に支障をきたすおそれが生ず
る。好ましくは、この溝７内には上記実施例におけるよ
うに塗布型Ｓｉｎ。

形成剤７等により形成したＳＩＯ，’ｉ充填するように
する。

なお、第３図は第１図に示したＴＰＴの平面図を示し、
第１図はこの第３図のＡ−Ｂ線における断面図である。

次に、第１図および第３図に示すＴＰＴを製造する場合
の一例をそのフローシートを示す第４図を参照して説明
する。

第４図において、有機洗浄および酸洗浄をした石英基板
１に、温度６３０℃、圧力０．１２Ｔｏｒｒ、ガス混合
比５ＩＨ４／Ｎ２＝２５／１２０ＳＣＣＭなる条件で減
圧ＣＶＤにより半導体薄膜（ポリシリコン）ｔ−形成す
る（＆）。ポジタイプのフォトレジスト１１を用いてレ
ジストをパターニングしくｂ）、エッチャント（ＨＮＯ
，：　Ｈ，０：ＨＦ＝１００　：　４０　：　６）で薄
膜を構成するポリシリコンをエツチングして活性層２と
不用部６とを分ける溝７ｉ形成しくＣ）、その後、レジ
ストを剥離する（ｄ）。次に、低粘度（５ｃｐ以下）の
塗布ｍ　ｓｔｏ□形成剤（例えば、東京応化製ｏ　ＣＤ
　　ｓｉ　−ｓ　ｏ　ｏ　ｏ　ｏ　）　ｔ−全面に塗布
する０これによフ溝７内も塗布型ＳｔＯ，形成剤で満さ
れる。

このｓｔｏ□形成剤の塗布後、Ｎ２雰囲気中で、例えば
２８０℃、２０分：５００℃、３０分の熱処理を施し、
５ｉＯ１形成剤を８１０．８に変成させる（ｅ）。次Ｋ
、このＳｉｎｇ　８の層表面から活性層２および不用部
６をなす薄膜表面までの５ＩＯ２８’ｉエッチャント（
例えば、ＨＦ：Ｈ，Ｏ＝１　：　１０）でエツチングす
る（ｆ）。このエツチングのエンドポイントは半導体薄
膜の表面が表われ、エッチャントに対して撥水性が現わ
れる時点までとする。オーバーエツチングすると、溝γ
内のｓｉｏ、　ｓまでエツチングされてしまうようにな
る。

このようにして、溝γ内に５ｉｎ２８が充填され、活性
層２をなす薄膜および不用部６をなす薄膜の表面が連続
した平坦面となる。なお、溝７内にｓｉｏ、　ｓ　ｔ−
充填しない場合にあっても溝の幅が１μ雷以下と極く狭
くされているので薄膜表面は実質的に平坦面とみなして
よい。

次に、ゲート酸化膜９を熱酸化法（温度１０２５℃、ｄ
ｒｙ　Ｏ，，３００ＳＣＣＭ１３時間）によつて形成し
くｇ）、ゲート電極３となるポリシリコン１２を薄膜（
ポリシリコンからなる）と同一条件で積層する（ｈ）。

ボジタイゾのフォトレジストを使用してレジス）？パタ
ーコンクシ（１）、ポリシリコン１１とゲート酸化膜８
の不用部を連続してエツチングする。エッチャントはポ
リシリコンについては（ｃ）工程で用いたものと同じも
のを、ゲート酸化膜については（ｆ）工程で用いたもの
と同じものを用いる。エンドポイントは見づらいので大
面積のものでモニタリングし、その時間エッチャントに
浸ｆｆｆる（ｊ）。レジストを剥離した後、ゲートをマ
スクとしてセルフアライメント方式で不純物を拡散する
（ｋ）。

拡散法はイオン打込み、気相拡散等があるが、図示の例
では固相−固相拡散を用いた。すなわち、全面にＰ、０
．を含んだ塗布型ＳｔＯ，形成剤（例えば、東京応化製
ＰＳＧ　　Ｐ　−５９２５０）をスピンコードし、２８
０℃、２０分：９００℃、１０分の熱処理全Ｎ２雰囲気
中で行い、熱処理後、エッチャント（ＨＦ　：Ｈ，Ｏ＝
１　：　１０　）で塗布剤を全面エツチングすることに
よって拡散工程が終了する。この拡散工程でチャンネル
（ソース、ドレイン）が形成され、同時にゲート間のポ
リシリコンも低抵抗化される。層間絶縁層４は温度４２
５℃、圧力１．　ＯＴ＠ｒｒ、ガス混合比イブの７オト
レジストヲ使用してレジストヲノクターニングし、エッ
チャント（ＨＦ　：　Ｈ，Ｏ＝　１＝１０）でエツチン
グする工程（省略）ｔ−経てコンタクトホールが形成さ
れるＣ１）。最後にメタル電極としてＡＩを真空蒸着法
（析出真空度５Ｘ　１０−’Ｔｏｒｒ　）で蒸着し、ポ
ジタイプの７オトレジストを使用してレジストをノぞタ
ーニングし、エッチャント（Ｈ，ＰＯ，：　ＨＮＯｓ：
　ＣＨ３ＣＯ０Ｈ：Ｈ２０＝１６：１：２：１）でエツ
チングする工程（省略）を経て、ＡＩ電極５が形成され
る（ｍ）。

効果 以上のような本発明によれば、基板上に形成されるポリ
シリコンまたはアモルファスシリコンからなる半導体薄
膜のうち、活性層部分のみならず不用部をも活性層と１
μｍ以下の間隙を有して残存させたため、活性層をなす
薄膜が平坦面内に形成され、その上に順次積層された各
ＴＰＴ構成部材のうち最上層をなすメタル電極に段切れ
部が生じず、メタル配線の段切れ不良の発生が全く生じ
ず、歩留りのよいＴＰＴが得られるという効果金有する
。

【図面の簡単な説明】

第１図は本発明に係るＴＰＴの断面説明図である。 第２図は従来のＴＰＴの断面説明図である。 第３図は第１図のＴＰＴの平面説明図である。 第４図は第１図のＴＰＴを製造する場合の工程説明図で
ある。 １・・・基　板　　　　　　２・・・活性層３・・・ゲ
ート電極（ポリシリコン） ４・・・層間絶縁層 ５・・・ｋｌ電極（メタル電極） ６・・・不用部　　　　　　７・・・溝８・・・８１０
．　　　　　　　９・・・ゲート酸化膜１０・・・段切
れ部　　　　１１・・・フォトレジスト１２・・・ぼり
シリコン 特許出願人　株式会社　リ　コ　− 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、絶縁性基板上に形成される薄膜トランジスターにお
   いて、トランジスターの活性層となるべき基板上の半導
   体薄膜と不用部となる薄膜とを共に基板上に残存させ、
   かつこれら薄膜を１μｍ以下の距離で離間させたことを
   特徴とする薄膜トランジスター。