JPS63115383A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS63115383A JPS63115383A JP61262255A JP26225586A JPS63115383A JP S63115383 A JPS63115383 A JP S63115383A JP 61262255 A JP61262255 A JP 61262255A JP 26225586 A JP26225586 A JP 26225586A JP S63115383 A JPS63115383 A JP S63115383A
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- diode
- diffused
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000011084 recovery Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003292 diminished effect Effects 0.000 abstract 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主として、電力用ＭＯ８型電界効果トランジ
スタ（以下、電力用ＭＯ８ＦＥＴと記す）の製造方法に
関するものである。
スタ（以下、電力用ＭＯ８ＦＥＴと記す）の製造方法に
関するものである。
従来の技術
電力用ＭＯ８ＦＥＴは、高速性があり、また、破壊耐量
が大きいので、スイッチング素子として、広い分野で利
用されている。
が大きいので、スイッチング素子として、広い分野で利
用されている。
従来の電力用ＭＯ８ＦＥＴは第３図に示すような断面構
造であり、以下、Ｎチャネル形のものによって、詳しく
説明する。
造であり、以下、Ｎチャネル形のものによって、詳しく
説明する。
この電力用ＭＯ８ＦＥＴは、ドレイン領域となる低濃度
Ｎ型シリコン半導体基板１中に少なくとも三部分に分離
されてチャネル領域形成用のＰ型拡散領域２が形成され
、このＰ型拡散領域の中に三部分のＮ型ソース領域３が
形成されるとともに、Ｎ型シリコン基板１の表面のドレ
イン領域をはさんで相対するソース領域３間にゲート酸
化膜４が形成され、このゲート酸化膜４上にゲート電極
５が形成されている。さらにゲート電極５と層間絶縁膜
６を介して、また、ソース領域３およびＰ型拡散領域２
にまたがってソース電極７が形成され、シリコン半導体
基板裏面にドレイン電極８が形成された構造となってい
る。
Ｎ型シリコン半導体基板１中に少なくとも三部分に分離
されてチャネル領域形成用のＰ型拡散領域２が形成され
、このＰ型拡散領域の中に三部分のＮ型ソース領域３が
形成されるとともに、Ｎ型シリコン基板１の表面のドレ
イン領域をはさんで相対するソース領域３間にゲート酸
化膜４が形成され、このゲート酸化膜４上にゲート電極
５が形成されている。さらにゲート電極５と層間絶縁膜
６を介して、また、ソース領域３およびＰ型拡散領域２
にまたがってソース電極７が形成され、シリコン半導体
基板裏面にドレイン電極８が形成された構造となってい
る。
この構造の電力用ＭＯ８ＦＥＴでは、ソース・ドレイン
間に、低濃度Ｎ型ドレイン領域１とＰ型拡散領域２によ
って構成される寄生ダイオード９が内蔵された形となる
。
間に、低濃度Ｎ型ドレイン領域１とＰ型拡散領域２によ
って構成される寄生ダイオード９が内蔵された形となる
。
第４図にはその等価回路を示し、寄生ダイオード９は、
ソース・ドレイン間に並列に等価結合されている。
ソース・ドレイン間に並列に等価結合されている。
発明が解決しようとする問題点
電力用ＭＯ８ＦＥＴをインバータ回路等で使用する場合
、このソース・ドレイン間に形成された寄生ダイオード
を転流用のフライホイールダイオードとして使用するが
、従来の素子ではこの寄生ダイオードの逆回復時間（ｔ
ｒｒ） 、つまり、電流を遮断した時から電流が完全に
なくなるまでの時間が長く、効率の低下や素子自体のエ
ネルギー破壊を生ずるという問題があった。
、このソース・ドレイン間に形成された寄生ダイオード
を転流用のフライホイールダイオードとして使用するが
、従来の素子ではこの寄生ダイオードの逆回復時間（ｔ
ｒｒ） 、つまり、電流を遮断した時から電流が完全に
なくなるまでの時間が長く、効率の低下や素子自体のエ
ネルギー破壊を生ずるという問題があった。
本発明はこのような問題を解決するもので、少数キャリ
アのライフタイムの短縮化を図り、ソース・ドレイン間
の寄生ダイオードの逆回復時間（ｔｒｒ）を短かくする
ことを目的とするものである。
アのライフタイムの短縮化を図り、ソース・ドレイン間
の寄生ダイオードの逆回復時間（ｔｒｒ）を短かくする
ことを目的とするものである。
問題点を解決するための手段
本発明は上記の問題点を排除するものであって、シリコ
ン半導体基板の裏面から、白金を、チャネル領域の底部
に達する処理条件で、拡散導入する工程をそなえたもの
である。
ン半導体基板の裏面から、白金を、チャネル領域の底部
に達する処理条件で、拡散導入する工程をそなえたもの
である。
作用
この方法によれば、半導体基板の裏面から接合部に達し
て拡散導入された白金が少数キャリアのライフタイムキ
ラーとして働き、寄生ダイオードの逆回復時間を大幅に
短かくできる。
て拡散導入された白金が少数キャリアのライフタイムキ
ラーとして働き、寄生ダイオードの逆回復時間を大幅に
短かくできる。
実施例
本発明のパワーＭＯ８ＦＥＴの実施例について第１図に
示したＮチャネルパワーＭＯ８ＦＥＴの断面構造を参照
して説明する。
示したＮチャネルパワーＭＯ８ＦＥＴの断面構造を参照
して説明する。
第１図は、全て所定の拡散処理を終了した電力用ＭＯ８
ＦＥＴの裏面に真空蒸着によって厚み５００Ａの白金薄
膜を形成した後、窒素雰囲気中、９２０°Ｃ９６０分の
熱処理条件で、白金拡散を施したもので、１１は白金拡
散された低濃度ドレイン領域、１２は白金拡散されたチ
ャネル形成用Ｐ型拡散領域であり、他の各構造部分は、
第２図、第３図で説明した従来例のものと全く同一であ
る。第１図に示すように、ソース・ドレイン間の寄生ダ
イオード９の部分に白金が拡散導入されたことにより、
このダイオードの順方向電流を遮断したときに、同ダイ
オードに残存する少数キャリアが白金のライフタイムキ
ラー効果ですみやかに消滅し、ダイオードの逆回復時間
（ｔｒｒ ）が短くなる。
ＦＥＴの裏面に真空蒸着によって厚み５００Ａの白金薄
膜を形成した後、窒素雰囲気中、９２０°Ｃ９６０分の
熱処理条件で、白金拡散を施したもので、１１は白金拡
散された低濃度ドレイン領域、１２は白金拡散されたチ
ャネル形成用Ｐ型拡散領域であり、他の各構造部分は、
第２図、第３図で説明した従来例のものと全く同一であ
る。第１図に示すように、ソース・ドレイン間の寄生ダ
イオード９の部分に白金が拡散導入されたことにより、
このダイオードの順方向電流を遮断したときに、同ダイ
オードに残存する少数キャリアが白金のライフタイムキ
ラー効果ですみやかに消滅し、ダイオードの逆回復時間
（ｔｒｒ ）が短くなる。
第２図は、白金拡散処理の効果を、オン抵抗（Ｒｏｎ
）と逆回復時間（ｔｒｒ）との各特性で、示したもので
あり、シリコン半導体基板１の厚みは３００〜６００μ
ｍ、拡散時間は、１５分〜２００分の範囲で再現性よく
得られる。
）と逆回復時間（ｔｒｒ）との各特性で、示したもので
あり、シリコン半導体基板１の厚みは３００〜６００μ
ｍ、拡散時間は、１５分〜２００分の範囲で再現性よく
得られる。
第２図は白金拡散を施した場合の電力用ＭＯ８ＦＥＴに
ついて、白金の拡散温度を変化させたく拡散時間はいず
れの場合も６０分一定）ときの寄生ダイオードの逆回復
時間（ｔｒｒ ）とパワーＭＯ３ＦＥＴのオン抵抗（Ｒ
ｏｎ）との各関係を曲線ｔｒｒおよび同Ｒｏｎで示した
。実用上の性能からみると、逆回復時間（ｔｒｒ）は２
００ｎｓｅｃ以下であれば高速インバータ回路として十
分に機能し、また、オン抵抗（Ｒｏｎ）は低い程良い。
ついて、白金の拡散温度を変化させたく拡散時間はいず
れの場合も６０分一定）ときの寄生ダイオードの逆回復
時間（ｔｒｒ ）とパワーＭＯ３ＦＥＴのオン抵抗（Ｒ
ｏｎ）との各関係を曲線ｔｒｒおよび同Ｒｏｎで示した
。実用上の性能からみると、逆回復時間（ｔｒｒ）は２
００ｎｓｅｃ以下であれば高速インバータ回路として十
分に機能し、また、オン抵抗（Ｒｏｎ）は低い程良い。
このことを考慮すると、半導体基板１の裏面からの白金
拡散を、８８０℃〜９５０℃の範囲の熱処理条件で行え
ば、高速インバータ回路に適する電力用ＭＯ８ＦＥＴが
得られる。
拡散を、８８０℃〜９５０℃の範囲の熱処理条件で行え
ば、高速インバータ回路に適する電力用ＭＯ８ＦＥＴが
得られる。
発明の効果
本発明によれば、白金を、半導体基板の裏面からチャネ
ル領域の底部に達する熱処理条件で、拡散導入すること
により、電力用ＭＯ８ＦＥＴのソース・ドレイン間に等
価結合される寄生ダイオードの逆回復時間を顕著に短縮
し、高速動作スイッチング素子の実現が可能である。
ル領域の底部に達する熱処理条件で、拡散導入すること
により、電力用ＭＯ８ＦＥＴのソース・ドレイン間に等
価結合される寄生ダイオードの逆回復時間を顕著に短縮
し、高速動作スイッチング素子の実現が可能である。
【図面の簡単な説明】
第１図は本発明の実施例で得られた電力用ＭＯ３ＦＥＴ
の構造断面図、第２図は同電力用ＭＯ８ＦＥＴの処理条
件−特性図、第３図は従来１・・・・・・低濃度半導体
基板（およびドレイン領域）、２・・・・・・チャネル
形成用Ｐ型拡散領域、３・・・・・・ソース領域、４・
・・・・・ゲート酸化膜、５・・・・・・ゲ一ト電極、
６・・・・・・層間絶縁膜、７・・・・・・ソース電極
、８・・・・・・ドレイン電極、９・・・・・・等価寄
生ダイオード、１１・・・・・・白金拡散された低濃度
ドレイン領域、１２・・・・・・白金拡散されたチャネ
ル形成用Ｐ型拡散領域。 代理人の氏名 弁理士 中尾敏男 はが１名第１図 第２図 白金拡畝フ監度（°り 第３図
の構造断面図、第２図は同電力用ＭＯ８ＦＥＴの処理条
件−特性図、第３図は従来１・・・・・・低濃度半導体
基板（およびドレイン領域）、２・・・・・・チャネル
形成用Ｐ型拡散領域、３・・・・・・ソース領域、４・
・・・・・ゲート酸化膜、５・・・・・・ゲ一ト電極、
６・・・・・・層間絶縁膜、７・・・・・・ソース電極
、８・・・・・・ドレイン電極、９・・・・・・等価寄
生ダイオード、１１・・・・・・白金拡散された低濃度
ドレイン領域、１２・・・・・・白金拡散されたチャネ
ル形成用Ｐ型拡散領域。 代理人の氏名 弁理士 中尾敏男 はが１名第１図 第２図 白金拡畝フ監度（°り 第３図
Claims (1)
- 一導電形半導体基板の表面部に反対導電形チャネル領域
、前記チャネル領域内に一導電形電極領域、および前記
チャネル領域の表面に、絶縁膜を介して、制御電極を形
成したのち、前記半導体基板の裏面から、白金を、前記
チャネル領域の底部に達する処理条件で、拡散導入する
工程をそなえた電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61262255A JPS63115383A (ja) | 1986-11-04 | 1986-11-04 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61262255A JPS63115383A (ja) | 1986-11-04 | 1986-11-04 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63115383A true JPS63115383A (ja) | 1988-05-19 |
Family
ID=17373235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61262255A Pending JPS63115383A (ja) | 1986-11-04 | 1986-11-04 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63115383A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186780A (ja) * | 1999-12-27 | 2001-07-06 | Fuji Electric Co Ltd | 電源装置 |
| WO2010024433A1 (ja) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1986
- 1986-11-04 JP JP61262255A patent/JPS63115383A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186780A (ja) * | 1999-12-27 | 2001-07-06 | Fuji Electric Co Ltd | 電源装置 |
| WO2010024433A1 (ja) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
| US8492829B2 (en) | 2008-09-01 | 2013-07-23 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US8802548B2 (en) | 2008-09-01 | 2014-08-12 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US9385217B2 (en) | 2008-09-01 | 2016-07-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US9755065B2 (en) | 2008-09-01 | 2017-09-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US10217856B2 (en) | 2008-09-01 | 2019-02-26 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US10672900B2 (en) | 2008-09-01 | 2020-06-02 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0694960B1 (en) | Process for the localized reduction of the lifetime of charge carriers | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| US5698454A (en) | Method of making a reverse blocking IGBT | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JP2002305304A (ja) | 電力用半導体装置 | |
| JP3727827B2 (ja) | 半導体装置 | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR930002594B1 (ko) | 반도체장치의 제조방법 | |
| JPS60210861A (ja) | 半導体装置 | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| JPH09232332A (ja) | 半導体装置 | |
| KR960019776A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1140808A (ja) | 半導体装置およびその製造方法 | |
| JP2003318400A (ja) | 半導体装置とその製造方法 | |
| JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JPS63115383A (ja) | 電界効果トランジスタの製造方法 | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH04206933A (ja) | 半導体装置 | |
| JPS61208268A (ja) | 伝導度変調型半導体装置 | |
| JP3446698B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758322A (ja) | 半導体装置及びその製造方法 | |
| KR920003320B1 (ko) | 매우 작은 소오스 영역을 갖는 자기 정렬된 수직 이중 확산형 전력 mosfet의 제조방법 |