JPS63114170A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63114170A JPS63114170A JP25941586A JP25941586A JPS63114170A JP S63114170 A JPS63114170 A JP S63114170A JP 25941586 A JP25941586 A JP 25941586A JP 25941586 A JP25941586 A JP 25941586A JP S63114170 A JPS63114170 A JP S63114170A
- Authority
- JP
- Japan
- Prior art keywords
- type
- insulating film
- depletion layer
- ions
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- -1 Boron ions Chemical class 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この１
この発明は半導体装置に関し、特に例えばプレーナ型サ
イリスタにおける高耐圧化に好適するものである。
イリスタにおける高耐圧化に好適するものである。
従】顎ｌえ術−
プレーナ型サイリスタは、第２図に示す構造を存する。
図において、１はＰ型のアノード領域、２はＮ型領域、
３はＰ型のゲート領域、４はＮ型のカソード領域、５は
酸化膜等の絶縁膜、６はアノード電極、７はゲート電極
、８は仲半≠功ソード電極である。
３はＰ型のゲート領域、４はＮ型のカソード領域、５は
酸化膜等の絶縁膜、６はアノード電極、７はゲート電極
、８は仲半≠功ソード電極である。
そして、Ｎ型領域２とＰ型のゲート領域３との間に逆電
圧を印加すると、Ｎ型領域２内で第３図に示すように空
乏層９が形成され、特にＮ型領域２の表面の空乏層９の
寸法でによって、耐電圧が決定される。
圧を印加すると、Ｎ型領域２内で第３図に示すように空
乏層９が形成され、特にＮ型領域２の表面の空乏層９の
寸法でによって、耐電圧が決定される。
ロ ＜° よ′ ０ 占
ところで、上記耐電圧は高い程望ましいが、上記従来構
造では耐電圧に限度があり、改冴が要望されていた。
造では耐電圧に限度があり、改冴が要望されていた。
Ｊ ０ ° こ
の − −この発明は、半導体基板の一主面
でＰ”ｌ領域及びＮ型領域が隣接し、両領域を絶縁膜で
被覆してなる半導体装置において、前記両領域の少な（
とも一方の上の絶縁膜中に反対導電型不純物イオンを注
入して、半導体基板表面の空乏層を広げたことを特徴と
する。
の − −この発明は、半導体基板の一主面
でＰ”ｌ領域及びＮ型領域が隣接し、両領域を絶縁膜で
被覆してなる半導体装置において、前記両領域の少な（
とも一方の上の絶縁膜中に反対導電型不純物イオンを注
入して、半導体基板表面の空乏層を広げたことを特徴と
する。
作］−
上記の構成によれば、空乏層の広がりによって耐電圧が
向上する。
向上する。
１星外
以下、この発明の一実施例について説明する。
第１図は第３図に対応する要部拡大断面図で、第３図と
対応する部分には同一参照符号を付しており、その説明
を省略する。第３図と異なる点は、Ｎ型領域２の上の絶
縁膜Ｓ中に、反対導電型、すなわちＰ型のボロンイオン
１を注入して、絶縁膜５に■電荷をチャージさせ、もっ
てＮ型領域２の表面にｅ電荷層１１を形成し、Ｎ型領域
２の表面の空乏層１２を広げたことである。このように
、空乏層Ｉ２を広げると、耐電圧は著しく向上する。
対応する部分には同一参照符号を付しており、その説明
を省略する。第３図と異なる点は、Ｎ型領域２の上の絶
縁膜Ｓ中に、反対導電型、すなわちＰ型のボロンイオン
１を注入して、絶縁膜５に■電荷をチャージさせ、もっ
てＮ型領域２の表面にｅ電荷層１１を形成し、Ｎ型領域
２の表面の空乏層１２を広げたことである。このように
、空乏層Ｉ２を広げると、耐電圧は著しく向上する。
なお、上記実施例はプレーナ型サイリスタについて説明
したが、それ以外の半導体装置や集積回路にも適用でき
る。また、空乏層の広がりは低不純物濃度領域側の方が
大きいので、低不純物濃度領域側の絶縁膜にのみイオン
注入してもよいが、高不純物濃度領域側にもそれと反対
導電型不純物イオンを注入してもよい。
したが、それ以外の半導体装置や集積回路にも適用でき
る。また、空乏層の広がりは低不純物濃度領域側の方が
大きいので、低不純物濃度領域側の絶縁膜にのみイオン
注入してもよいが、高不純物濃度領域側にもそれと反対
導電型不純物イオンを注入してもよい。
光匪悲肱装
以上のように、この発明によれば、空乏層の広がりによ
って耐電圧が向上する。
って耐電圧が向上する。
第１図はこの発明の一実施例の半導体装置の要部拡大断
面図である。 第２図は従来のプレーナ型サイリスタの断面図で、第３
図は逆電圧印加時の要部拡大断面図である。 ２・・・Ｎ型領域、 ３・・・Ｐ型のゲート領域、 ５・・・絶縁膜、 ＩＯ・・・Ｐ型の不純物イオン、 １２・・・空乏層。 特Δ午出願人 １Ｂ ＄７Ｘ ％ ａ Ｋ ’Ａ’
＋１ 、、；、鏝＼、祐τ Ｌｒ）ｒＯ
面図である。 第２図は従来のプレーナ型サイリスタの断面図で、第３
図は逆電圧印加時の要部拡大断面図である。 ２・・・Ｎ型領域、 ３・・・Ｐ型のゲート領域、 ５・・・絶縁膜、 ＩＯ・・・Ｐ型の不純物イオン、 １２・・・空乏層。 特Δ午出願人 １Ｂ ＄７Ｘ ％ ａ Ｋ ’Ａ’
＋１ 、、；、鏝＼、祐τ Ｌｒ）ｒＯ
Claims (1)
- 【特許請求の範囲】 半導体基板の一主面でＰ型領域およびＮ型領域が隣接し
、両領域を絶縁膜で被覆してなる半導体装置において、 前記両領域の少なくとも一方の上の絶縁膜中に反対導電
型不純物イオンを注入して、半導体基板表面の空乏層を
広げたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25941586A JPS63114170A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25941586A JPS63114170A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114170A true JPS63114170A (ja) | 1988-05-19 |
Family
ID=17333790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25941586A Pending JPS63114170A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134411A (ja) * | 2015-01-16 | 2016-07-25 | 富士電機株式会社 | 半導体素子および半導体素子の製造方法 |
-
1986
- 1986-10-30 JP JP25941586A patent/JPS63114170A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016134411A (ja) * | 2015-01-16 | 2016-07-25 | 富士電機株式会社 | 半導体素子および半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US8058682B2 (en) | Semiconductor device | |
| JP3507732B2 (ja) | 半導体装置 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| JP2002524879A (ja) | 高電圧型半導体構成素子 | |
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JPH0783119B2 (ja) | 電界効果トランジスタ | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
| JPS63227063A (ja) | 高耐圧半導体装置 | |
| JP3334313B2 (ja) | 横形ｍｏｓ電界効果トランジスタ | |
| JPS59144175A (ja) | 電界効果トランジスタの製造方法 | |
| TW451451B (en) | Circular silicon controlled rectifier device | |
| JPS63114170A (ja) | 半導体装置 | |
| KR0149705B1 (ko) | 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| US6787816B1 (en) | Thyristor having one or more doped layers | |
| JPH0974187A (ja) | 高耐圧横型半導体装置 | |
| JPS5916379A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPS61119072A (ja) | 半導体容量装置 | |
| JPS6269562A (ja) | 電界効果トランジスタ装置およびその製造方法 | |
| KR19980084002A (ko) | 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 | |
| JPH07273313A (ja) | 陽極側ゲッタリングを有する半導体デバイス | |
| JPH07221290A (ja) | プレーナ型半導体装置 | |
| JPH0758319A (ja) | 横型高耐圧半導体素子 | |
| JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 |