JPH0974187A - 高耐圧横型半導体装置 - Google Patents
高耐圧横型半導体装置Info
- Publication number
- JPH0974187A JPH0974187A JP22621695A JP22621695A JPH0974187A JP H0974187 A JPH0974187 A JP H0974187A JP 22621695 A JP22621695 A JP 22621695A JP 22621695 A JP22621695 A JP 22621695A JP H0974187 A JPH0974187 A JP H0974187A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor device
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】櫛歯状のパターンを有する横型半導体装置のパ
ターンの先端の凸部領域での電界集中を防止し、この箇
所での素子破壊を防ぐ。 【解決手段】p形半導体基板1上にn+ 分離領域2とn
- ベース領域3をエピタキシャル成長で形成し、その表
面層にp+ アノード領域5、オフセット領域4、n+ バ
ッファ領域6およびn++カソード領域7を形成し、p+
アノード領域5とn++カソード領域7に挟まれたp形の
オフセット領域4の表面、n- ベース領域3の表面部1
2、n+ バッファ領域6の表面およびp+ アノード領域
5の一部表面とn++カソード領域7一部表面に絶縁膜1
3が被覆され、その上にフィールドプレート8がポリシ
リコンで形成され、p+ アノード領域5上、n++カソー
ド領域7上にそれぞれ、アノード電極9、カソード電極
10が形成される。
ターンの先端の凸部領域での電界集中を防止し、この箇
所での素子破壊を防ぐ。 【解決手段】p形半導体基板1上にn+ 分離領域2とn
- ベース領域3をエピタキシャル成長で形成し、その表
面層にp+ アノード領域5、オフセット領域4、n+ バ
ッファ領域6およびn++カソード領域7を形成し、p+
アノード領域5とn++カソード領域7に挟まれたp形の
オフセット領域4の表面、n- ベース領域3の表面部1
2、n+ バッファ領域6の表面およびp+ アノード領域
5の一部表面とn++カソード領域7一部表面に絶縁膜1
3が被覆され、その上にフィールドプレート8がポリシ
リコンで形成され、p+ アノード領域5上、n++カソー
ド領域7上にそれぞれ、アノード電極9、カソード電極
10が形成される。
Description
【0001】
【発明の属する技術分野】この発明は、半導体基板に形
成される横型のダイオードや絶縁ゲート型バイポーラト
ランジスタ(以下IGBTと略す)などの高耐圧横型半
導体装置に関する。
成される横型のダイオードや絶縁ゲート型バイポーラト
ランジスタ(以下IGBTと略す)などの高耐圧横型半
導体装置に関する。
【0002】
【従来の技術】近年、接合分離や誘電体分離などの分離
技術の進歩により、横型のダイオードやIGBT、MO
SFETなどの高耐圧デバイスとその駆動・制御・保護
回路を一つのシリコン基板上に集積した高耐圧パワーI
Cの開発が盛んに行われている。誘電体分離技術の進歩
は複数の高耐圧バイポーラデバイスの集積を可能とし、
パワーICの適用分野を大幅に拡げた。例えば、IGB
Tを適用したトーテムポール回路(インバータなどの1
アーム分を構成するデバイスがカスケードに接続した回
路)の1チップ化や、ディスプレイ駆動用ICなどのマ
ルチ出力を持った集積回路へIGBTが適用されつつあ
る。このような高耐圧パワーICの出力段デバイスは横
型のダイオードおよびIGBTで構成されている。
技術の進歩により、横型のダイオードやIGBT、MO
SFETなどの高耐圧デバイスとその駆動・制御・保護
回路を一つのシリコン基板上に集積した高耐圧パワーI
Cの開発が盛んに行われている。誘電体分離技術の進歩
は複数の高耐圧バイポーラデバイスの集積を可能とし、
パワーICの適用分野を大幅に拡げた。例えば、IGB
Tを適用したトーテムポール回路(インバータなどの1
アーム分を構成するデバイスがカスケードに接続した回
路)の1チップ化や、ディスプレイ駆動用ICなどのマ
ルチ出力を持った集積回路へIGBTが適用されつつあ
る。このような高耐圧パワーICの出力段デバイスは横
型のダイオードおよびIGBTで構成されている。
【0003】図8は横型のダイオードの従来構造で要部
断面図を示す。p形半導体基板1上にn+ 分離領域2と
n- ベース領域3をエピタキシャル成長で形成し、その
表面層にp+ アノード領域5とn+ バッファ領域6、n
++カソード領域7を形成する。p+ アノード領域5とn
++カソード領域7に挟まれたn- ベース領域3の表面部
11とn+ バッファ領域6の表面およびp+ アノード領
域5の一部表面とn++カソード領域7一部表面に絶縁膜
13が被覆され、その上にフィールドプレート8がポリ
シリコンで形成され、p+ アノード領域5上、n++カソ
ード領域7上にアノード電極9、カソード電極10がそ
れぞれ形成され、アノード電極9とフィールドプレート
8は電気的に接続されている。
断面図を示す。p形半導体基板1上にn+ 分離領域2と
n- ベース領域3をエピタキシャル成長で形成し、その
表面層にp+ アノード領域5とn+ バッファ領域6、n
++カソード領域7を形成する。p+ アノード領域5とn
++カソード領域7に挟まれたn- ベース領域3の表面部
11とn+ バッファ領域6の表面およびp+ アノード領
域5の一部表面とn++カソード領域7一部表面に絶縁膜
13が被覆され、その上にフィールドプレート8がポリ
シリコンで形成され、p+ アノード領域5上、n++カソ
ード領域7上にアノード電極9、カソード電極10がそ
れぞれ形成され、アノード電極9とフィールドプレート
8は電気的に接続されている。
【0004】図9は横型のIGBTの従来構造で要部断
面図を示す。p形半導体基板1上にn+ 分離領域2とn
- ベース領域3をエピタキシャル成長で形成し、その表
面層にpウエル領域20、p+ 領域21、n+ エミッタ
領域30とn+ バッファ領域22、p+ コレクタ領域2
3を形成する。pウエル領域20上にゲート酸化膜2
7、n- ベース領域3上とn+ バッファ領域22上に絶
縁膜13を被覆し、ゲート酸化膜27上にゲート電極2
5と絶縁膜13上にフィールドプレート8をポリシリコ
ンで同時形成する。n+ エミッタ領域30上、p+ 領域
21上にエミッタ電極24、p+ コレクタ領域23上に
コレクタ電極26をそれぞれ形成する。
面図を示す。p形半導体基板1上にn+ 分離領域2とn
- ベース領域3をエピタキシャル成長で形成し、その表
面層にpウエル領域20、p+ 領域21、n+ エミッタ
領域30とn+ バッファ領域22、p+ コレクタ領域2
3を形成する。pウエル領域20上にゲート酸化膜2
7、n- ベース領域3上とn+ バッファ領域22上に絶
縁膜13を被覆し、ゲート酸化膜27上にゲート電極2
5と絶縁膜13上にフィールドプレート8をポリシリコ
ンで同時形成する。n+ エミッタ領域30上、p+ 領域
21上にエミッタ電極24、p+ コレクタ領域23上に
コレクタ電極26をそれぞれ形成する。
【0005】尚、n+ 分離領域2は図では示されない外
周で表面から選択的に拡散されたn + 分離領域と接続
し、n- バルク領域3を多数のブロックに分け、各ブロ
ックの中に、横型デバイスが形成され、高耐圧パワーI
Cを構成する。図10は図8の横型のダイオードの平面
図を示す。ここではアノード電極、カソード電極、フィ
ールドプレート、絶縁膜等は省略されている。p+ アノ
ード領域5とn+ バッファ領域6は対向し、櫛歯状に入
り組んでおり、p+ アノード領域5とn++カソード領域
7に挟まれた表面はn- ベース領域3の表面部11であ
る。
周で表面から選択的に拡散されたn + 分離領域と接続
し、n- バルク領域3を多数のブロックに分け、各ブロ
ックの中に、横型デバイスが形成され、高耐圧パワーI
Cを構成する。図10は図8の横型のダイオードの平面
図を示す。ここではアノード電極、カソード電極、フィ
ールドプレート、絶縁膜等は省略されている。p+ アノ
ード領域5とn+ バッファ領域6は対向し、櫛歯状に入
り組んでおり、p+ アノード領域5とn++カソード領域
7に挟まれた表面はn- ベース領域3の表面部11であ
る。
【0006】このような横型のダイオードでは、p+ ア
ノード領域5とn++カソード領域7に逆電圧を印加する
と、p+ アノード領域5の先端の凸部領域34で電界が
集中する。また、横型のIGBTにおいても、pウエル
領域20の先端の凸部領域34で電界が集中しする。
ノード領域5とn++カソード領域7に逆電圧を印加する
と、p+ アノード領域5の先端の凸部領域34で電界が
集中する。また、横型のIGBTにおいても、pウエル
領域20の先端の凸部領域34で電界が集中しする。
【0007】
【発明が解決しようとする課題】図11は横型のダイオ
ードにp+ アノード領域5をプラス、n++カソード領域
7をマイナスの逆電圧を印加した場合の電位分布図を示
す。この図は図9に等電位線を描いたもので、また絶縁
膜13は省略されている。等電位線は矢印で示したp+
アノード領域5の端部32と円で示したフィールドプレ
ート8の端部33で詰まり、これらの箇所で電界強度が
高くなる。本来、フィールドプレートは電界集中を避け
るための構造であるが、櫛歯状のパターンでは、先端の
凸部領域で前記のように電界の集中が起こる。またこの
状態は横型のIGBTでも同じである。このように、従
来構造の横型デバイスでは、例え、フィールドプレート
構造としても、耐圧を維持する接合部と接する領域(ダ
イオードではp+ アノード領域5、IGBTではpウエ
ル領域20)の先端の凸部領域34(IGBTでは3
5)で電界集中を起こし、高耐圧を維持することが困難
となる。
ードにp+ アノード領域5をプラス、n++カソード領域
7をマイナスの逆電圧を印加した場合の電位分布図を示
す。この図は図9に等電位線を描いたもので、また絶縁
膜13は省略されている。等電位線は矢印で示したp+
アノード領域5の端部32と円で示したフィールドプレ
ート8の端部33で詰まり、これらの箇所で電界強度が
高くなる。本来、フィールドプレートは電界集中を避け
るための構造であるが、櫛歯状のパターンでは、先端の
凸部領域で前記のように電界の集中が起こる。またこの
状態は横型のIGBTでも同じである。このように、従
来構造の横型デバイスでは、例え、フィールドプレート
構造としても、耐圧を維持する接合部と接する領域(ダ
イオードではp+ アノード領域5、IGBTではpウエ
ル領域20)の先端の凸部領域34(IGBTでは3
5)で電界集中を起こし、高耐圧を維持することが困難
となる。
【0008】この発明の目的は、前記課題を解決し、凸
部での電界集中を防止し、この箇所での耐圧破壊を防
ぎ、高信頼の高耐圧横型半導体素子を提供することにあ
る。
部での電界集中を防止し、この箇所での耐圧破壊を防
ぎ、高信頼の高耐圧横型半導体素子を提供することにあ
る。
【0009】
【課題を解決するための手段】前記の目的を達成するた
めに、第一導電形の第一領域の表面層に、アノード領域
となる第二導電形の第二領域と、第二領域と離れてカソ
ード領域となる第一導電形の第三領域とが選択的にそれ
ぞれ形成され、第二領域と第三領域に挟まれる第一領域
の表面層に絶縁膜が形成され、第二領域上と第三領域上
にアノード電極、カソード電極が形成され、絶縁膜上に
選択的にフィールドプレートとなる導電膜が形成され、
アノード電極と導電膜とが接続され、第二領域と第三領
域とが櫛歯状に対向して形成される横型半導体装置にお
いて、第二領域の櫛歯の先端の凸部領域に第二領域より
低濃度の第二導電形の第四領域(オフセット領域)を形
成するとよい。また、この横型半導体装置において、第
二導電形の半導体基板に第一領域より高濃度の第一導電
形の分離領域を介して第一領域を形成し、第一領域と第
三領域との間に、第一領域より高濃度の第一導電形のバ
ッファ領域を形成する構造としてもよい。
めに、第一導電形の第一領域の表面層に、アノード領域
となる第二導電形の第二領域と、第二領域と離れてカソ
ード領域となる第一導電形の第三領域とが選択的にそれ
ぞれ形成され、第二領域と第三領域に挟まれる第一領域
の表面層に絶縁膜が形成され、第二領域上と第三領域上
にアノード電極、カソード電極が形成され、絶縁膜上に
選択的にフィールドプレートとなる導電膜が形成され、
アノード電極と導電膜とが接続され、第二領域と第三領
域とが櫛歯状に対向して形成される横型半導体装置にお
いて、第二領域の櫛歯の先端の凸部領域に第二領域より
低濃度の第二導電形の第四領域(オフセット領域)を形
成するとよい。また、この横型半導体装置において、第
二導電形の半導体基板に第一領域より高濃度の第一導電
形の分離領域を介して第一領域を形成し、第一領域と第
三領域との間に、第一領域より高濃度の第一導電形のバ
ッファ領域を形成する構造としてもよい。
【0010】第一導電形の第一領域の表面層に、それぞ
れ離れて選択的に第二導電形のコレクタ領域となる第二
領域とウエル領域となる第五領域とを形成し、第五領域
の表面層に高濃度の第二導電形の第六領域とエミッタ領
域となる第一導電形の第七領域とを形成し、第五領域の
表面に第一絶縁膜を介してゲート電極を形成し、第七領
域と第六領域上に選択的にエミッタ電極を形成し、第二
領域上にコレクタ電極を形成し、第六領域と第二領域と
に挟まれる第一領域上に第二絶縁膜を形成し、第二絶縁
膜上に選択的にフィールドプレートとなる金属膜をゲー
ト電極と同材料、同工程で且つ連続して形成し、第二領
域と第五領域とが櫛歯状に対向して形成される横型半導
体装置において、第五領域の櫛歯の先端の凸部領域に第
七領域を形成せずに、第五領域より低濃度の第二導電形
の第四領域(オフセット領域)を形成するとよい。ま
た、この横型半導体装置において、第二導電形の半導体
基板に第一領域より高濃度の第一導電形の分離領域を介
して第一領域を形成し、第一領域と第二領域との間に、
第一領域より高濃度の第一導電形のバッファ領域を形成
する構造としてもよい。
れ離れて選択的に第二導電形のコレクタ領域となる第二
領域とウエル領域となる第五領域とを形成し、第五領域
の表面層に高濃度の第二導電形の第六領域とエミッタ領
域となる第一導電形の第七領域とを形成し、第五領域の
表面に第一絶縁膜を介してゲート電極を形成し、第七領
域と第六領域上に選択的にエミッタ電極を形成し、第二
領域上にコレクタ電極を形成し、第六領域と第二領域と
に挟まれる第一領域上に第二絶縁膜を形成し、第二絶縁
膜上に選択的にフィールドプレートとなる金属膜をゲー
ト電極と同材料、同工程で且つ連続して形成し、第二領
域と第五領域とが櫛歯状に対向して形成される横型半導
体装置において、第五領域の櫛歯の先端の凸部領域に第
七領域を形成せずに、第五領域より低濃度の第二導電形
の第四領域(オフセット領域)を形成するとよい。ま
た、この横型半導体装置において、第二導電形の半導体
基板に第一領域より高濃度の第一導電形の分離領域を介
して第一領域を形成し、第一領域と第二領域との間に、
第一領域より高濃度の第一導電形のバッファ領域を形成
する構造としてもよい。
【0011】さらに、第一半導体基板と第一導電形の第
二半導体基板とを絶縁分離用の第三絶縁膜を介して張り
合わせ、第二半導体基板を第一領域としてもよい。また
ドーズ量が7×1012cm-2以下のホウ素をイオン注入
して前記の第四領域(オフセット領域)を形成すると効
果的である。このような手段を講じることで、低濃度の
第四領域(オフセット領域)に空乏層が拡がり易くな
り、凸部領域での電界集中が緩和し、耐圧低下を回避す
ることができる。
二半導体基板とを絶縁分離用の第三絶縁膜を介して張り
合わせ、第二半導体基板を第一領域としてもよい。また
ドーズ量が7×1012cm-2以下のホウ素をイオン注入
して前記の第四領域(オフセット領域)を形成すると効
果的である。このような手段を講じることで、低濃度の
第四領域(オフセット領域)に空乏層が拡がり易くな
り、凸部領域での電界集中が緩和し、耐圧低下を回避す
ることができる。
【0012】
【発明の実施の形態】以下の説明では、第一導電形をn
形、第二導電形をp形とする。図1はこの発明の第1実
施例の横型のダイオードの要部断面図を示す。p形半導
体基板1上にn+ 分離領域2とn- ベース領域3をエピ
タキシャル成長で形成し、その表面層にp+ アノード領
域5、p形のオフセット領域4、n+ バッファ領域6お
よびn++カソード領域7を形成する。p+ アノード領域
5とn++カソード領域7に挟まれたオフセット領域4の
表面、n- ベース領域3の表面部12、n+ バッファ領
域6の表面およびp+ アノード領域5の一部表面とn++
カソード領域7一部表面に絶縁膜13が被覆され、その
上にフィールドプレート8がポリシリコンで形成され、
p+ アノード領域5上、n++カソード領域7上にそれぞ
れ、アノード電極9、カソード電極10が形成され、ア
ノード電極9とフィールドプレート8は電気的に接続さ
れる。
形、第二導電形をp形とする。図1はこの発明の第1実
施例の横型のダイオードの要部断面図を示す。p形半導
体基板1上にn+ 分離領域2とn- ベース領域3をエピ
タキシャル成長で形成し、その表面層にp+ アノード領
域5、p形のオフセット領域4、n+ バッファ領域6お
よびn++カソード領域7を形成する。p+ アノード領域
5とn++カソード領域7に挟まれたオフセット領域4の
表面、n- ベース領域3の表面部12、n+ バッファ領
域6の表面およびp+ アノード領域5の一部表面とn++
カソード領域7一部表面に絶縁膜13が被覆され、その
上にフィールドプレート8がポリシリコンで形成され、
p+ アノード領域5上、n++カソード領域7上にそれぞ
れ、アノード電極9、カソード電極10が形成され、ア
ノード電極9とフィールドプレート8は電気的に接続さ
れる。
【0013】図2は図1のダイオードの平面図を示す。
ここではアノード電極9、カソード電極10、フィール
ドプレート8、絶縁膜13等は省略されている。p+ ア
ノード領域5とn+ バッファ領域6は対向し、櫛歯状に
入り組んでおり、p+ アノード領域5とn++カソード領
域7に挟まれた表面はn- ベース領域3の表面である。
この表面は直線領域の表面部11と曲線領域の表面部1
2に分けられる。また、櫛歯状をしたp+ アノード領域
5の先端の凸部領域34にはオフセット領域4が形成さ
れている。
ここではアノード電極9、カソード電極10、フィール
ドプレート8、絶縁膜13等は省略されている。p+ ア
ノード領域5とn+ バッファ領域6は対向し、櫛歯状に
入り組んでおり、p+ アノード領域5とn++カソード領
域7に挟まれた表面はn- ベース領域3の表面である。
この表面は直線領域の表面部11と曲線領域の表面部1
2に分けられる。また、櫛歯状をしたp+ アノード領域
5の先端の凸部領域34にはオフセット領域4が形成さ
れている。
【0014】ここで、試作したダイオードの諸元を説明
する。直線で対向するp+ アノード領域5とn+ バッフ
ァ領域6との距離はドリフト長となり、その長さは30
μmであり、n- ベース領域3の比抵抗は5Ω・cmで
ある。また、絶縁膜13の厚さは0.8μm、オフセッ
ト領域4はホウ素をイオン注入し、深さは2μmで、p
+ アノード領域5とオフセット領域4の平面上の先端の
距離はマスク上で8μmである。また、オフセット領域
4を形成するためのイオン注入する不純物は、拡散深さ
の制御性や酸化膜、窒化膜等の通常のマスク材でパター
ンニングできる容易性の点で優れているホウ素が最適で
あるが、勿論、アルミニウム、ガリウム等の他の三族元
素を用いて形成することもできる。
する。直線で対向するp+ アノード領域5とn+ バッフ
ァ領域6との距離はドリフト長となり、その長さは30
μmであり、n- ベース領域3の比抵抗は5Ω・cmで
ある。また、絶縁膜13の厚さは0.8μm、オフセッ
ト領域4はホウ素をイオン注入し、深さは2μmで、p
+ アノード領域5とオフセット領域4の平面上の先端の
距離はマスク上で8μmである。また、オフセット領域
4を形成するためのイオン注入する不純物は、拡散深さ
の制御性や酸化膜、窒化膜等の通常のマスク材でパター
ンニングできる容易性の点で優れているホウ素が最適で
あるが、勿論、アルミニウム、ガリウム等の他の三族元
素を用いて形成することもできる。
【0015】図3はオフット領域のホウ素ドーズ量と耐
圧の関係図を示す。前記の諸元のダイオードのオフセッ
ト領域のホウ素ドーズ量を5×1011〜1×1013cm
-2に変化させ、耐圧を測定した。その結果、点線で示し
たオフセット領域無の耐圧より高い耐圧を示すドーズ量
は7×1012cm-2以下である。しかし耐圧設計上は余
裕をみて2×1012cm-2以下が好ましい。また、下限
値はn- ベース領域3の濃度と同一の濃度になるドーズ
量である。
圧の関係図を示す。前記の諸元のダイオードのオフセッ
ト領域のホウ素ドーズ量を5×1011〜1×1013cm
-2に変化させ、耐圧を測定した。その結果、点線で示し
たオフセット領域無の耐圧より高い耐圧を示すドーズ量
は7×1012cm-2以下である。しかし耐圧設計上は余
裕をみて2×1012cm-2以下が好ましい。また、下限
値はn- ベース領域3の濃度と同一の濃度になるドーズ
量である。
【0016】図4はこの発明の第2実施例の横型のダイ
オードの要部断面図である。n形半導体基板16とn-
ベース領域3となるn形半導体基板18を貼り合わせ酸
化膜17を介して貼り合わせた貼り合わせ基板19に横
型のダイオードを形成する。貼り合わせ基板18の厚さ
が10μm、比抵抗が5Ω・cmである。このn形半導
体基板18上に図1と同様の横型のダイオードを形成す
る。
オードの要部断面図である。n形半導体基板16とn-
ベース領域3となるn形半導体基板18を貼り合わせ酸
化膜17を介して貼り合わせた貼り合わせ基板19に横
型のダイオードを形成する。貼り合わせ基板18の厚さ
が10μm、比抵抗が5Ω・cmである。このn形半導
体基板18上に図1と同様の横型のダイオードを形成す
る。
【0017】図5はこの発明の第3実施例の横型のIG
BTの要部断面図を示す。p形半導体基板1上にn+ 分
離領域2とn- ベース層3をエピタキシャル成長で形成
し、その表面層にpウエル領域20、p形のオフセット
領域4、p+ 領域21、n+エミッタ領域30(この図
は凸部領域を示すため、このn+ エミッタ領域30領域
は存在しない)とnバッファ領域22、p+ コレクタ領
域23を形成する。pウエル領域20上とオフセット領
域4上の一部にゲート酸化膜27、またオフセット領域
4上の他の一部、n- ベース領域3上とnバッファ領域
22上に絶縁膜13を被覆し、ゲート酸化膜27上にゲ
ート電極25と絶縁膜13上にフィールドプレート8を
ポリシリコンで同時形成する。p+ 領域21上、p+ コ
レクタ領域23上にエミッタ電極24、コレクタ電極2
6をそれぞれ形成する。勿論図示されていないn+ エミ
ッタ領域30上にもエミッタ電極24は形成される。オ
フセット領域4の形成はダイオードの場合と同じであ
り、ホウ素のイオン注入で、ドーズ量は7×1012以
下、深さは2μm、pウエル領域20とオフセット領域
4の平面上の先端の距離はマスク上で8μmである。こ
のオフセット領域4を形成する箇所にはn+ エミッタ領
域30は形成しない。
BTの要部断面図を示す。p形半導体基板1上にn+ 分
離領域2とn- ベース層3をエピタキシャル成長で形成
し、その表面層にpウエル領域20、p形のオフセット
領域4、p+ 領域21、n+エミッタ領域30(この図
は凸部領域を示すため、このn+ エミッタ領域30領域
は存在しない)とnバッファ領域22、p+ コレクタ領
域23を形成する。pウエル領域20上とオフセット領
域4上の一部にゲート酸化膜27、またオフセット領域
4上の他の一部、n- ベース領域3上とnバッファ領域
22上に絶縁膜13を被覆し、ゲート酸化膜27上にゲ
ート電極25と絶縁膜13上にフィールドプレート8を
ポリシリコンで同時形成する。p+ 領域21上、p+ コ
レクタ領域23上にエミッタ電極24、コレクタ電極2
6をそれぞれ形成する。勿論図示されていないn+ エミ
ッタ領域30上にもエミッタ電極24は形成される。オ
フセット領域4の形成はダイオードの場合と同じであ
り、ホウ素のイオン注入で、ドーズ量は7×1012以
下、深さは2μm、pウエル領域20とオフセット領域
4の平面上の先端の距離はマスク上で8μmである。こ
のオフセット領域4を形成する箇所にはn+ エミッタ領
域30は形成しない。
【0018】図6は図5のIGBTの平面図を示す。こ
こではコレクタ電極26、エミッタ電極24、フィール
ドプレート8、絶縁膜13、ゲート酸化膜27およびゲ
ート電極25は省略されている。pウエル領域20とn
バッファ領域22は対向し、櫛歯状に入り組んでおり、
pウエル領域20とnバッファ領域22に挟まれた表面
はn- ベース領域3の表面である。この表面は直線領域
の表面部11と曲線領域の表面部12に分けられる。ま
た、櫛歯状をしたpウエル領域20の先端の凸部領域3
5にはオフセット領域4が形成され、この箇所にはn+
エミッタ領域30は形成されない。
こではコレクタ電極26、エミッタ電極24、フィール
ドプレート8、絶縁膜13、ゲート酸化膜27およびゲ
ート電極25は省略されている。pウエル領域20とn
バッファ領域22は対向し、櫛歯状に入り組んでおり、
pウエル領域20とnバッファ領域22に挟まれた表面
はn- ベース領域3の表面である。この表面は直線領域
の表面部11と曲線領域の表面部12に分けられる。ま
た、櫛歯状をしたpウエル領域20の先端の凸部領域3
5にはオフセット領域4が形成され、この箇所にはn+
エミッタ領域30は形成されない。
【0019】図7はこの発明の第4実施例の横型のIG
BTの要部断面図である。n形半導体基板16とn- ベ
ース領域3となるn形半導体基板18を貼り合わせ酸化
膜17を介して貼り合わせた貼り合わせ基板19に横型
のIGBTを形成する。尚、図1、図5のn+ 分離領域
2および図4、図7の貼り合わせ酸化膜17は、図では
示されない外周で表面から選択的に拡散されたn+ 分離
領域と接続し、n- ベース領域3を多数のブロックに分
け、高耐圧パワーICなどを構成することができる。
BTの要部断面図である。n形半導体基板16とn- ベ
ース領域3となるn形半導体基板18を貼り合わせ酸化
膜17を介して貼り合わせた貼り合わせ基板19に横型
のIGBTを形成する。尚、図1、図5のn+ 分離領域
2および図4、図7の貼り合わせ酸化膜17は、図では
示されない外周で表面から選択的に拡散されたn+ 分離
領域と接続し、n- ベース領域3を多数のブロックに分
け、高耐圧パワーICなどを構成することができる。
【0020】
【発明の効果】この発明によれば、櫛歯状のパターンを
有する高耐圧の横型半導体素子において、素子耐圧の低
下を引き起こす櫛歯の先端に当たる、ダイオードのp+
アノード領域やIGBTのpウエル領域の凸部領域に、
これらの領域より低濃度のオフセット領域を形成するこ
とで、空乏層を拡がり易くし、この凸部領域の電界集中
を防止し、耐圧低下を防ぐ。またIGBTの場合は、電
界集中があると、その箇所でラッチアップ(異常点弧)
が起こり、素子破壊するため、この凸部領域の電界集中
防止は素子のラッチアップ耐量を向上させることができ
る。
有する高耐圧の横型半導体素子において、素子耐圧の低
下を引き起こす櫛歯の先端に当たる、ダイオードのp+
アノード領域やIGBTのpウエル領域の凸部領域に、
これらの領域より低濃度のオフセット領域を形成するこ
とで、空乏層を拡がり易くし、この凸部領域の電界集中
を防止し、耐圧低下を防ぐ。またIGBTの場合は、電
界集中があると、その箇所でラッチアップ(異常点弧)
が起こり、素子破壊するため、この凸部領域の電界集中
防止は素子のラッチアップ耐量を向上させることができ
る。
【図1】この発明の第1実施例の横型のダイオードの要
部断面図
部断面図
【図2】図1のダイオードの平面図
【図3】オフット領域の不純物ドープ量と耐圧の関係図
【図4】この発明の第2実施例の横型のダイオードの要
部断面図
部断面図
【図5】この発明の第3実施例の横型のIGBTの要部
断面図
断面図
【図6】図5のIGBTの平面図
【図7】この発明の第4実施例の横型のIGBTの要部
断面図
断面図
【図8】横型のダイオードの従来構造で要部断面図
【図9】横型のIGBTの従来構造で要部断面図
【図10】図8の横型のダイオードの平面図
【図11】従来の横型のダイオードに逆電圧を印加した
場合の電位分布図
場合の電位分布図
1 p形半導体基板 2 n+ 分離領域 3 n- ベース領域 4 オフセット領域 5 p+ アノード領域 6 nバッファ領域 7 n++カソード領域 8 フィールドプレート 9 アノード電極 10 カソード電極 11 表面部 12 表面部 13 絶縁膜 16 n形半導体基板 17 貼り合わせ酸化膜 18 n形半導体基板 19 貼り合わせ基板 20 pウエル領域 21 p+ 領域 22 nバッファ領域 23 p+ コレクタ領域 24 エミッタ電極 25 ゲート電極 26 コレクタ電極 27 ゲート酸化膜 30 n+ エミッタ領域 31 等電位線 32 電界集中箇所 33 電界集中箇所 34 凸部領域 35 凸部領域 A アノード端子 K カソード端子 E エミッタ端子 G ゲート端子 C コレクタ端子
Claims (6)
- 【請求項1】第一導電形の第一領域の表面層に、アノー
ド領域となる第二導電形の第二領域と、第二領域と離れ
てカソード領域となる第一導電形の第三領域とが選択的
にそれぞれ形成され、第二領域と第三領域に挟まれる第
一領域の表面層に絶縁膜が形成され、第二領域上と第三
領域上にアノード電極、カソード電極がそれぞれ形成さ
れ、絶縁膜上に選択的にフィールドプレートとなる導電
膜が形成され、アノード電極と導電膜とが接続され、第
二領域と第三領域とが櫛歯状に対向して形成される横型
半導体装置において、第二領域の櫛歯の先端の凸部領域
に第二領域より低濃度の第二導電形の第四領域(オフセ
ット領域)が形成されることを特徴とする高耐圧横型半
導体装置。 - 【請求項2】第二導電形の半導体基板上に、第一領域よ
り高濃度の第一導電形の分離領域を介して、第一領域が
形成され、第一領域と第三領域との間に、第一領域と第
三領域との中間の濃度の第一導電形のバッファ領域が形
成されることを特徴とする請求項1記載の高耐圧横型半
導体装置。 - 【請求項3】第一導電形の第一領域の表面層に、それぞ
れ離れて選択的にコレクタ領域となる第二導電形の第二
領域とウエル領域となる第二導電形の第五領域とが形成
され、第五領域の表面層に高濃度の第二導電形の第六領
域とエミッタ領域となる第一導電形の第七領域とが形成
され、第五領域の表面に第一絶縁膜を介してゲート電極
が形成され、第七領域と第六領域上に選択的にエミッタ
電極が形成され、第二領域上にコレクタ電極が形成さ
れ、第六領域と第二領域とに挟まれる第一領域上に第二
絶縁膜が形成され、第二絶縁膜上に選択的にフィールド
プレートとなる金属膜がゲート電極と同一材料、同一工
程で且つ連続して形成され、第二領域と第五領域とが櫛
歯状に対向して形成される横型半導体装置において、第
五領域の櫛歯の先端の凸部領域に第七領域を形成せず
に、第五領域より低濃度の第二導電形の第四領域(オフ
セット領域)が形成されることを特徴とする高耐圧横型
半導体装置。 - 【請求項4】第二導電形の半導体基板に、第一領域より
高濃度の第一導電形の分離領域を介して、第一領域が形
成され、第一領域と第二領域との間に、第一領域より高
濃度の第一導電形のバッファ領域が形成されることを特
徴とする請求項3記載の高耐圧横型半導体装置。 - 【請求項5】第一半導体基板と第一導電形の第二半導体
基板とを絶縁分離用の第三絶縁膜を介して張り合わせ、
第二半導体基板を第一領域とすることを特徴とする請求
項1または2記載の高耐圧横型半導体装置。 - 【請求項6】ドーズ量が7×1012cm-2以下のホウ素
をイオン注入して第四領域(オフセット領域)が形成さ
れることを特徴とする請求項1または3記載の高耐圧横
型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22621695A JPH0974187A (ja) | 1995-09-04 | 1995-09-04 | 高耐圧横型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22621695A JPH0974187A (ja) | 1995-09-04 | 1995-09-04 | 高耐圧横型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0974187A true JPH0974187A (ja) | 1997-03-18 |
Family
ID=16841721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22621695A Pending JPH0974187A (ja) | 1995-09-04 | 1995-09-04 | 高耐圧横型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0974187A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198436A (ja) * | 2000-12-25 | 2002-07-12 | Sanyo Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
JP2008186921A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
JP2016134551A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ショットキーバリアダイオード |
-
1995
- 1995-09-04 JP JP22621695A patent/JPH0974187A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198436A (ja) * | 2000-12-25 | 2002-07-12 | Sanyo Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
JP2008186921A (ja) * | 2007-01-29 | 2008-08-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
US8928101B2 (en) | 2010-10-06 | 2015-01-06 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
JP2016134551A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ショットキーバリアダイオード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
JPH03270273A (ja) | 半導体装置およびその製造方法 | |
JPWO2002097888A1 (ja) | 電力用半導体装置 | |
JP2002185019A (ja) | 半導体装置及びその製造方法 | |
JPH0457111B2 (ja) | ||
JPH1197716A (ja) | Mosコントロールダイオード及びその製造方法 | |
US20010026984A1 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode, and method for fabricating the same | |
US6914270B2 (en) | IGBT with PN insulation and production method | |
JP2017183346A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11243200A (ja) | 半導体装置 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JPH0974187A (ja) | 高耐圧横型半導体装置 | |
JP2001168335A (ja) | 縦型半導体装置 | |
JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JPH10200104A (ja) | 電圧駆動型半導体装置及びその製造方法 | |
JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
JP3904725B2 (ja) | 半導体装置及びその製造方法 | |
JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
JP3562282B2 (ja) | 半導体装置 | |
JPS584829B2 (ja) | 半導体集積回路 | |
KR100264729B1 (ko) | 수평형 실리콘 온 인슐레이터 전력 모스페트 및 그 제조 방법 | |
WO1996029744A1 (fr) | Semi-conducteur plan, son procede de fabrication et convertisseur de puissance |