JPS63111727A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS63111727A JPS63111727A JP25705786A JP25705786A JPS63111727A JP S63111727 A JPS63111727 A JP S63111727A JP 25705786 A JP25705786 A JP 25705786A JP 25705786 A JP25705786 A JP 25705786A JP S63111727 A JPS63111727 A JP S63111727A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- comparators
- input
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ／ディジタル（＾／Ｄ）変換器、特に
映像信号処理装置に於けるＡ／Ｄ変換器に関するもので
ある。
映像信号処理装置に於けるＡ／Ｄ変換器に関するもので
ある。
従来、映像信号などの広帯域信号のＡ／Ｄ変換器として
は、全並列型が多く用いられてきた。
は、全並列型が多く用いられてきた。
しかしながら、全並列型のＡ／Ｄ変換器では、高速変換
が可能であるが、ｎビットのＡ／Ｄ変換器を構成する為
には２ｎ−１個の高精度の比較器を使用しなければなら
ず、したがってビット数の多いものは高価でありた。
が可能であるが、ｎビットのＡ／Ｄ変換器を構成する為
には２ｎ−１個の高精度の比較器を使用しなければなら
ず、したがってビット数の多いものは高価でありた。
人間の視覚や聴覚は入力（光、音）レベルに対して直線
的ではなく、低レベルの入力に対しては高い分解能を持
つが、高レベルの人力に対しては、分解能が低下する。
的ではなく、低レベルの入力に対しては高い分解能を持
つが、高レベルの人力に対しては、分解能が低下する。
例えば視覚の場合、誤差の検知限は人力レベルに対して
１％程度であると言われている。
１％程度であると言われている。
そこで、本発明では、以上のことを考慮して、映像信号
のＡ／Ｄ変換に際して、信号レベルに応じてＡ／Ｄ変換
の分解能を可変とする事により比較器の個数を大幅に削
減した全並列型のＡ／Ｄ変換器を実現しＡ／Ｄ変換器の
小型化、低消費電力化およびローコスト化を可能とする
ことを目的とし、そのために、基準電圧と入力信号とを
比較してＡ／Ｄ変換する手段と、手段に与える基準電圧
を入力信号レベルに応じて変更する手段とを具える。
のＡ／Ｄ変換に際して、信号レベルに応じてＡ／Ｄ変換
の分解能を可変とする事により比較器の個数を大幅に削
減した全並列型のＡ／Ｄ変換器を実現しＡ／Ｄ変換器の
小型化、低消費電力化およびローコスト化を可能とする
ことを目的とし、そのために、基準電圧と入力信号とを
比較してＡ／Ｄ変換する手段と、手段に与える基準電圧
を入力信号レベルに応じて変更する手段とを具える。
本発明は、入力信号レベルに応じてＡ／Ｄ変換のための
基準電圧を変更する。
基準電圧を変更する。
第１図は本発明の実施例を示す。本実施例は分解能を決
定する第１ステージ１００と、第１ステージ１００によ
り決定された分解能により＾／Ｄ変換を行なう第２ステ
ージ２００とに大別される。
定する第１ステージ１００と、第１ステージ１００によ
り決定された分解能により＾／Ｄ変換を行なう第２ステ
ージ２００とに大別される。
第１図に示すように、入力端子１０に入力されたアナロ
グ信号（映像信号）は、ダイナミックレンジ決定の為の
基準電圧入力端子１１の基準電圧ＶＲｃｒ及び抵抗Ｒ１
，Ｒ２，Ｒ３，Ｒ４，およびＲ５により分圧された各分
圧基準電圧と、比較器１７゜１８、１９．２０および２
１により各々比較され、各々の比較出力は、エンコーダ
２２に入力される。２３゜２４、２５．および２６はバ
ッファアンプであって、各分圧基準電圧を増幅する。２
７．２８．２９および３０は半導体スイッチであって、
後述する選択信号によって、バッファアンプ２３〜２６
のうちの１つを選択して、その出力（分圧基準電圧）を
第２ステージ２００に入力する。
グ信号（映像信号）は、ダイナミックレンジ決定の為の
基準電圧入力端子１１の基準電圧ＶＲｃｒ及び抵抗Ｒ１
，Ｒ２，Ｒ３，Ｒ４，およびＲ５により分圧された各分
圧基準電圧と、比較器１７゜１８、１９．２０および２
１により各々比較され、各々の比較出力は、エンコーダ
２２に入力される。２３゜２４、２５．および２６はバ
ッファアンプであって、各分圧基準電圧を増幅する。２
７．２８．２９および３０は半導体スイッチであって、
後述する選択信号によって、バッファアンプ２３〜２６
のうちの１つを選択して、その出力（分圧基準電圧）を
第２ステージ２００に入力する。
エンコーダ２２では、各比較器１７〜２１からの比較出
力信号により入力アナログ信号電圧のレベルを判定し、
人力アナログ信号電圧のレベルよりも大きな分圧基準電
圧の中で最小のものを半導体スイッチ２７．２８．２９
．および３０のうち １つを選択信号５１〜Ｓ４により
択一的に選択する事により、第２ステージ２００の基準
電圧ＶＲＩ！Ｆ’ として同ステージ２００に入力する
。又エンコーダ２２は、基準電圧レベルの情報を第２ス
テージ２００のエンコーダ３０に信号Ｂφ、 Ｂｌおよ
びＯＶＦによりて入力する。信号ＯＶＦはオーバフロー
のあったことの情報を、又信号Ｂφ、６１は、その組合
せによりスイッチ２７〜３０のうちのどれが選択された
かの情報をそれぞれ送る。
力信号により入力アナログ信号電圧のレベルを判定し、
人力アナログ信号電圧のレベルよりも大きな分圧基準電
圧の中で最小のものを半導体スイッチ２７．２８．２９
．および３０のうち １つを選択信号５１〜Ｓ４により
択一的に選択する事により、第２ステージ２００の基準
電圧ＶＲＩ！Ｆ’ として同ステージ２００に入力する
。又エンコーダ２２は、基準電圧レベルの情報を第２ス
テージ２００のエンコーダ３０に信号Ｂφ、 Ｂｌおよ
びＯＶＦによりて入力する。信号ＯＶＦはオーバフロー
のあったことの情報を、又信号Ｂφ、６１は、その組合
せによりスイッチ２７〜３０のうちのどれが選択された
かの情報をそれぞれ送る。
第２ステージ２００は従来と同じ全並列型Ａ／Ｄ変換器
を構成する。すなわち第１ステージ１００により決定さ
れた基準電圧ＶＲＥＦ’を所要数の抵抗「１〜ｒｍによ
り分・注し、その各々の電圧と入力アナログ信号とを所
要数の比較器ｃ１〜ｃｍにより比較して、エンコーダ３
０にその比較結果を入力する。エンコーダ３０では、各
比較器からの信号と第１ステージからの信号（ＯＶＦ、
Ｂｌ、 Ｂφ）とにより、その出力値（人力アナロ
グ信号電圧に対応するディジタル電圧値）を決定して、
その値を出力端子１０００に送り出す。
を構成する。すなわち第１ステージ１００により決定さ
れた基準電圧ＶＲＥＦ’を所要数の抵抗「１〜ｒｍによ
り分・注し、その各々の電圧と入力アナログ信号とを所
要数の比較器ｃ１〜ｃｍにより比較して、エンコーダ３
０にその比較結果を入力する。エンコーダ３０では、各
比較器からの信号と第１ステージからの信号（ＯＶＦ、
Ｂｌ、 Ｂφ）とにより、その出力値（人力アナロ
グ信号電圧に対応するディジタル電圧値）を決定して、
その値を出力端子１０００に送り出す。
以上によれば、入力アナログ信号に対する分解能を４段
階に切換えることができ、例えば総合で８ビツトのダイ
ナミックレンジを得る為には、全部で比較器は６９個で
済み、同じダイナミックレンジを得るために従来は比較
器が２５５個必要であったのに比べて、約属となり、小
型でローコストの高速Ａ／Ｄ変換器が実現出来る。
階に切換えることができ、例えば総合で８ビツトのダイ
ナミックレンジを得る為には、全部で比較器は６９個で
済み、同じダイナミックレンジを得るために従来は比較
器が２５５個必要であったのに比べて、約属となり、小
型でローコストの高速Ａ／Ｄ変換器が実現出来る。
なお、以上の説明においては、第１ステージ１００でダ
イナミックレンジを４つに等分した場合について説明し
たが、これは４つである必要はなく、いくつに分けても
構わない。又等分する必要もなく、分解能の切り換り点
は抵抗８１〜Ｒ５により任意に設定する事が可能である
。
イナミックレンジを４つに等分した場合について説明し
たが、これは４つである必要はなく、いくつに分けても
構わない。又等分する必要もなく、分解能の切り換り点
は抵抗８１〜Ｒ５により任意に設定する事が可能である
。
以上説明したように本発明によれば、少ない比較器数で
広帯域信号をＡ／Ｄ変換することができる。
広帯域信号をＡ／Ｄ変換することができる。
第１図は本発明の実施例を示す回路図である。
ｌＯ・・・アナログ入力端子、
１１・・・基準電圧入力端子、
１２〜１６・・・基準電圧分圧用抵抗、１７〜２１．
ｃ＋ 〜ｃｍ ＋＋＋電圧比較器、２３〜２６・・・
バッファ、 ２７〜３０・・・アナログスイッチ、 ２２、３０・・・エンコーダ、 ｒ１〜ｒｍ・・・基準電圧分圧用抵抗、１０００・・・
出力端子、 １００・・・第１ステージ、 ２００・・・第２ステージ。
ｃ＋ 〜ｃｍ ＋＋＋電圧比較器、２３〜２６・・・
バッファ、 ２７〜３０・・・アナログスイッチ、 ２２、３０・・・エンコーダ、 ｒ１〜ｒｍ・・・基準電圧分圧用抵抗、１０００・・・
出力端子、 １００・・・第１ステージ、 ２００・・・第２ステージ。
Claims (1)
- 【特許請求の範囲】 基準電圧と入力信号とを比較してＡ／Ｄ変換する手段と
、 該手段に与える前記基準電圧を入力信号レベルに応じて
変更する手段とを具えたことを特徴とするＡ／Ｄ変換器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25705786A JPS63111727A (ja) | 1986-10-30 | 1986-10-30 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25705786A JPS63111727A (ja) | 1986-10-30 | 1986-10-30 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63111727A true JPS63111727A (ja) | 1988-05-17 |
Family
ID=17301138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25705786A Pending JPS63111727A (ja) | 1986-10-30 | 1986-10-30 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111727A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243813A (ja) * | 1988-08-03 | 1990-02-14 | Sharp Corp | Ａ／ｄ変換器 |
| JPH0548458A (ja) * | 1991-08-20 | 1993-02-26 | Sharp Corp | Ａ／ｄ変換回路 |
-
1986
- 1986-10-30 JP JP25705786A patent/JPS63111727A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243813A (ja) * | 1988-08-03 | 1990-02-14 | Sharp Corp | Ａ／ｄ変換器 |
| JPH0548458A (ja) * | 1991-08-20 | 1993-02-26 | Sharp Corp | Ａ／ｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
| JPH0443718A (ja) | 並列型ａ／ｄ変換器 | |
| JPS61120530A (ja) | アナログ・デジタル変換器 | |
| JP2995599B2 (ja) | アナログデジタル変換方法 | |
| JPH08162956A (ja) | 単一のコンバータモジュールを使用する二重入力アナログ−ディジタルコンバータ | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JP2001345700A (ja) | Ａ／ｄ変換回路 | |
| US20120092203A1 (en) | Analog to digital converter and signal processing system | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| JPH0212416B2 (ja) | ||
| JPH0590965A (ja) | Ａ／ｄコンバータ | |
| JPH0879078A (ja) | 直並列型アナログ／ディジタル変換器 | |
| JPH03237821A (ja) | 信号変換装置 | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| JP2000278134A (ja) | Ｄ／ａコンバータ | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 | |
| JPH0715331A (ja) | アナログ／デジタル変換回路 | |
| JPS6376523A (ja) | アナログ・デイジタル変換器 | |
| JPH0522145A (ja) | アナログ・デジタル変換器 |