JPS6295823A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS6295823A JPS6295823A JP23712485A JP23712485A JPS6295823A JP S6295823 A JPS6295823 A JP S6295823A JP 23712485 A JP23712485 A JP 23712485A JP 23712485 A JP23712485 A JP 23712485A JP S6295823 A JPS6295823 A JP S6295823A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- gate electrode
- integrated circuit
- manufacturing
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製法に関する。
半導体集積回路の製法として、従来、ゲート電極金属や
配線金属にシリサイド系の化合物やナイトライド系の高
融点化合物が使われている。例えばＧａＡｓを用いたシ
ョットキーゲート型電界効果トランジスターではＷ Ｓ
ｉやＷＮの高融点材料をゲート電極に用い同時にこれ
らをイオン注入時のマスクとして用い自己整合的にゲー
ト電極近傍に高濃度不純物領域を形成し、ソース直列抵
抗を低減した高性能なトランジスター（耐熱ゲート自己
整合型電界効果トランジスタという）が開発されている
。
配線金属にシリサイド系の化合物やナイトライド系の高
融点化合物が使われている。例えばＧａＡｓを用いたシ
ョットキーゲート型電界効果トランジスターではＷ Ｓ
ｉやＷＮの高融点材料をゲート電極に用い同時にこれ
らをイオン注入時のマスクとして用い自己整合的にゲー
ト電極近傍に高濃度不純物領域を形成し、ソース直列抵
抗を低減した高性能なトランジスター（耐熱ゲート自己
整合型電界効果トランジスタという）が開発されている
。
この製造工程を第３ａ図〜第３ｅ図に示す。まず半絶縁
性ＧａＡｓでなる基板（３１）に対して適度な不純物濃
度となるように、例えばｎ型の半導体層（３２）をＳｉ
の如きｎ型不純物のイオン注入により形成する。（
第３ａ図） 次にゲート電極金属（３３）となる例えばＷＳｉ を
全面に付着させ（第１ｂ図）、ゲート電極として必要な
領域だけをレジスト（３４）でパターニングし他の部分
は例えば反応性イオンエツチングの技術により取り除く
。（第１ｃ図） このようにして形成されたゲート電極をマスクに再びイ
オン注入法により高濃度不純物層（３５）を形成°シ（
第１ｄ図）、打ち込まれたイオンを活性化するための熱
処理を経て最後にソース電極（３６）ドレイン電極（３
７）を形成することで完成する。
性ＧａＡｓでなる基板（３１）に対して適度な不純物濃
度となるように、例えばｎ型の半導体層（３２）をＳｉ
の如きｎ型不純物のイオン注入により形成する。（
第３ａ図） 次にゲート電極金属（３３）となる例えばＷＳｉ を
全面に付着させ（第１ｂ図）、ゲート電極として必要な
領域だけをレジスト（３４）でパターニングし他の部分
は例えば反応性イオンエツチングの技術により取り除く
。（第１ｃ図） このようにして形成されたゲート電極をマスクに再びイ
オン注入法により高濃度不純物層（３５）を形成°シ（
第１ｄ図）、打ち込まれたイオンを活性化するための熱
処理を経て最後にソース電極（３６）ドレイン電極（３
７）を形成することで完成する。
（第１ｅ図）
この場合ＷＳ ｉは壽肘＝梗高融点材料であるため熱処
理を経てもＧａＡｓと反応せず良好なショットキー特性
が得られる。
理を経てもＧａＡｓと反応せず良好なショットキー特性
が得られる。
またＳｉ−ＣＭＯ８を使ったＶＬＳＩ の配線にも高
融点である性質に注目してシリサイド系の材料が使われ
始めている。このように高融点材料であるシリサイド系
化合物、ナイトライド系化合物は半導体集積回路の主要
材料になりつつある。
融点である性質に注目してシリサイド系の材料が使われ
始めている。このように高融点材料であるシリサイド系
化合物、ナイトライド系化合物は半導体集積回路の主要
材料になりつつある。
〔発明が解決しようとしている問題点〕従来高融点材料
である゛シリサイド系の化合物やナイトライド系の化合
物は、その膜形成方法は、はとんどがスパッター法によ
るものであった。
である゛シリサイド系の化合物やナイトライド系の化合
物は、その膜形成方法は、はとんどがスパッター法によ
るものであった。
しかしながらスパッター法で膜を形成する場合基板がプ
ラズマ中にさらされていわゆる「スパック、−ダメージ
」を受けてしまい素子の特性が変動したり悪化する場合
がある。
ラズマ中にさらされていわゆる「スパック、−ダメージ
」を受けてしまい素子の特性が変動したり悪化する場合
がある。
また前述の耐熱ゲート自己整合型電界効果トランジスタ
ーではゲート電極形成のためにレジストをマスクに反応
性イオンエツチング法で必要な領域以外を取り除かなけ
ればならない（第１ｃ図参照）が、この際、結晶基板上
もわずかにエツチングしてしまう恐れがあり、そのため
注入層の深さカ変ってしまい設計通りのトランジスター
が得うれない場合が起こる。
ーではゲート電極形成のためにレジストをマスクに反応
性イオンエツチング法で必要な領域以外を取り除かなけ
ればならない（第１ｃ図参照）が、この際、結晶基板上
もわずかにエツチングしてしまう恐れがあり、そのため
注入層の深さカ変ってしまい設計通りのトランジスター
が得うれない場合が起こる。
本発明は前述の問題点を鑑みダメージのない方法で高融
点材料であるシリサイド系の化合物やナイトライド系の
化合物を形成する手段を提供するものである。
点材料であるシリサイド系の化合物やナイトライド系の
化合物を形成する手段を提供するものである。
薄膜生成法には、従来より熱ＣＶＤ法、プラズマＣＶＤ
法、スパッター法などがあるが近年ＥＣＲ（Ｅｌｅｃｔ
ｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎｃｅ）イ
オン源によるプラズマ生成による膜生成法が考案された
。
法、スパッター法などがあるが近年ＥＣＲ（Ｅｌｅｃｔ
ｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏｎａｎｃｅ）イ
オン源によるプラズマ生成による膜生成法が考案された
。
その概要図を第２図に示す。プラズマ発生室２１におい
て発生したプラズマはマグネットコイル２３により形成
された発散磁界によりプラズマ流となって膜の形成室２
２に導入され、そこで反応ガス２４と反応して所望の反
応物を生成し基板上に堆積する。この方法であると、プ
ラズマ発生室２１と膜の形成室２２とが分離しているた
め基板を直接プラズマにさらすことなく、シかもＥＣＲ
の原理により高密度なプラズマが発生し、その反応を利
用するため他の方法よりもはるかに低温でシリサイド系
の化合物やナイトライド系の化合物の形成が容易である
。
て発生したプラズマはマグネットコイル２３により形成
された発散磁界によりプラズマ流となって膜の形成室２
２に導入され、そこで反応ガス２４と反応して所望の反
応物を生成し基板上に堆積する。この方法であると、プ
ラズマ発生室２１と膜の形成室２２とが分離しているた
め基板を直接プラズマにさらすことなく、シかもＥＣＲ
の原理により高密度なプラズマが発生し、その反応を利
用するため他の方法よりもはるかに低温でシリサイド系
の化合物やナイトライド系の化合物の形成が容易である
。
本発明を半導体集積回路の製造に適用すると例えばＧａ
Ａｓのゲート、電極にシリサイド系の化合物やナイトラ
イド系の化合物を利用する場合「スパッターダメージ」
がなく、しかも低温で良質の膜生成が可能なので素子特
性の劣化は起こり得ない。
Ａｓのゲート、電極にシリサイド系の化合物やナイトラ
イド系の化合物を利用する場合「スパッターダメージ」
がなく、しかも低温で良質の膜生成が可能なので素子特
性の劣化は起こり得ない。
また前述の耐熱ゲート自己整合型電界効果トランジスタ
の製造工程においてもゲート電極形成のために反応性イ
オンエツチングを用いずとも低温生成であるがゆえ単な
るリフトオフ法によりゲート電極形成が可能である。ま
た配線金属としてシリサイド系の化合物を利用する場合
も「スパッターダメージ」がなく素子特性の変動が起こ
らないのは当然のことである。また本発明において反応
用ガスにＴＭＡ （）リメチルアルミニウム）、プラ
ズマ発生用ガスにＮ２ を用いればＡｌＮ が容易を
と得られる。ＧａＡｓショットキゲート電界効果トラン
ジスター製造工程において、本発明で形成したＡｌＮ膜
を通してイオン注入することにより能動層を薄層化し高
性能な電界効果トランジスタが得ることもできる。
の製造工程においてもゲート電極形成のために反応性イ
オンエツチングを用いずとも低温生成であるがゆえ単な
るリフトオフ法によりゲート電極形成が可能である。ま
た配線金属としてシリサイド系の化合物を利用する場合
も「スパッターダメージ」がなく素子特性の変動が起こ
らないのは当然のことである。また本発明において反応
用ガスにＴＭＡ （）リメチルアルミニウム）、プラ
ズマ発生用ガスにＮ２ を用いればＡｌＮ が容易を
と得られる。ＧａＡｓショットキゲート電界効果トラン
ジスター製造工程において、本発明で形成したＡｌＮ膜
を通してイオン注入することにより能動層を薄層化し高
性能な電界効果トランジスタが得ることもできる。
また反応用ガスにＷ（ＱＣ）６．プラズマ発生用ガスに
ＳｉＨ４を用いればＷＳｉｘも得ることができる。
ＳｉＨ４を用いればＷＳｉｘも得ることができる。
本発明の有用性を示す１例としてＧａＡｓショットキゲ
ート電界効果トランジスタの製法を用いて説明する。
ート電界効果トランジスタの製法を用いて説明する。
先ず第３ａ図に示すようにＧａＡｓからなる半絶縁性基
板０υの表面にイオン注入・法によりｎ型不純物となり
得るイオン（例えばＳｉ”）を打ち込み動作層（２）を
形成する。次に第３ｂ図に示すようにレジストを用いて
通常のフォトリソグラフィ技術によりゲート電極領域と
なる部分のレジストパターン０３を形成する。その後Ｅ
ＣＲイオン源を用いた膜生成法により耐熱性を有する化
合物であるＷＮＱ４）を約５００ＯＡ厚で形成する。（
第３ｃ図）この場合、第２図の装置において反応用ガス
２４にＷ（ＱＣ）６． プラズマ発生用ガス２５にＮ２
を使えばよい。
板０υの表面にイオン注入・法によりｎ型不純物となり
得るイオン（例えばＳｉ”）を打ち込み動作層（２）を
形成する。次に第３ｂ図に示すようにレジストを用いて
通常のフォトリソグラフィ技術によりゲート電極領域と
なる部分のレジストパターン０３を形成する。その後Ｅ
ＣＲイオン源を用いた膜生成法により耐熱性を有する化
合物であるＷＮＱ４）を約５００ＯＡ厚で形成する。（
第３ｃ図）この場合、第２図の装置において反応用ガス
２４にＷ（ＱＣ）６． プラズマ発生用ガス２５にＮ２
を使えばよい。
次にリフトオフ法によりゲート電極部以外のＷＮα→を
除去しゲート電極αＱを形成する。（第３ｄ図）次にこ
のゲート電極ａυをマスクにイオン注入法で高濃度不純
物領域となる半導体層ｑｅを形成する。
除去しゲート電極αＱを形成する。（第３ｄ図）次にこ
のゲート電極ａυをマスクにイオン注入法で高濃度不純
物領域となる半導体層ｑｅを形成する。
（第３ｅ図）
その後打ち込まれた不純物イオンの活性化のために熱処
理を施しソース電極α力、ドレイン電極（至）を形成す
ることで完成する。（第３ｆ図）〔発明の効果〕 本発明による高融点金属の形成方法を用いれば良質な薄
膜が低温でしかもスパッターダメージを受けずに形成で
きるので半導体集積回路を作る上でプロセス中での素子
特性の変動や熱による不純物の拡散などは起こらず設計
通りの製品を作ることが容易である。また低温での薄膜
形成という利点を活かしてリフトオフによる前記高融点
金属のパターン形成が容易で工程数が少なくなるうえに
通常高融点金属のパターン形成法に使われる反応性イオ
ンエツチング（ＲＩＥ）工程で問題となるダメージや汚
染は考えなくともよくなる。このためシリサイド系やナ
イトライド系化合物を配線として用いることが容易にな
る。まなリフトオフ技術が使えるなめＧａＡｓとショッ
トキー接合を有する高融点金属をあらゆる種類のＧａＡ
ｓ電界効果トランジスターのゲート金属として使用する
ことでゲートの耐熱性を増し、信頼性を高めることがで
きる。
理を施しソース電極α力、ドレイン電極（至）を形成す
ることで完成する。（第３ｆ図）〔発明の効果〕 本発明による高融点金属の形成方法を用いれば良質な薄
膜が低温でしかもスパッターダメージを受けずに形成で
きるので半導体集積回路を作る上でプロセス中での素子
特性の変動や熱による不純物の拡散などは起こらず設計
通りの製品を作ることが容易である。また低温での薄膜
形成という利点を活かしてリフトオフによる前記高融点
金属のパターン形成が容易で工程数が少なくなるうえに
通常高融点金属のパターン形成法に使われる反応性イオ
ンエツチング（ＲＩＥ）工程で問題となるダメージや汚
染は考えなくともよくなる。このためシリサイド系やナ
イトライド系化合物を配線として用いることが容易にな
る。まなリフトオフ技術が使えるなめＧａＡｓとショッ
トキー接合を有する高融点金属をあらゆる種類のＧａＡ
ｓ電界効果トランジスターのゲート金属として使用する
ことでゲートの耐熱性を増し、信頼性を高めることがで
きる。
第１図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｃｌ）
、 （ｅ）及び（ｆ）は、本発明のＥＣＲイオン源を
用いた薄膜生成装置により耐熱性金属であるＷＮを形成
することによりＧａＡｓ電界効電界効果トランジス製分
作製程分示す。 第２図はＥＣＲイオン源を用いん薄膜生成装置の概要を
示す。第３図（ａ） 、 （ｂ） 、 （Ｃ） 、 （
ｄ） 及び（ｅ）は従来の耐熱ゲート自己整合型電界
効果トランジスタの製造工程を示す。 １１、半心社圀板 １２．活性層１３、レジスト
パターン １４７．耐熱性金属（ＷＮ）１５、ゲ
ート電極 １６．高濃度不純物層１７、ソー
ス電極 １８．ドレイン電極２１、プラズ
マ発生室 ２２．膜の形成室２３、マグネットコ
イル ２４．反応用ガス２５、プラズマ発生用ガ
ス ３１、半絶縁性基板 ３２．活性層（能動層）
３３、耐熱性金属（ＷＮ） ３４．レジストパタ
ーン３５、高濃度不純物層 ３６．ソース電極３
７、ドレイン電極 ＪＬＩ−、 代理人 弁理士 上 代 哲 司等 會 第２図 コ オ ３ 図
、 （ｅ）及び（ｆ）は、本発明のＥＣＲイオン源を
用いた薄膜生成装置により耐熱性金属であるＷＮを形成
することによりＧａＡｓ電界効電界効果トランジス製分
作製程分示す。 第２図はＥＣＲイオン源を用いん薄膜生成装置の概要を
示す。第３図（ａ） 、 （ｂ） 、 （Ｃ） 、 （
ｄ） 及び（ｅ）は従来の耐熱ゲート自己整合型電界
効果トランジスタの製造工程を示す。 １１、半心社圀板 １２．活性層１３、レジスト
パターン １４７．耐熱性金属（ＷＮ）１５、ゲ
ート電極 １６．高濃度不純物層１７、ソー
ス電極 １８．ドレイン電極２１、プラズ
マ発生室 ２２．膜の形成室２３、マグネットコ
イル ２４．反応用ガス２５、プラズマ発生用ガ
ス ３１、半絶縁性基板 ３２．活性層（能動層）
３３、耐熱性金属（ＷＮ） ３４．レジストパタ
ーン３５、高濃度不純物層 ３６．ソース電極３
７、ドレイン電極 ＪＬＩ−、 代理人 弁理士 上 代 哲 司等 會 第２図 コ オ ３ 図
Claims (4)
- （１）ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲ
ｅｓｏｎａｎｃｅ）イオン源により発生させたプラズマ
と反応ガスを混合させることにより、高融点材料である
シリサイド系化合物、ナイトライド系化合物を形成する
ことを特徴とする半導体集積回路の製造方法。 - （２）上記の方法で形成したシリサイド系化合物、ナイ
トライド系化合物の中でＧａＡｓとショットキー接合を
有するものをＧａＡｓショットキゲート電界効果トラン
ジスタのゲート電極とすることを特徴とする特許請求の
範囲第１項に記載の半導体集積回路の製造方法。 - （３）上記の方法で形成したＡｌＮを通してイオン注入
することで活性層を形成することを特徴とする特許請求
の範囲第１項に記載の半導体集積回路の製造方法。 - （４）上記の方法で形成したシリサイド系化合物、ナイ
トライド系化合物を配線金属として用いることを特徴と
する特許請求の範囲第１項に記載の半導体集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23712485A JPS6295823A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23712485A JPS6295823A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6295823A true JPS6295823A (ja) | 1987-05-02 |
Family
ID=17010765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23712485A Pending JPS6295823A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6295823A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254938A (ja) * | 1988-08-19 | 1990-02-23 | Nippon Telegr & Teleph Corp <Ntt> | ３−５族化合物半導体電界効果トランジスタの製法 |
| JPH02199829A (ja) * | 1989-01-30 | 1990-08-08 | Fujitsu Ltd | シリコン含有金属膜の形成方法 |
| JPH03255624A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | 半導体装置の製造方法 |
| US6884466B2 (en) | 1999-02-12 | 2005-04-26 | Gelest, Inc. | Process for low-temperature metal-organic chemical vapor deposition of tungsten nitride and tungsten nitride films |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933874A (ja) * | 1982-08-19 | 1984-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲ−ト型電界効果トランジスタの製法 |
| JPS59161878A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 化合物半導体装置の製造方法 |
| JPS6050167A (ja) * | 1983-08-26 | 1985-03-19 | Nippon Telegr & Teleph Corp <Ntt> | プラズマ付着装置 |
-
1985
- 1985-10-22 JP JP23712485A patent/JPS6295823A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933874A (ja) * | 1982-08-19 | 1984-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲ−ト型電界効果トランジスタの製法 |
| JPS59161878A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 化合物半導体装置の製造方法 |
| JPS6050167A (ja) * | 1983-08-26 | 1985-03-19 | Nippon Telegr & Teleph Corp <Ntt> | プラズマ付着装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254938A (ja) * | 1988-08-19 | 1990-02-23 | Nippon Telegr & Teleph Corp <Ntt> | ３−５族化合物半導体電界効果トランジスタの製法 |
| JPH02199829A (ja) * | 1989-01-30 | 1990-08-08 | Fujitsu Ltd | シリコン含有金属膜の形成方法 |
| JPH03255624A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | 半導体装置の製造方法 |
| US6884466B2 (en) | 1999-02-12 | 2005-04-26 | Gelest, Inc. | Process for low-temperature metal-organic chemical vapor deposition of tungsten nitride and tungsten nitride films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JP4142753B2 (ja) | スパッタターゲット、スパッタ装置、半導体装置およびその製造方法 | |
| US7365010B2 (en) | Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same | |
| US6136699A (en) | Method of manufacturing semiconductor device using phase transition | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| KR100978647B1 (ko) | 반도체 장치의 상이한 실리콘 함유 영역 상에 상이한실리사이드 부분을 형성하는 방법 | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JPH0235462B2 (ja) | ||
| JPS6295823A (ja) | 半導体集積回路の製造方法 | |
| JPH0237093B2 (ja) | Handotaisochinoseizohoho | |
| JPS60211877A (ja) | 半導体装置の製造方法 | |
| JPS62188268A (ja) | 半導体装置 | |
| JPS6021558A (ja) | バイポ−ラ型半導体集積回路装置 | |
| JPH0831598B2 (ja) | 半導体装置の製造方法 | |
| JP2002176109A (ja) | 半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0219622B2 (ja) | ||
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JP2003163225A (ja) | 半導体装置およびその製造方法 | |
| JPH01112769A (ja) | 半導体装置 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 |