JPS6289360A - 電力用サイリスタ - Google Patents
電力用サイリスタInfo
- Publication number
- JPS6289360A JPS6289360A JP61242864A JP24286486A JPS6289360A JP S6289360 A JPS6289360 A JP S6289360A JP 61242864 A JP61242864 A JP 61242864A JP 24286486 A JP24286486 A JP 24286486A JP S6289360 A JPS6289360 A JP S6289360A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- power thyristor
- main surface
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野J
この発明は、半導体物体に金属電極を備える2つの主面
があり、少くとも一方の主面に少くとも2つの電極が設
けられ、その第1電極の接触面はこの主面に平行な第1
平面内にあり、第2電極の接触面は主面に平灯な第2平
面内にあり、一方の主面は平坦面として作られ、第1i
ft極の接触面は第2141極の接触面よりも主面から
遠く離れている電力用サイリスタに関するものである。
があり、少くとも一方の主面に少くとも2つの電極が設
けられ、その第1電極の接触面はこの主面に平行な第1
平面内にあり、第2電極の接触面は主面に平灯な第2平
面内にあり、一方の主面は平坦面として作られ、第1i
ft極の接触面は第2141極の接触面よりも主面から
遠く離れている電力用サイリスタに関するものである。
この種の電力用サイリスタは例えば***間特許第243
1506号明細書に記載されている。このサイリスタは
内部ターンオンゲイン型のもので補助1ミッタと主エミ
ツタを備え、これらのエミッタはそれぞれ弗1電極又は
第2電極を備えている。補助エミッタ電極は主エミツタ
電極よりも薄く作られているから、生エミッタ電極と平
坦に作られた陰極側接触電極との接続は補助エミッタ電
極に触れることなく簡単に行われる。
1506号明細書に記載されている。このサイリスタは
内部ターンオンゲイン型のもので補助1ミッタと主エミ
ツタを備え、これらのエミッタはそれぞれ弗1電極又は
第2電極を備えている。補助エミッタ電極は主エミツタ
電極よりも薄く作られているから、生エミッタ電極と平
坦に作られた陰極側接触電極との接続は補助エミッタ電
極に触れることなく簡単に行われる。
補助エミッタ電極を薄くすることはまず半導体物体表面
に連続した金属j−を設け、これに構造を作った後補助
エミッタ電極となる部分を薄くエッチすることによって
実現されるが、この方法では多数のマスクキングエ稈段
が必要となる。更にこの方法で作られたデバイスは補助
エミッタ電極の横方向導電性が低くなるという欠点を示
す。更に金属層のエツチングはマスク下への回り込みエ
ツチングが比較的大きいので簡単ではT(い。従ってこ
の方法は比較的大きな構造に限定される。
に連続した金属j−を設け、これに構造を作った後補助
エミッタ電極となる部分を薄くエッチすることによって
実現されるが、この方法では多数のマスクキングエ稈段
が必要となる。更にこの方法で作られたデバイスは補助
エミッタ電極の横方向導電性が低くなるという欠点を示
す。更に金属層のエツチングはマスク下への回り込みエ
ツチングが比較的大きいので簡単ではT(い。従ってこ
の方法は比較的大きな構造に限定される。
この発明の目的は、旨如に挙げた種類の電力用サイリス
タをその接触面の高低差が容易に作られるように改良す
ることである。史に従来のものより著しく繊細な構造が
大きな困難を伴うことなく作られるようにすることもこ
の発明の目的である。
タをその接触面の高低差が容易に作られるように改良す
ることである。史に従来のものより著しく繊細な構造が
大きな困難を伴うことなく作られるようにすることもこ
の発明の目的である。
これらの目的は旨頭に挙げた電力用サイリスタにおいて
、半導体物体の主面に設けられた第)を極を2つの層で
構成し、その中主面に接触する層を多結晶シリコンとし
、この多結晶シリコン」二に1つの金属層を置き、この
金属層に第2電極と同じ金属を使用し、その厚さを第2
電極と等しくすることによって達成される。
、半導体物体の主面に設けられた第)を極を2つの層で
構成し、その中主面に接触する層を多結晶シリコンとし
、この多結晶シリコン」二に1つの金属層を置き、この
金属層に第2電極と同じ金属を使用し、その厚さを第2
電極と等しくすることによって達成される。
この発明の種々の実施態様は特許請求の範囲第2項以下
に示されている。
に示されている。
図面を参照し実施例についてこの発明を更に詳細に説明
する。
する。
第1図にこの発明の第l実施例の断面を示す。
この電力用サイリスタの半導体物体には中間領域1があ
り、陰極側のベース領域2と陽極側のエミッタ領域3が
この中間領域に境を接している。半導体物体は陽極側の
主面13と陰極側の主i#i14を持ち、陰極側の主面
】4にはエミッタ領域4がブレーナ形に設けられている
。領域4と2には第1電極6と第2′i!lt極5が別
々に設けられ、第1電極6の接触面16は第2電極5の
接触面15よりも主面14から辿く離れている。第1電
極6は2つの層7と8から構成され、主面14に接する
第1層8は多結晶シリコンから成り例えば5乃至10μ
鶴の厚さである。第1層8の上に置かれている第2層7
は第2電極5と同じ材料で作られ、それと等しい厚さで
ある。これらは例えばアルミニウムから成る。主面】4
は更に二酸化シリコン層9で覆われる。
り、陰極側のベース領域2と陽極側のエミッタ領域3が
この中間領域に境を接している。半導体物体は陽極側の
主面13と陰極側の主i#i14を持ち、陰極側の主面
】4にはエミッタ領域4がブレーナ形に設けられている
。領域4と2には第1電極6と第2′i!lt極5が別
々に設けられ、第1電極6の接触面16は第2電極5の
接触面15よりも主面14から辿く離れている。第1電
極6は2つの層7と8から構成され、主面14に接する
第1層8は多結晶シリコンから成り例えば5乃至10μ
鶴の厚さである。第1層8の上に置かれている第2層7
は第2電極5と同じ材料で作られ、それと等しい厚さで
ある。これらは例えばアルミニウムから成る。主面】4
は更に二酸化シリコン層9で覆われる。
第1電極6は電力用サイリスタの陰極を形成し、陰極側
の接続電極12がこれに接触している。
の接続電極12がこれに接触している。
この接続電極12の半導体物体に向った側は平坦面とな
り、ゲート電極を形成する電極5との接触はlit極5
を電極6に比べて薄くすることによって避けられている
。ポリシリコン層8は5μ陽から10μ聰の間の厚さで
あるから、電極5と接続電極12の間には5乃至10μ
mの間隔があるだけである。しかし電極5と6の間の電
位差は例えば20V程度であるから、この間隔で充分な
絶縁分離が達成される。特に加圧接触の場合にはしかし
電極5と電極5,6間の空室を絶縁層IOで慴う方が効
果的である。絶縁材料としては商品名[セレクデラック
スl 8electilux HTR31Jで市販され
ているメルク社のフォトイミドが好適である。層10の
厚さは電極6の接触面が窮出し、その側面だけが包まれ
るように選ぶ。
り、ゲート電極を形成する電極5との接触はlit極5
を電極6に比べて薄くすることによって避けられている
。ポリシリコン層8は5μ陽から10μ聰の間の厚さで
あるから、電極5と接続電極12の間には5乃至10μ
mの間隔があるだけである。しかし電極5と6の間の電
位差は例えば20V程度であるから、この間隔で充分な
絶縁分離が達成される。特に加圧接触の場合にはしかし
電極5と電極5,6間の空室を絶縁層IOで慴う方が効
果的である。絶縁材料としては商品名[セレクデラック
スl 8electilux HTR31Jで市販され
ているメルク社のフォトイミドが好適である。層10の
厚さは電極6の接触面が窮出し、その側面だけが包まれ
るように選ぶ。
第1図の電力用サイリスタはゲート・ターンオフ(GT
O)サイリスタとしてもよいものである。この種のサイ
リスタではエミッタ領域4の幅と各エミッタ領域部分間
の間隔をできるだけ小さくする必要がある。これによっ
て蓄m電荷の除去に際してGTOサイリスタが吏めてタ
ーン・オンされるのを阻止することができる。更にター
ン・オフ時間もこれによって短縮される、 電極5と6の6]能な実施例を第3図と第4図に示す。
O)サイリスタとしてもよいものである。この種のサイ
リスタではエミッタ領域4の幅と各エミッタ領域部分間
の間隔をできるだけ小さくする必要がある。これによっ
て蓄m電荷の除去に際してGTOサイリスタが吏めてタ
ーン・オンされるのを阻止することができる。更にター
ン・オフ時間もこれによって短縮される、 電極5と6の6]能な実施例を第3図と第4図に示す。
これらはいずれも著しく拡大したものである。第3図の
実施例では第1と第2の電極5.6がフィンガー形に作
られ、そのフィンガー19と20がかみ合うように配置
されている。各電極のフィンガーは互に機械的ならびに
電気的に結合されている。
実施例では第1と第2の電極5.6がフィンガー形に作
られ、そのフィンガー19と20がかみ合うように配置
されている。各電極のフィンガーは互に機械的ならびに
電気的に結合されている。
第4図の実施例ではエミッタ電極6は島区域としてゲー
ト電極5の切抜き部21内に置かれている。これらの島
区域は機械的(二も電気的にも互に分離され、接続電極
12によって始めて連結される。島区域はストライム形
又は点の形とすることも可能である。
ト電極5の切抜き部21内に置かれている。これらの島
区域は機械的(二も電気的にも互に分離され、接続電極
12によって始めて連結される。島区域はストライム形
又は点の形とすることも可能である。
この発明はOT Oサイリスタに限定されるものではな
く、例えば第2図に示した内部ターン・オン・ゲイン型
のサイリスタに対しても有効である。$2図においても
第1図と対応する部分は同じ符号がつけである。第2図
のサイリスタには補助エミッタ領域18があり、主エミ
ツタ領域4と共に半導体物体の主面に埋込まれている。
く、例えば第2図に示した内部ターン・オン・ゲイン型
のサイリスタに対しても有効である。$2図においても
第1図と対応する部分は同じ符号がつけである。第2図
のサイリスタには補助エミッタ領域18があり、主エミ
ツタ領域4と共に半導体物体の主面に埋込まれている。
補助エミッタ]8は補助エミッタ電極25を備える。領
域2には電極17が設けられ、ゲート接続端0を形成す
る。
域2には電極17が設けられ、ゲート接続端0を形成す
る。
OTOサイリスタは第5図乃至第10図に主要工程膜を
示した簡単な製法によって製作される。
示した簡単な製法によって製作される。
まず半導体物体に基底拡散を行って、第5図に示すよう
に領域]、2および3を形成させる。続いて半導体物体
の表向を酸化し、陰極側の主面14に構造を作って二酸
化シリコン鳩部分22を残す(第6図]。次の工程段に
おいて陰極側にポリシリコン層23を析出させる。この
析出はCV I)法によるのが効果的である。厚さ5乃
至10μlのポリシリコン層を析出させた後表面をドー
ピング物質例えばリンで覆い、連続したリン層24を形
成させる(第7図)。
に領域]、2および3を形成させる。続いて半導体物体
の表向を酸化し、陰極側の主面14に構造を作って二酸
化シリコン鳩部分22を残す(第6図]。次の工程段に
おいて陰極側にポリシリコン層23を析出させる。この
析出はCV I)法によるのが効果的である。厚さ5乃
至10μlのポリシリコン層を析出させた後表面をドー
ピング物質例えばリンで覆い、連続したリン層24を形
成させる(第7図)。
続いてポリシリコン層23もフォトエツチング(二よっ
て構造化し、ポリシリコン層が二酸化シリコン層22で
覆われていない部分の」―だけに残されているようにす
る。この残されたポリシリコン層部分がエミッタ接触の
第]漸8となる(第8図)。続いて層24のリンを半導
体物体内に拡散させてエミッタ領域4を作る。次いで二
酸化シリコン層9に第2電極5のための開口26を作る
(第9図)。
て構造化し、ポリシリコン層が二酸化シリコン層22で
覆われていない部分の」―だけに残されているようにす
る。この残されたポリシリコン層部分がエミッタ接触の
第]漸8となる(第8図)。続いて層24のリンを半導
体物体内に拡散させてエミッタ領域4を作る。次いで二
酸化シリコン層9に第2電極5のための開口26を作る
(第9図)。
次の工程段において陰極側に第1電極の第1層を覆い開
口26を埋めるアルミニウム層が設けられ、フォトエツ
チングにより第1電極6の第2層7と第214L極5が
形成される(第10図)。
口26を埋めるアルミニウム層が設けられ、フォトエツ
チングにより第1電極6の第2層7と第214L極5が
形成される(第10図)。
このようにして作られる構造は極めて微小なものとし、
エミッタの横寸法とその相互間隔を50乃至200μm
のオーダーとすることができる。
エミッタの横寸法とその相互間隔を50乃至200μm
のオーダーとすることができる。
これは主として、ポリシリコン層がそのエツチングマス
クの下への回り込みエツチングが小さいことにより極め
て精確(:エッチできることによるものである。更にポ
リシリコン層をエミッタ領域4に対するドープ物質鯨と
することにより、金属電極を使用する場合にそれに応じ
た許容差を必要とした位置合せ誤差が消滅する。第2図
のサイリスタを製作する際にはエミッタ領域をポリシリ
コン層の形成前に作らなければならない。これは補助エ
ミッタ電極がベース領域2に対する分路を形成しなけれ
ばならないことによるものである。ポリシリコン層のド
ーピングにより1%E&中の通路抵抗は低く抑えられる
。ポリシリコン層がその析出中極めて高濃度にドープさ
れるとエミッタ領域4内に侵入するドーパントの普は半
導体1に対するドーパントの溶解度によって決まる。こ
のようにして一様なドーピング状態を作ることができる
。
クの下への回り込みエツチングが小さいことにより極め
て精確(:エッチできることによるものである。更にポ
リシリコン層をエミッタ領域4に対するドープ物質鯨と
することにより、金属電極を使用する場合にそれに応じ
た許容差を必要とした位置合せ誤差が消滅する。第2図
のサイリスタを製作する際にはエミッタ領域をポリシリ
コン層の形成前に作らなければならない。これは補助エ
ミッタ電極がベース領域2に対する分路を形成しなけれ
ばならないことによるものである。ポリシリコン層のド
ーピングにより1%E&中の通路抵抗は低く抑えられる
。ポリシリコン層がその析出中極めて高濃度にドープさ
れるとエミッタ領域4内に侵入するドーパントの普は半
導体1に対するドーパントの溶解度によって決まる。こ
のようにして一様なドーピング状態を作ることができる
。
第1図はこの発明の第1の実施例の断面図、第2図は第
2の実施例の部分断面図、第3図と第4図は第1図のサ
イリスタの電極に対する2種類の実施例の平面図であり
、第5図乃至第10図は第1図のサイリスタの製作工程
の種々の段階を示す。 1・・・中間領域、 2・・・ベース領域、 3゜
4・・・ Cミッタ領域、 5・・・第2電極、
6・・・第1電極、 9・・・絶縁層、 13.1
4・・・主面。 C−
2の実施例の部分断面図、第3図と第4図は第1図のサ
イリスタの電極に対する2種類の実施例の平面図であり
、第5図乃至第10図は第1図のサイリスタの製作工程
の種々の段階を示す。 1・・・中間領域、 2・・・ベース領域、 3゜
4・・・ Cミッタ領域、 5・・・第2電極、
6・・・第1電極、 9・・・絶縁層、 13.1
4・・・主面。 C−
Claims (1)
- 【特許請求の範囲】 1)半導体物体が金属電極を備える2つの主面(13、
14)を持ち、主面の少くとも一方に少くとも2つの電
極(5、6)が設けられ、その第1電極(6)の接触面
は主面に平行な第1平面内にあり、第2電極(5)の接
触面は主面に平行な第2平面内にあり、両主面は平坦面
に作られ、第1電極の接触面は第2電極の接触面よりも
主面から遠く離れているものにおいて、第1電極(6)
が2つの層(7、8)から成り、主面(14)に境を接
する第1層(8)は多結晶シリコンから成り、この多結
晶シリコン層の上に金属層(7)が置かれ、金属層(7
)は第2電極(5)と同じ材料から成りそれと等しい厚
さを持つことを特徴とする電力用サイリスタ。 2)金属がアルミニウムであることを特徴とする特許請
求の範囲第1項記載の電力用サイリスタ。 3)主面(14)と第2電極(5)がポリイミドの絶縁
層(9)で覆われ、この絶縁層が第1電極(6)を包囲
しその接触面(16)だけを露出させていることを特徴
とする特許請求の範囲第1項又は第2項記載の電力用サ
イリスタ。 4)第1電極(6)が互に間隔を保つてはいるが連結さ
れている多数のフィンガー(19、20)の形に作られ
、各フィンガーの間に第2電極(5)の一部が置かれて
いることを特徴とする特許請求の範囲第1項乃至第3項
の1つに記載の電力用サイリスタ。 5)第1電極(6)が互に分離された多数の島状区域か
ら構成されることを特徴とする特許請求の範囲第1項乃
至第3項の1つに記載の電力用サイリスタ。 6)多結晶シリコン層(8)がドープされていることを
特徴とする特許請求の範囲第1項記載の電力用サイリス
タ。 7)多結晶シリコン層(8)がエミッタ領域(4)に対
するドーパント源となつていることを特徴とする特許請
求の範囲第6項記載の電力用サイリスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3536726.1 | 1985-10-15 | ||
DE3536726 | 1985-10-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6289360A true JPS6289360A (ja) | 1987-04-23 |
Family
ID=6283611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61242864A Pending JPS6289360A (ja) | 1985-10-15 | 1986-10-13 | 電力用サイリスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4868636A (ja) |
EP (1) | EP0220469B1 (ja) |
JP (1) | JPS6289360A (ja) |
DE (1) | DE3667362D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0658959B2 (ja) * | 1987-01-29 | 1994-08-03 | 富士電機株式会社 | ゲ−ト・タ−ン・オフ・サイリスタ |
EP0520294B1 (de) * | 1991-06-24 | 1998-08-26 | Siemens Aktiengesellschaft | Halbleiterbauelement und Verfahren zu seiner Herstellung |
DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
DE19930308B4 (de) * | 1999-07-01 | 2006-01-12 | Infineon Technologies Ag | Multichipmodul mit Silicium-Trägersubstrat |
DE102007041124B4 (de) * | 2007-08-30 | 2009-06-04 | Infineon Technologies Ag | Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung |
RU2474925C1 (ru) * | 2011-06-08 | 2013-02-10 | Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации | Силовой тиристор |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50120278A (ja) * | 1974-03-05 | 1975-09-20 | ||
JPS57660A (en) * | 1980-06-02 | 1982-01-05 | Konishiroku Photo Ind Co Ltd | Carrier for developing electrostatic charge image |
JPS571254A (en) * | 1980-06-04 | 1982-01-06 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
JPS603154A (ja) * | 1983-06-21 | 1985-01-09 | Fuji Electric Corp Res & Dev Ltd | 増幅ゲ−ト型サイリスタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2064110A1 (de) * | 1970-01-02 | 1971-07-08 | Westinghouse Electric Corp | Mittels einer Gate-Elektrode steuerbare Schalteinrichtung |
FR2254879B1 (ja) * | 1973-12-12 | 1977-09-23 | Alsthom Cgee | |
US4096623A (en) * | 1974-07-01 | 1978-06-27 | Siemens Aktiengesellschaft | Thyristor and method of producing the same |
JPS5929143B2 (ja) * | 1978-01-07 | 1984-07-18 | 株式会社東芝 | 電力用半導体装置 |
JPS57181131A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Pressure-contact type semiconductor device |
JPS5871657A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
DE3329241A1 (de) * | 1983-08-12 | 1985-02-21 | Siemens AG, 1000 Berlin und 8000 München | Leistungstransistor |
-
1986
- 1986-09-17 EP EP86112866A patent/EP0220469B1/de not_active Expired
- 1986-09-17 DE DE8686112866T patent/DE3667362D1/de not_active Expired - Fee Related
- 1986-10-13 JP JP61242864A patent/JPS6289360A/ja active Pending
-
1988
- 1988-06-22 US US07/211,157 patent/US4868636A/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50120278A (ja) * | 1974-03-05 | 1975-09-20 | ||
JPS57660A (en) * | 1980-06-02 | 1982-01-05 | Konishiroku Photo Ind Co Ltd | Carrier for developing electrostatic charge image |
JPS571254A (en) * | 1980-06-04 | 1982-01-06 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
JPS603154A (ja) * | 1983-06-21 | 1985-01-09 | Fuji Electric Corp Res & Dev Ltd | 増幅ゲ−ト型サイリスタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE3667362D1 (de) | 1990-01-11 |
US4868636A (en) | 1989-09-19 |
EP0220469A1 (de) | 1987-05-06 |
EP0220469B1 (de) | 1989-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4597945B2 (ja) | ラテラルmosfet | |
US4070690A (en) | VMOS transistor | |
JPS607764A (ja) | 半導体装置 | |
CN103534809A (zh) | 半导体器件及半导体器件的制造方法 | |
US4754311A (en) | Semiconductor device with contacts to parallel electrode strips | |
US4179793A (en) | Method of making a charge transfer device | |
JPS6289360A (ja) | 電力用サイリスタ | |
JPH0799738B2 (ja) | 半導体装置の製造方法 | |
JPH11154745A (ja) | 電荷転送装置および電荷転送装置の製造方法 | |
JP2960506B2 (ja) | ターンオフ形半導体素子 | |
JPH0217676A (ja) | 半導体デバイス | |
JPH01140773A (ja) | 絶縁ゲート形トランジスタ | |
JPS59113669A (ja) | 半導体素子 | |
US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
JPH11121741A (ja) | 半導体装置 | |
US6541827B1 (en) | Semiconductor device having a patterned insulated gate | |
GB1116489A (en) | High frequency transistor structure and method of making same | |
JPS5923115B2 (ja) | メサ型半導体装置 | |
JPS5938056Y2 (ja) | 半導体開閉装置 | |
US6087675A (en) | Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film | |
JPH0319268A (ja) | 半導体装置の製造方法 | |
JPS6058595B2 (ja) | シヨ−トエミツタ型サイリスタの製法 | |
KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
JPS62244170A (ja) | トランジスタ | |
JPS639152A (ja) | 半導体装置の製造方法 |