JPS6286847A - チツプキヤリア - Google Patents
チツプキヤリアInfo
- Publication number
- JPS6286847A JPS6286847A JP60228126A JP22812685A JPS6286847A JP S6286847 A JPS6286847 A JP S6286847A JP 60228126 A JP60228126 A JP 60228126A JP 22812685 A JP22812685 A JP 22812685A JP S6286847 A JPS6286847 A JP S6286847A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- chip
- printed circuit
- component chip
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、ＩＣパッケージなどとして用いられるチップ
キャリアに関するものである。
キャリアに関するものである。
［背景技術Ｉ
ＩＣパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よって作成されている。そしてこのような電子素子にあ
って、高集積化による端子数の増加に伴って電子部品チ
ップを支持するキャリアとしてリードフレームの替わり
に配線板を用いる試みがなされており、さらにこのよう
な端子数の増加【二対応して端子をキャリアとしての配
線板の四方から引き出すようにした試みもなされている
。
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よって作成されている。そしてこのような電子素子にあ
って、高集積化による端子数の増加に伴って電子部品チ
ップを支持するキャリアとしてリードフレームの替わり
に配線板を用いる試みがなされており、さらにこのよう
な端子数の増加【二対応して端子をキャリアとしての配
線板の四方から引き出すようにした試みもなされている
。
第２図はかかる端子を四方から引き出すようにしたチッ
プキャリアＡの一例を示すものであり、配線基板１の表
面にリード＃ａｍのプリント回路３を放射状に多数本設
けると共に配線基板１の四方端部にそれぞれ設けた半円
状のスルーホール８の内周にスルーホールメッキ層９を
形成してこのスルーホールメッキ層つとプリント回路３
とを連続させ、配線基板１の中央部に実装した半導体装
置プなどの電子部品チップ２と各プリント回路３とをワ
イヤーボンディング５によって接続することによって形
成されている。このチップキャリアＡはプリント配線な
どが施された配線ボード等の表面に実装され、配線ボー
ドの配線回路に端子部となるスルーホールメッキ層９を
半田付けなどで接続することによって使用に供される。
プキャリアＡの一例を示すものであり、配線基板１の表
面にリード＃ａｍのプリント回路３を放射状に多数本設
けると共に配線基板１の四方端部にそれぞれ設けた半円
状のスルーホール８の内周にスルーホールメッキ層９を
形成してこのスルーホールメッキ層つとプリント回路３
とを連続させ、配線基板１の中央部に実装した半導体装
置プなどの電子部品チップ２と各プリント回路３とをワ
イヤーボンディング５によって接続することによって形
成されている。このチップキャリアＡはプリント配線な
どが施された配線ボード等の表面に実装され、配線ボー
ドの配線回路に端子部となるスルーホールメッキ層９を
半田付けなどで接続することによって使用に供される。
この第２図に示すようなチップキャリアＡにあって、電
子部品チップ２の集積化が高度になると端子数が着しく
増加し、この端子数の増加に伴って配線基板１の表面に
設けるプリント回路３の本数も増加することになり、こ
のようにプリント回路３の本数が多くなるとプリント回
路３の形成密度が高くなる。そして配線基板１に放射状
に設けられる各プリント回路３は一方の端部が電子部品
チップ２に近接するように設けられることになるが、電
子部品チップ２の一辺の長さは短いためにこのようにプ
リント回路３の本数が増加すると第３図に示すように各
プリント回路３の電子部品チップ２側の端部の幅が非常
に狭くなる。しかしこの上うに各プリント回路３の幅が
狭くなると、電子部品チップ２とプリント回路３の端部
との間に施すワイヤボンディング５が難しくなり、ワイ
ヤボンディング５の信頼性が低下することになるもので
ある。正確なワイヤボンディング５のためにはプリント
回路３の幅寸法ｌは通′Ｍ１００μ程度以上であること
が必要とされている。
子部品チップ２の集積化が高度になると端子数が着しく
増加し、この端子数の増加に伴って配線基板１の表面に
設けるプリント回路３の本数も増加することになり、こ
のようにプリント回路３の本数が多くなるとプリント回
路３の形成密度が高くなる。そして配線基板１に放射状
に設けられる各プリント回路３は一方の端部が電子部品
チップ２に近接するように設けられることになるが、電
子部品チップ２の一辺の長さは短いためにこのようにプ
リント回路３の本数が増加すると第３図に示すように各
プリント回路３の電子部品チップ２側の端部の幅が非常
に狭くなる。しかしこの上うに各プリント回路３の幅が
狭くなると、電子部品チップ２とプリント回路３の端部
との間に施すワイヤボンディング５が難しくなり、ワイ
ヤボンディング５の信頼性が低下することになるもので
ある。正確なワイヤボンディング５のためにはプリント
回路３の幅寸法ｌは通′Ｍ１００μ程度以上であること
が必要とされている。
そこでこの幅寸法ｌを太き（形成するためには、第４図
に示すように電子部品チップ２とプリント回路３の端部
との開の距離りを大きくとる必要があるが、このように
距ＮＩＬを大きくとると電子部品チップ２とプリント回
路３との間に施すワイヤボンディング５が長くなり、こ
の場合もワイヤボンディング５の信頼性が低下すること
になるものである。
に示すように電子部品チップ２とプリント回路３の端部
との開の距離りを大きくとる必要があるが、このように
距ＮＩＬを大きくとると電子部品チップ２とプリント回
路３との間に施すワイヤボンディング５が長くなり、こ
の場合もワイヤボンディング５の信頼性が低下すること
になるものである。
［発明の目的］
本発明は、上記の点に鑑みて為されたものであり、電子
部品チップとプリント回路との間に施すワイヤボンディ
ングの信頼性に優れたチップキャリアを提供することを
目的とするものである。
部品チップとプリント回路との間に施すワイヤボンディ
ングの信頼性に優れたチップキャリアを提供することを
目的とするものである。
［発明の開示Ｊ
しかして本発明に係るチップキャリアは、配線基板１の
表面の中央部に電子部品チップ２を実装すると共に配線
基板１の表面に電子部品チップ２の近傍と配線基板１の
端部との間に至るプリント回路３ ａ、 ３ ｂを略放
射状に多数本設け、一本おきのプリント回路３ａを他の
プリント回路３ｂの幅寸法よりも小さく形成し、この幅
寸法を小さく形成したプリント回路３ａの電子部品チッ
プ２ｆｆｌｌｌの端部を他のプリント回路３ｂよりも電
子部品チップ側２に延長してこの延長部を幅広部４に形
成し、電子部品チップ２と各プリント回路３ ａ、 ３
ｂの端部との開にワイヤボンディング５を施しで成る
ことを特徴とするものであり、一本おきのプリント回路
３ａを他のプリント回路３ｂの幅寸法よりも小さく形成
すると共にこの幅寸法を小さく形成したプリント回路３
ａの電子部品チップ２ＷＩの端部な旭のプリント回路３
ａよりも電子部品チップ側２に延長してこの！Ｌ艮部を
幅広部４に形成するようにして上記目的を達成したもの
であって、以下本発明を実施例により詳述する。
表面の中央部に電子部品チップ２を実装すると共に配線
基板１の表面に電子部品チップ２の近傍と配線基板１の
端部との間に至るプリント回路３ ａ、 ３ ｂを略放
射状に多数本設け、一本おきのプリント回路３ａを他の
プリント回路３ｂの幅寸法よりも小さく形成し、この幅
寸法を小さく形成したプリント回路３ａの電子部品チッ
プ２ｆｆｌｌｌの端部を他のプリント回路３ｂよりも電
子部品チップ側２に延長してこの延長部を幅広部４に形
成し、電子部品チップ２と各プリント回路３ ａ、 ３
ｂの端部との開にワイヤボンディング５を施しで成る
ことを特徴とするものであり、一本おきのプリント回路
３ａを他のプリント回路３ｂの幅寸法よりも小さく形成
すると共にこの幅寸法を小さく形成したプリント回路３
ａの電子部品チップ２ＷＩの端部な旭のプリント回路３
ａよりも電子部品チップ側２に延長してこの！Ｌ艮部を
幅広部４に形成するようにして上記目的を達成したもの
であって、以下本発明を実施例により詳述する。
配線基板１は積層板などの絶縁板の表面に銅箔やアルミ
ニウム箔などの金属箔を８！層接着したり、あるいは金
属板の表面に絶縁！１血層を介して金属箔を積層接着し
たりして形成されるもので、金属箔にエツチングなどの
常用手段を施して不要部分を除去することによって、多
数本のプリント回路３ ａ、 ３ ｂを配線基板１の表
面に設けである。
ニウム箔などの金属箔を８！層接着したり、あるいは金
属板の表面に絶縁！１血層を介して金属箔を積層接着し
たりして形成されるもので、金属箔にエツチングなどの
常用手段を施して不要部分を除去することによって、多
数本のプリント回路３ ａ、 ３ ｂを配線基板１の表
面に設けである。
このプリント回路３ ａ、 ３ ｂは電子部品チップ２
を実装すべき部分と配線基板１の端部との間において放
射状に形成されるもので、各プリント回路３ｍ、３ｂの
端部はｐｌＳ２図のように配線基板１の端部に設けられ
た半円形のスルーホール８の内周に施したスルーホール
メッキｆｆ１９と連続するようにしである。
を実装すべき部分と配線基板１の端部との間において放
射状に形成されるもので、各プリント回路３ｍ、３ｂの
端部はｐｌＳ２図のように配線基板１の端部に設けられ
た半円形のスルーホール８の内周に施したスルーホール
メッキｆｆ１９と連続するようにしである。
またこのプリント回路３ ｌｉｔ ３ ｂは池方のｒａ
部がそれぞれ電子部品チップ２を実装すべき部分に近接
するに設けられるが、第１図に示すように各プリント回
路３ ａ、 ３ ｂの一本おきのプリント回路３ａの電
子部品チップ２側の端部の幅寸法１１はそれぞれ他の一
本おきのプリント回路３ｂの電子部品チップ２側のｉ部
の幅寸法１２よりも小さく形成しである。従ってプリン
ト回路３ ａ、 ３ ｂの端部と電子部品チップ２との
間の距＠Ｌｌ（Ｌｌ＜Ｌ）を大きくとったりするような
必要なく、プリント回路３ａの幅寸法１１を小さくする
Ｘんプリント回路３ｂの幅寸法１２（ｂ＝１＞を大きく
とることができることになる。そして幅寸法１１を小さ
く形成した各プリント回路３ａにおいては第１図に示す
ように、プリント回路３らの端部よりも電子部品チップ
２ｆｌｌへ回路が延長してあり、この回路の延長部分の
幅寸法を幅広にして幅広部４が形成しである１幅広部４
はその幅寸法！、が幅寸法１２とほぼ等しい寸法になる
ように形成されるものである。
部がそれぞれ電子部品チップ２を実装すべき部分に近接
するに設けられるが、第１図に示すように各プリント回
路３ ａ、 ３ ｂの一本おきのプリント回路３ａの電
子部品チップ２側の端部の幅寸法１１はそれぞれ他の一
本おきのプリント回路３ｂの電子部品チップ２側のｉ部
の幅寸法１２よりも小さく形成しである。従ってプリン
ト回路３ ａ、 ３ ｂの端部と電子部品チップ２との
間の距＠Ｌｌ（Ｌｌ＜Ｌ）を大きくとったりするような
必要なく、プリント回路３ａの幅寸法１１を小さくする
Ｘんプリント回路３ｂの幅寸法１２（ｂ＝１＞を大きく
とることができることになる。そして幅寸法１１を小さ
く形成した各プリント回路３ａにおいては第１図に示す
ように、プリント回路３らの端部よりも電子部品チップ
２ｆｌｌへ回路が延長してあり、この回路の延長部分の
幅寸法を幅広にして幅広部４が形成しである１幅広部４
はその幅寸法！、が幅寸法１２とほぼ等しい寸法になる
ように形成されるものである。
このようにプリント回路３ ｍ、 ３ ｂを形成した配
線基板１の表面の中央部に半導体チップなどの電子部品
チップ２を搭載して実装し、そして電子部品チップ２と
各プリント回路３ ａｔ ａ ｂの電子部品チップ２ｇ
Ａの端部、すなわちプリント回路３ａにおける幅広部４
やプリント回路３ｂのｊ１部との間に１１図に鎖線で示
すようにワイヤボンディング５を施し、電子部品チップ
２と各プリント回路３ａ、３ｂとを電気的に接続するこ
とによって、プリント回路３ ａ、 ３ ｂを施した配
線基板１をキャリアとしたチップキャリアＡを作成する
ものである。
線基板１の表面の中央部に半導体チップなどの電子部品
チップ２を搭載して実装し、そして電子部品チップ２と
各プリント回路３ ａｔ ａ ｂの電子部品チップ２ｇ
Ａの端部、すなわちプリント回路３ａにおける幅広部４
やプリント回路３ｂのｊ１部との間に１１図に鎖線で示
すようにワイヤボンディング５を施し、電子部品チップ
２と各プリント回路３ａ、３ｂとを電気的に接続するこ
とによって、プリント回路３ ａ、 ３ ｂを施した配
線基板１をキャリアとしたチップキャリアＡを作成する
ものである。
ここでこのようにワイヤボンディング５を施すｌこあた
って、プリント回路３ＩＪはその端部を電子部品チップ
２から遠ざける必要な（その幅寸法１２を大きく形成す
ることができ、またプリント回路３ａｌｉ幅寸法１１を
小さく形成されていても幅広部４の幅寸法１３を大きく
形成することができるために、電子部品チップ２と幅寸
法が大トくなったプリン）３ａ、３ｂの端部との間でし
かも短い距離で、ワイヤボンディング５を確実におこな
うことができることになり、ワイヤボンディング５の信
頼性を高めることができることになるものである。そし
てこのように電子部品チップ２を実装したのちに、必要
に応じて電子部品チップ２をパフケーノングなとしてＩ
Ｃパッテージなどとして仕上げるものである。
って、プリント回路３ＩＪはその端部を電子部品チップ
２から遠ざける必要な（その幅寸法１２を大きく形成す
ることができ、またプリント回路３ａｌｉ幅寸法１１を
小さく形成されていても幅広部４の幅寸法１３を大きく
形成することができるために、電子部品チップ２と幅寸
法が大トくなったプリン）３ａ、３ｂの端部との間でし
かも短い距離で、ワイヤボンディング５を確実におこな
うことができることになり、ワイヤボンディング５の信
頼性を高めることができることになるものである。そし
てこのように電子部品チップ２を実装したのちに、必要
に応じて電子部品チップ２をパフケーノングなとしてＩ
Ｃパッテージなどとして仕上げるものである。
［発明の効果１
上述のように本発明にあっては、配線基板の表面に電子
部品チップの近傍と配線基板の端部との間に至るプリン
ト回路を略放射状に多数本設け、一本おきのプリント回
路を他のプリント回路の幅寸法よりも小さく形成し、こ
の幅寸法を小さく形成したプリント回路の電子部品チッ
プ側の端部を他のプリント回路よりも電子部品チップ側
に延長してこのｊ！艮部を幅広部に形成し、電子部品チ
ップと各プリント回路の端部との間にワイヤボンディン
グを施すようにしたので、プリント回路の端部と電子部
品チップとの間の距離を大きくとったりするような必要
なく、一本おきのプリント回路の幅寸法を小さくするＲ
ん他の一本おきのプリント回路の幅寸法を大きく形成で
きることになり、また幅寸法を小さく形成したプリント
回路においては幅広部において回路の幅寸法を大きく形
成できることになり、電子部品チップと幅寸法が大きく
なったプリントの端部との間にしがも短い距離でワイヤ
ボンディングを確実におこなうことがで終ることになっ
て、ワイヤボンディングの信頼性を高めることができる
ものである。
部品チップの近傍と配線基板の端部との間に至るプリン
ト回路を略放射状に多数本設け、一本おきのプリント回
路を他のプリント回路の幅寸法よりも小さく形成し、こ
の幅寸法を小さく形成したプリント回路の電子部品チッ
プ側の端部を他のプリント回路よりも電子部品チップ側
に延長してこのｊ！艮部を幅広部に形成し、電子部品チ
ップと各プリント回路の端部との間にワイヤボンディン
グを施すようにしたので、プリント回路の端部と電子部
品チップとの間の距離を大きくとったりするような必要
なく、一本おきのプリント回路の幅寸法を小さくするＲ
ん他の一本おきのプリント回路の幅寸法を大きく形成で
きることになり、また幅寸法を小さく形成したプリント
回路においては幅広部において回路の幅寸法を大きく形
成できることになり、電子部品チップと幅寸法が大きく
なったプリントの端部との間にしがも短い距離でワイヤ
ボンディングを確実におこなうことがで終ることになっ
て、ワイヤボンディングの信頼性を高めることができる
ものである。
第１図は本発明におけるチップキャリアの一部の平面図
、第２図はチップキャリアの全体を示す縮小斜視図、第
３図は従来例におけるチップキャ＋７７の一部の平Ｉｆ
図、第４図は他の従来例におけるチップキャリアの一部
の平面図である。 １は配線基板、２は電子部品チップ、３はプリント回路
、４は幅広部、５はワイヤボンディングである。
、第２図はチップキャリアの全体を示す縮小斜視図、第
３図は従来例におけるチップキャ＋７７の一部の平Ｉｆ
図、第４図は他の従来例におけるチップキャリアの一部
の平面図である。 １は配線基板、２は電子部品チップ、３はプリント回路
、４は幅広部、５はワイヤボンディングである。
Claims (1)
- （１）配線基板の表面の中央部に電子部品チップを実装
すると共に配線基板の表面に電子部品チップの近傍と配
線基板の端部との間に至るプリント回路を略放射状に多
数本設け、一本おきのプリント回路を他のプリント回路
の幅寸法よりも小さく形成し、この幅寸法を小さく形成
したプリント回路の電子部品チップ側の端部を他のプリ
ント回路よりも電子部品チップ側に延長してこの延長部
を幅広部に形成し、電子部品チップと各プリント回路の
端部との間にワイヤボンディングを施して成ることを特
徴とするチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228126A JPS6286847A (ja) | 1985-10-14 | 1985-10-14 | チツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228126A JPS6286847A (ja) | 1985-10-14 | 1985-10-14 | チツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286847A true JPS6286847A (ja) | 1987-04-21 |
Family
ID=16871619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60228126A Pending JPS6286847A (ja) | 1985-10-14 | 1985-10-14 | チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371646U (ja) * | 1989-11-16 | 1991-07-19 |
-
1985
- 1985-10-14 JP JP60228126A patent/JPS6286847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371646U (ja) * | 1989-11-16 | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| JP3014029B2 (ja) | 半導体素子の実装方法 | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| JPS6286847A (ja) | チツプキヤリア | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPS62291129A (ja) | 半導体装置 | |
| JPH0661404A (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH07130900A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPS59152656A (ja) | 半導体装置 | |
| JPH1092964A (ja) | 半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH01287987A (ja) | 混成集積回路 | |
| JPS6286846A (ja) | チツプキヤリアの製造法 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 | |
| JPS5835952A (ja) | 半導体集積回路装置 | |
| JPH02130992A (ja) | 混成集積回路 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JP2001298118A (ja) | 半導体装置およびその製造方法 |