JPS6285485A - プリント基板のチエツク方法 - Google Patents
プリント基板のチエツク方法Info
- Publication number
- JPS6285485A JPS6285485A JP22568885A JP22568885A JPS6285485A JP S6285485 A JPS6285485 A JP S6285485A JP 22568885 A JP22568885 A JP 22568885A JP 22568885 A JP22568885 A JP 22568885A JP S6285485 A JPS6285485 A JP S6285485A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit board
- printed circuit
- check
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント基板のチェック方法に関し、特にエツ
チング過多やエツチング過多等による不良パターンの発
生の有無をチェックする方法に関する。
チング過多やエツチング過多等による不良パターンの発
生の有無をチェックする方法に関する。
従来、プリント基板の銅箔パターンの仕上がり程度のチ
ェックは、プリント基板への部品の実装前に次のような
方法で行なわれていた。
ェックは、プリント基板への部品の実装前に次のような
方法で行なわれていた。
■目視チェック方決
■専用のプリント基板チェッカーによる自動チェック方
法 〔発明が解決しようとする問題点〕 しかし、従来の上記■の目視チェックによる方法は、プ
リント基板に形成された回路パターンの内容を熟知して
いる者でないと中々正確にパターン不良を発見できず、
またチェックにも熟練を要し時間もかかる欠点がある。
法 〔発明が解決しようとする問題点〕 しかし、従来の上記■の目視チェックによる方法は、プ
リント基板に形成された回路パターンの内容を熟知して
いる者でないと中々正確にパターン不良を発見できず、
またチェックにも熟練を要し時間もかかる欠点がある。
これに対し、従来の■の専用プリント基板チェッカーに
よる方法は熟練者でなくてもチェックは可能であり、チ
ェック時間も僅かで済むが、装置が大掛かりとなるため
コストがかかる欠点がある。従って、低コストの製品に
は適用が難しい。
よる方法は熟練者でなくてもチェックは可能であり、チ
ェック時間も僅かで済むが、装置が大掛かりとなるため
コストがかかる欠点がある。従って、低コストの製品に
は適用が難しい。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、プリント基板上の金属箔パターンの仕上がり
程度を簡単に且つ短時間で然も低コストでチェックし得
る方法を提供することにある。
の目的は、プリント基板上の金属箔パターンの仕上がり
程度を簡単に且つ短時間で然も低コストでチェックし得
る方法を提供することにある。
本発明は上記目的を達成するために、要求される回路に
合致した金属箔パターンをプリント基板上にエツチング
法或いばメッキ法により形成する際に、前記回路の動作
に影響せず珪つパターン形成過程において不良の発生し
易いパターンから成るチェック用パターンを同時に形成
し、その後、前記チェック用パターンの不良発生の有無
をチェックする 本発明の好ましい実施例においては、−に記チェック用
パターンは、許容されるエツチング過多やメツキネ足の
ようなパターン形成処理が為された場合に切断されるよ
うな線幅の細い部分を含むパターン、或いは許容される
エソチング不足やメブキ過多のようなパターン形成処理
が為された場合にブリッジが形成される溝幅の狭い部分
を含むパターンの双方成いし1何れか−・方が採用され
る。
合致した金属箔パターンをプリント基板上にエツチング
法或いばメッキ法により形成する際に、前記回路の動作
に影響せず珪つパターン形成過程において不良の発生し
易いパターンから成るチェック用パターンを同時に形成
し、その後、前記チェック用パターンの不良発生の有無
をチェックする 本発明の好ましい実施例においては、−に記チェック用
パターンは、許容されるエツチング過多やメツキネ足の
ようなパターン形成処理が為された場合に切断されるよ
うな線幅の細い部分を含むパターン、或いは許容される
エソチング不足やメブキ過多のようなパターン形成処理
が為された場合にブリッジが形成される溝幅の狭い部分
を含むパターンの双方成いし1何れか−・方が採用され
る。
プリント基板のパターン形成処理において、例えばエツ
チング過多が生じて要求された回路に合致した金属箔パ
ターンの何れかにブリッジ等の不良が発生した場合、或
いは例えばエソチング不足が生じてl−記金属箔パター
ンの何れかに切断箇所等の不良が発生した場合、チェッ
ク用パターンが不良の発生し易いパターンで作成されて
いることからチェック用パターンにもそのような不良が
現れ、チェック用パターンを調べることで上記金属箔パ
ターンのチェックも行なえる。
チング過多が生じて要求された回路に合致した金属箔パ
ターンの何れかにブリッジ等の不良が発生した場合、或
いは例えばエソチング不足が生じてl−記金属箔パター
ンの何れかに切断箇所等の不良が発生した場合、チェッ
ク用パターンが不良の発生し易いパターンで作成されて
いることからチェック用パターンにもそのような不良が
現れ、チェック用パターンを調べることで上記金属箔パ
ターンのチェックも行なえる。
第1図は本発明の一実施例の説明図である。
今、プリント基板上に形成する所望の回路パターンの中
で最も細い銅箔パターンが例えば第1図(a)に示すよ
うにパターン幅りの銅箔パターン1であり、この銅箔パ
ターン1のパターン幅の最小許容値がDoとする。この
ような場合、銅箔パターンlを形成する同じプリント基
板の空き領域に第1図(b)に示すように、パターン幅
DtがほぼD−Doとなるような細いパターン部分3a
とテストランド部3bとを有するチェック用パターン3
が形成されるようなエツチング用パターンを形成してお
く。なお、ごのようなチェック用パターン3は回路的に
は機能しないパターンであり、また第1図(b)の2は
電源ラインである。
で最も細い銅箔パターンが例えば第1図(a)に示すよ
うにパターン幅りの銅箔パターン1であり、この銅箔パ
ターン1のパターン幅の最小許容値がDoとする。この
ような場合、銅箔パターンlを形成する同じプリント基
板の空き領域に第1図(b)に示すように、パターン幅
DtがほぼD−Doとなるような細いパターン部分3a
とテストランド部3bとを有するチェック用パターン3
が形成されるようなエツチング用パターンを形成してお
く。なお、ごのようなチェック用パターン3は回路的に
は機能しないパターンであり、また第1図(b)の2は
電源ラインである。
次に、このようにチェック用パターン3と所望の回路パ
ターンとのエツチング用パターンが形成されたプリント
基板をエツチング液に浸しエツチングする。この場合、
エツチング速度がプリント基板の各部でほぼ均一になる
ように調節する。
ターンとのエツチング用パターンが形成されたプリント
基板をエツチング液に浸しエツチングする。この場合、
エツチング速度がプリント基板の各部でほぼ均一になる
ように調節する。
上記エツチング工程が終了すると、そのプリント基板に
部品を実装し、その後電源を投入して各種のテストが行
なわれる。このテストの際に、パターンの不良チェック
も行ない、プリン1−1板上に形成された一ヒ記チェッ
ク用パターン3のテストランド部3bにプローブ或いは
チェックピン等を当て、電源電圧が検出されれば、チェ
’7り用パターン3の細いパターン部分3aが切断なく
形成されていることから不良なしと判定し、電源電圧が
検出されなければエツチング過多により細いパターン部
分3aが接続されていることから不良と判定する。
部品を実装し、その後電源を投入して各種のテストが行
なわれる。このテストの際に、パターンの不良チェック
も行ない、プリン1−1板上に形成された一ヒ記チェッ
ク用パターン3のテストランド部3bにプローブ或いは
チェックピン等を当て、電源電圧が検出されれば、チェ
’7り用パターン3の細いパターン部分3aが切断なく
形成されていることから不良なしと判定し、電源電圧が
検出されなければエツチング過多により細いパターン部
分3aが接続されていることから不良と判定する。
第2図は本発明の別の実施例の説明図である。
第1図はエツチング過多による不良チェック方法である
が、本実施例はエソチング不足による不良チェック方法
を示す。
が、本実施例はエソチング不足による不良チェック方法
を示す。
今、プリント基板上に形成する所望の回路パターンの中
で最もパターン間隔の狭い箇所が第2図(a)に示すよ
うに銅箔パターン4と銅箔パターン5の間隔Wであり、
この間隔Wの最小許容値がWoとすると、銅箔パターン
4,5を形成する同じプリント基板の空き領域に第2図
(b)に示すように、電源パターン6との対向間隔Wt
がほぼW−WOとなるような位置にチェック用パターン
7が形成されるようなエツチング用パターンを形成して
おく。なお、このようなチェック用パターン7も回路的
には機能しないパターンである。
で最もパターン間隔の狭い箇所が第2図(a)に示すよ
うに銅箔パターン4と銅箔パターン5の間隔Wであり、
この間隔Wの最小許容値がWoとすると、銅箔パターン
4,5を形成する同じプリント基板の空き領域に第2図
(b)に示すように、電源パターン6との対向間隔Wt
がほぼW−WOとなるような位置にチェック用パターン
7が形成されるようなエツチング用パターンを形成して
おく。なお、このようなチェック用パターン7も回路的
には機能しないパターンである。
そして、上記実施例と同様にチェック用パターン7と所
望の回路パターンとのエツチング用パターンを形成した
プリント基板をエツチング液に浸してエツチングし、エ
ツチング工程が終了すると、そのプリント基板に部品を
実装し、その後電源を投入してパターンの不良チェック
を行なう。この場合は、プリント基板−■−に形成され
た上記チェック用パターン7にプローブ或いはチェック
ピン等を当て、電源電圧が検出されなければ、チェック
用パターン7と電源パターン6との間にブリッジが形成
されていないので不良なしと判定し、電源電圧が検出さ
れれば不良と判定する。
望の回路パターンとのエツチング用パターンを形成した
プリント基板をエツチング液に浸してエツチングし、エ
ツチング工程が終了すると、そのプリント基板に部品を
実装し、その後電源を投入してパターンの不良チェック
を行なう。この場合は、プリント基板−■−に形成され
た上記チェック用パターン7にプローブ或いはチェック
ピン等を当て、電源電圧が検出されなければ、チェック
用パターン7と電源パターン6との間にブリッジが形成
されていないので不良なしと判定し、電源電圧が検出さ
れれば不良と判定する。
以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されず、その他各種の付加変更が可
能である。例えば、第1図(b)と第2図(b)に示し
た両チェック用パターン3゜7を同一のプリント基板に
形成するようにしてエツチング過多とエツチング不足の
双方を検出するようにしても良い。また、チェック用パ
ターンの切断箇所の有無、ブリッジ形成の有無を目視で
チェックしたり、エツチング工程終了直後に実施するこ
ともできる。但し、上記各実施例のように部品実装後の
部品の動作テストと同じ工程でパターン不良チェックを
行なうようにすれば、それだけ工程数が削減される利点
がある。尚、従来の■の目視チェック法および■の専用
プリント基板チェッカー法では、部品実装後のチェック
は困難であり、この点でも本実施例は有利である。
の実施例にのみ限定されず、その他各種の付加変更が可
能である。例えば、第1図(b)と第2図(b)に示し
た両チェック用パターン3゜7を同一のプリント基板に
形成するようにしてエツチング過多とエツチング不足の
双方を検出するようにしても良い。また、チェック用パ
ターンの切断箇所の有無、ブリッジ形成の有無を目視で
チェックしたり、エツチング工程終了直後に実施するこ
ともできる。但し、上記各実施例のように部品実装後の
部品の動作テストと同じ工程でパターン不良チェックを
行なうようにすれば、それだけ工程数が削減される利点
がある。尚、従来の■の目視チェック法および■の専用
プリント基板チェッカー法では、部品実装後のチェック
は困難であり、この点でも本実施例は有利である。
更に、プリント基板の各部でエツチング速度が不均一に
なることが避けられないような場合、チェック用パター
ンをプリント基板の複数箇所に複数個設けるように構成
し、その何れかで不良が検出されたときプリント基板不
良と判定するようにしても良い。また、チェック用パタ
ーンの形状は先の実施例の形状に限らず任意の形状を採
用でき、チェック用パターンに対向するパターンは必ず
しも電源パターンでなくても良く、所望回路の他のパタ
ーンや別のチェック用パターンであっても良い。
なることが避けられないような場合、チェック用パター
ンをプリント基板の複数箇所に複数個設けるように構成
し、その何れかで不良が検出されたときプリント基板不
良と判定するようにしても良い。また、チェック用パタ
ーンの形状は先の実施例の形状に限らず任意の形状を採
用でき、チェック用パターンに対向するパターンは必ず
しも電源パターンでなくても良く、所望回路の他のパタ
ーンや別のチェック用パターンであっても良い。
なお、以上の実施例はエツチング法によりプリント基板
に所望の金属箔パターンを形成する技術に本発明を適用
したが、例えばメッキ法によって金属箔パターンをプリ
ント基板上に析出させる場合にも適用可能である。
に所望の金属箔パターンを形成する技術に本発明を適用
したが、例えばメッキ法によって金属箔パターンをプリ
ント基板上に析出させる場合にも適用可能である。
以上説明したように、本発明は、許容される範囲を越え
るエツチング過多等によって容易に切断されるパターン
や許容される範囲に未だ達しないエツチング不足等によ
って容易にブリッジ等が形成されるようなパターン等か
らなるチェック用パターンを、所望の回路パターンと同
時にプリント基板上に形成し、エツチング不足の後の工
程でチェック用パターンの不良をチェックするようにし
たものであり、チェック用パターンがパターン形成過程
において不良の発生し易いパターンで作成されているこ
とから所望の回路パターンの不良をチェック用パターン
の不良としてチェックすることができる。従って、チェ
ック箇所をチェック用パターンに限定することができ、
またチェック項目もチェック用パターン中における切断
箇所の有無、ブリッジ形成箇所の有無といった簡単なも
のとなるので、目視チェックでも熟練者を要せず短時間
で簡単にチェックでき、またチェック用パターンの切断
箇所やブリッジ形成箇所を電気的手段で調べるにしても
簡単な装置で実現できコストを下げることができる効果
がある。
るエツチング過多等によって容易に切断されるパターン
や許容される範囲に未だ達しないエツチング不足等によ
って容易にブリッジ等が形成されるようなパターン等か
らなるチェック用パターンを、所望の回路パターンと同
時にプリント基板上に形成し、エツチング不足の後の工
程でチェック用パターンの不良をチェックするようにし
たものであり、チェック用パターンがパターン形成過程
において不良の発生し易いパターンで作成されているこ
とから所望の回路パターンの不良をチェック用パターン
の不良としてチェックすることができる。従って、チェ
ック箇所をチェック用パターンに限定することができ、
またチェック項目もチェック用パターン中における切断
箇所の有無、ブリッジ形成箇所の有無といった簡単なも
のとなるので、目視チェックでも熟練者を要せず短時間
で簡単にチェックでき、またチェック用パターンの切断
箇所やブリッジ形成箇所を電気的手段で調べるにしても
簡単な装置で実現できコストを下げることができる効果
がある。
第1図は本発明の詳細な説明図および、第2図は本発明
の別の実施例の説明図である。 図において、L 4,5は所望の回路に使用される銅
箔パターン、2.6は電源パターン、3はチェック用パ
ターンである。
の別の実施例の説明図である。 図において、L 4,5は所望の回路に使用される銅
箔パターン、2.6は電源パターン、3はチェック用パ
ターンである。
Claims (1)
- 要求される回路に合致した金属箔パターンをプリント
基板上にエッチング法或いはメッキ法により形成する際
に、前記回路の動作に影響せず且つパターン形成過程に
おいて不良の発生し易いパターンから成るチェック用パ
ターンを同時に形成し、その後、前記チェック用パター
ンの不良発生の有無をチェックするようにしたプリント
基板のチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22568885A JPS6285485A (ja) | 1985-10-09 | 1985-10-09 | プリント基板のチエツク方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22568885A JPS6285485A (ja) | 1985-10-09 | 1985-10-09 | プリント基板のチエツク方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6285485A true JPS6285485A (ja) | 1987-04-18 |
Family
ID=16833229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22568885A Pending JPS6285485A (ja) | 1985-10-09 | 1985-10-09 | プリント基板のチエツク方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6285485A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134197A (ja) * | 2010-12-20 | 2012-07-12 | Nitto Denko Corp | 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519684A (en) * | 1974-07-15 | 1976-01-26 | Nippon Electric Co | Handotai sochi no seizo hoho |
JPS513055B1 (ja) * | 1969-12-09 | 1976-01-30 |
-
1985
- 1985-10-09 JP JP22568885A patent/JPS6285485A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS513055B1 (ja) * | 1969-12-09 | 1976-01-30 | ||
JPS519684A (en) * | 1974-07-15 | 1976-01-26 | Nippon Electric Co | Handotai sochi no seizo hoho |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134197A (ja) * | 2010-12-20 | 2012-07-12 | Nitto Denko Corp | 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート |
US8866020B2 (en) | 2010-12-20 | 2014-10-21 | Nitto Denko Corporation | Method for manufacturing printed circuit board, method for manufacturing printed circuit board assembly sheet, printed circuit board, and printed circuit board assembly sheet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6285485A (ja) | プリント基板のチエツク方法 | |
JPH0541567A (ja) | プリント配線板 | |
JPH05302955A (ja) | プリント配線板のパターン検査方法 | |
JPH0749821Y2 (ja) | プリント回路板装置 | |
JPH02262390A (ja) | プリント配線板 | |
JPH03191590A (ja) | プリント配線基板 | |
JPS6373592A (ja) | 電子部品実装位置検出方式 | |
JPH02237091A (ja) | 印刷配線板 | |
JPH02278787A (ja) | プリント配線基板のパターン構造 | |
JPH0648898Y2 (ja) | プリント配線基板 | |
JPS61158191A (ja) | 混成集積回路基板 | |
JPH01219656A (ja) | 実装済プリント基板の検査方法 | |
JP2834040B2 (ja) | プリント配線板及び品名検査方法 | |
JPH10135626A (ja) | プリント基板 | |
JPH09214080A (ja) | プリント配線板 | |
JPH02183590A (ja) | 印刷配線板及びその検査方法 | |
JPH02137390A (ja) | 印刷配線板ユニットの製造方法 | |
JPH05145204A (ja) | 印刷配線基板 | |
JPH05335706A (ja) | 部品位置認識マーク付きプリント配線基板 | |
JPH10163584A (ja) | プリント配線板構造 | |
JPH02336A (ja) | 半導体装置 | |
JPH03195088A (ja) | プリント板への電子部品実装方法 | |
JPS62176186A (ja) | プリント基板の製造方法 | |
JPH10303547A (ja) | 半田印刷検査処理方法およびこの方法に使用する基板、半田印刷機 | |
JPH0276287A (ja) | 印刷配線板 |