JPS6284662A - 電子カメラ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子カメラ装置、特に高精細モードを有する
電子カメラ装置に関する。

〔従来技術〕

従来の゛電子カメラ装置、例えば家庭用のＶＴＲカメラ
は、動画像を主対象としているため、フリッカを減少さ
せるようラインインタレースモードのみで作動するよう
構成され、静止画の高精細化等を目的とするノン・イン
タレースモードを有するものはなかった。

〔発明が解決しようとする問題点〕

また、従来の撮像素子をノン・インタレースモードで作
動させると、読み出し速度を２倍にしなければならない
ため時間軸の変換を要し、その周辺駆動回路が複雑とな
り、さらにまた、書き込み／読み出し用のクロック信号
周波数が高くなるため、撮像素子そのものの性能も低下
するという欠点があった。

本発明は、上記従来例の欠点を除去すると同時に、一台
の電子カメラ装置で従来のインタレースモードとともに
、高精細のノン・インタレースモードにも容易に切換え
ることができる電子カメラの提供を目的としている。

〔問題点を解決するための手段〕

本発明の電子カメラ装置では２個の撮像素子もしくはこ
れと同価の２分割読み出し出力を有する１個の撮像素子
のそれぞれの画素ラインを、受光部において前記各画素
がオフセット関係となるよう配設し、画像信号出力を取
り出す手段を有する。

〔作　用〕

インタレースモード時には前記各画素出力をフィールド
時間間隔で交互に読出し、またノン・インタレースモー
ド時には、前記各画素出力を同時に読み出したのち時間
軸変換を施して、それぞれ前記各モードにおける画像信
号を取り出す。

〔実施例〕

以下に本発明を実施例に基づいて説明する。第１図およ
び第２図は、本発明による一実施例のそれぞれフィール
ド撮像素子が２板式の場合のインクレースモードオよび
ノン・インタレースモードのブロック回路図である。撮
像素子１および２の受光部における各画素配列（フォー
マット）は、第３図に示すような関係に配設する。本実
施例においては、各撮像素子１，２の画素数は、水平方
向ＨＸ垂直方向Ｖ＝５００Ｘ２５０と仮定してあり、図
中、○印は撮像素子１に対応する各画素、Ｘ印は撮像素
子２に対応することを示し、受光部の各画素ラインは、
図示のように各画素がオフセット関係になるよう配設し
である。

各画素ラインには、それぞれ、（撮像素子番号−ライン
番号）の番地、すなわち１−１．２−１゜１−２　、２
−２　、１−３　、２−３　、・・・・・・・・・等を
付す。第４図（ａ）　、　（ｂ）は、それぞれ撮像素子
１．２からの各出力データ列を示す。各ラインの時間は
、インタレースモード時の水平走査時間に等しい。

第１図に示すインタレースモードにおいては、従来方法
と同じに、撮像素子１および２から、フィールド毎に１
−１　、２−１　、１−２　、２−２　。

１−３．２−３．・・・・・・のように交互に信号を読
み出せばよい。５，６は撮像素子出力の各増幅器、Ｓは
上記の交互のライン切換えスイッチ、７は信号処理回路
で、端子８にインタレースモード画像信号出力０を得る
よう構成しである。

つぎに、第２図に示すノン・インタレースモードにおい
ては、撮像素子１，２から同時に読出し、それぞれ増幅
器５，６で増幅ののち、時間軸変換回路９ｆｚｃ経て、
信号処理回路７でノン・インタレースモード画像信号出
力０′を端子１０に得られるように構成しである。第５
図は、上記時間軸変換回路図の一例を示し、この回路に
より、第４図（ａ）。

（ｂ）のデータ列の各信号２１．２２をそれぞれ同時に
入力（ＩＮ、、ＩＮ、）して、第４図（ｃ）に示すよう
なデータ列に変換するものである。

第５図において、前記入力信号２１．２２は、それぞれ
アナログ／ディジタル変換器（Ａ／Ｄ　’）２３．７４
によりディジタル化したのち、各スイッチＳ、、Ｓ、を
経て各ラインメモリ２５．２Ｆｉニア７．２８（ＬＭ−
１，ＬＭ−２：ＬＭ−３，ＬＭ−４）に入力する。入力
２１と２２との各ラインメモリの書き込みおよび読み出
しのクロック周波数の比は１：２となり、ラインメモリ
２７，２８は、スイッチＳ４を経て遅延線回路２９によ
り時間を１／２に圧縮している。

ラインメモリ２５に書き込みを行っている時は、ライン
メモリ２６が読み出しを行うようスイッチＳ、とＳ、の
切換えを行う。１　／　２　Ｈの遅延回路２９は、撮像
素子２の出力を撮像素子１の出力に接続するためのもの
であり、この切換えをスイッチＳ５で行っている。スイ
ッチＳ、の出力はデジタル・アナログ変換器（Ｄ／Ａ　
）　３０により、端子３１にアナログ信号出力を得、第
２図に示した信号処理回路７へ入力して、ノン・インタ
レースモード画像信号出力Ｏ′１０を得ることができる
。

以上において、撮像素子からのデータ読み出しレートハ
、両モード共同−であるので、その周辺駆動回路も共用
することができる利点がある。

また、上記実施例は、それぞれフィールド撮像素子１お
よび２を有する２板式の場合について説明したが、これ
と等価の分割読み出し可能な一個の撮像素子を用いても
よいことはもちろんである。

〔効　果〕

以上説明してきたように、本発明によれば、一台の逗子
カメラ装置で、従来の動画像を主とするインクレースモ
ード、および高精細静止画用に解像度の高いノン・イン
タレースモードの画像信号出力を容易に得られるように
なった。

【図面の簡単な説明】

第１１ｆｆｌおよび第２図は、それぞれ本発明による一
実施例のインタレースモードおよびノン・インタレース
モードのブロック回路図、第３図は、撮像素子の受光面
における各画素配列（フォーマット）、第４図（ａ）　
、　（ｂ）　、　（ｃ）はそれぞれ各撮像素子の出力デ
ータ列と、ノンｅインタレースモードにおける時間軸変
換後のデータ列、第５図は、ノン・インタレースモード
における時間軸変換回路図の一例である。 １．２・・・・・・撮像素子 ４・・・・・・・・・ビームスプリッタ７・・・・・・
・・・信号処理回路 ８・・・・・・・・・インタレースモード信号出力９・
・・・・・・・・時間軸変換回路 １０・・・・・・・・・ノン・インタレースモート信号
出力２９・・・・・・・・・遅延回路 第１図 を 第２図

Claims (1)

【特許請求の範囲】
1. ２個の撮像素子もしくはこれと同価の２分割読み出し出
   力を有する１個の撮像素子のそれぞれの画素ラインを、
   受光部において前記各画素がオフセット関係となるよう
   配設し、インタレースモード時には前記各画素出力をフ
   ィールド時間間隔で交互に読出し、またノン・インタレ
   ースモード時には、前記各画素出力を同時に読み出した
   のち時間軸変換を施して、それぞれ前記各モードにおけ
   る画像信号出力を取り出す手段を備えたことを特徴とす
   る電子カメラ装置。