JPS6284608A - 単一利得緩衝増幅器 - Google Patents
単一利得緩衝増幅器Info
- Publication number
- JPS6284608A JPS6284608A JP61168214A JP16821486A JPS6284608A JP S6284608 A JPS6284608 A JP S6284608A JP 61168214 A JP61168214 A JP 61168214A JP 16821486 A JP16821486 A JP 16821486A JP S6284608 A JPS6284608 A JP S6284608A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electrode
- transistor device
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は単一利得緩衝増幅器に係るものでありしかも、
さらに特定化すれば、一般に使用されている単一利得緩
衝増幅器に固有の、温度の関数として入力対出力オフセ
ット電圧（以下オフセットとして表わす）およびオフセ
ットドリフト（以下ドリフトとして表わす）を減少させ
るための各種回路配置に、関するしのである。
さらに特定化すれば、一般に使用されている単一利得緩
衝増幅器に固有の、温度の関数として入力対出力オフセ
ット電圧（以下オフセットとして表わす）およびオフセ
ットドリフト（以下ドリフトとして表わす）を減少させ
るための各種回路配置に、関するしのである。
本発明は、「広帯域直流結合トランジスタ増幅器におけ
るセットリング時間の減少法」と題する、米国特許第４
，５０２，０２０号明細書の内容に関するものである。
るセットリング時間の減少法」と題する、米国特許第４
，５０２，０２０号明細書の内容に関するものである。
その明細書の内容は参考としてこの明細書中にとり入れ
られている従来技術 一般に利用されている、この型式の、従来技術による単
一利得緩衝増幅器は第１図に示されている。
られている従来技術 一般に利用されている、この型式の、従来技術による単
一利得緩衝増幅器は第１図に示されている。
この従来技術回路は、１９７８年４月２７日発行のエレ
クトロニクス誌の１２４〜１２６ページでニラターおよ
びズフによって、単一利得緩衝増幅器は超高速である、
との記事中で説明されている。この回路のオフセットお
よびドリフトは、この中に用いられているＮ Ｐ Ｎお
よびＰＮＰのトランジスタのベース、エミッタ間電圧ド
ロップの差異によるものである。
クトロニクス誌の１２４〜１２６ページでニラターおよ
びズフによって、単一利得緩衝増幅器は超高速である、
との記事中で説明されている。この回路のオフセットお
よびドリフトは、この中に用いられているＮ Ｐ Ｎお
よびＰＮＰのトランジスタのベース、エミッタ間電圧ド
ロップの差異によるものである。
入手できる任意のＮＰＮおよびＰＮＰ トランジスタの
型式では、この差異は大きい可能性がある。
型式では、この差異は大きい可能性がある。
発明の目的
本発明の目的は、オフセット電圧およびドリフトを減少
させることのできる、単一利得緩衝増幅器を提供するこ
とである。
させることのできる、単一利得緩衝増幅器を提供するこ
とである。
発明の構成
こうして、本発明は単一利得緩衝増幅器を提供するが、
この増幅器は、 ベース、エミッタ、およびコレクタ電極を持ち、そのコ
レクタ電極が負の電圧供給源に接続されている第１ Ｐ
ＮＰ トランジスタ装置と、ベース、エミッタ、および
コレクタ電極を持ち、そのコレクタ電極が正の電圧供給
源に接続され、またそのベース電極が前記第１ＰＮＰト
ランジスタ装置のベース電極に接続されて人力信号を受
ける第１ＮＰＮトランジスタ装置と、ベース、エミッタ
、およびコレクタ電極を寺−ち、そのエミッタ電極が前
記第１ Ｎ Ｐ Ｎ トランジスタ装置のエミッタ電極
に接続され、またそのベースおよびコレクタ電極が互い
に、第１電流源を経て前記負の電圧供給源に接続されて
いる第２ＰＮＰトランジスタ装置と、 ベース、エミッタ、およびコレクタ電極を持ち、そのエ
ミッタ電極が前記第１ＰＮＰトランジスタ装置のエミッ
タ電極に接続され、またそのベースおよびコレクタ電極
が互いに、第２電流源を経て、前記圧の電圧供給源に接
続されている第２ＮＰＮトランジスタ装置と、 ベース、エミッタ１．およびコレクタ電極を持ち、その
ベース電極が前記第２ＰＮＰトランジスタ装置のベース
電極に接続され、またそのコレクタ電極が前記負の電圧
供給源に接続されている第３ＰＮＰトランジスタ装置と
、 ベース、エミッタ、およびコレクタ電極を持ち、そのベ
ース電極が前記第２ＮＰＮｌ−ランジスタ装置のベース
電極に接続され、またそのコレクタ電極が前記圧の電圧
供給源に接続されている第３ＮＰＮトランジスタ装置と
、 ベース、エミッタ、およびコレクタ電極を持ち、そのエ
ミッタ電極が前記第３ＮＰＮトランジスタ装置のエミッ
タ電極に接続され、またそのベースおよびコレクタ電極
が互いに接続されている第４ＰＮＰトランジスタ装置と
、さらにベース、エミッタ、およびコレクタ電極を持ち
、そのエミッタ電極が前記第３ＰＮＰトランジスタ装置
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が互いに、前記第４ＰＮＰトランジスタ装置の
ベースおよびコレクタ電極に接続されて、面記単−利得
緩衝増幅器の出力を供給する第４ＮＰＮトランジスタ装
置とを、有している。
この増幅器は、 ベース、エミッタ、およびコレクタ電極を持ち、そのコ
レクタ電極が負の電圧供給源に接続されている第１ Ｐ
ＮＰ トランジスタ装置と、ベース、エミッタ、および
コレクタ電極を持ち、そのコレクタ電極が正の電圧供給
源に接続され、またそのベース電極が前記第１ＰＮＰト
ランジスタ装置のベース電極に接続されて人力信号を受
ける第１ＮＰＮトランジスタ装置と、ベース、エミッタ
、およびコレクタ電極を寺−ち、そのエミッタ電極が前
記第１ Ｎ Ｐ Ｎ トランジスタ装置のエミッタ電極
に接続され、またそのベースおよびコレクタ電極が互い
に、第１電流源を経て前記負の電圧供給源に接続されて
いる第２ＰＮＰトランジスタ装置と、 ベース、エミッタ、およびコレクタ電極を持ち、そのエ
ミッタ電極が前記第１ＰＮＰトランジスタ装置のエミッ
タ電極に接続され、またそのベースおよびコレクタ電極
が互いに、第２電流源を経て、前記圧の電圧供給源に接
続されている第２ＮＰＮトランジスタ装置と、 ベース、エミッタ１．およびコレクタ電極を持ち、その
ベース電極が前記第２ＰＮＰトランジスタ装置のベース
電極に接続され、またそのコレクタ電極が前記負の電圧
供給源に接続されている第３ＰＮＰトランジスタ装置と
、 ベース、エミッタ、およびコレクタ電極を持ち、そのベ
ース電極が前記第２ＮＰＮｌ−ランジスタ装置のベース
電極に接続され、またそのコレクタ電極が前記圧の電圧
供給源に接続されている第３ＮＰＮトランジスタ装置と
、 ベース、エミッタ、およびコレクタ電極を持ち、そのエ
ミッタ電極が前記第３ＮＰＮトランジスタ装置のエミッ
タ電極に接続され、またそのベースおよびコレクタ電極
が互いに接続されている第４ＰＮＰトランジスタ装置と
、さらにベース、エミッタ、およびコレクタ電極を持ち
、そのエミッタ電極が前記第３ＰＮＰトランジスタ装置
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が互いに、前記第４ＰＮＰトランジスタ装置の
ベースおよびコレクタ電極に接続されて、面記単−利得
緩衝増幅器の出力を供給する第４ＮＰＮトランジスタ装
置とを、有している。
従来技術による単一利得緩衝増幅器回路は、添付の図面
類を参照しながら、単に例として提示される本発明の実
施例に関連して説明される実施例 以下の説明においては、次のような約束が用いられてい
る。Ｖｂｅｘｙは、Ｑｙ、ｙとして表わされて論しられ
ているトランジスタのベース、エミッタ間電圧（Ｖｂｅ
）であり、ＩｘｃｙはＱｘｙとして表わされて論じられ
ているトランジスタのコレクタ電流（Ｉｃ）であり、ま
た １ｓｘｙはＱＸＹとして表わされて論じられている
トランジスタの逆飽和電流（Ｉｓ）である。
類を参照しながら、単に例として提示される本発明の実
施例に関連して説明される実施例 以下の説明においては、次のような約束が用いられてい
る。Ｖｂｅｘｙは、Ｑｙ、ｙとして表わされて論しられ
ているトランジスタのベース、エミッタ間電圧（Ｖｂｅ
）であり、ＩｘｃｙはＱｘｙとして表わされて論じられ
ているトランジスタのコレクタ電流（Ｉｃ）であり、ま
た １ｓｘｙはＱＸＹとして表わされて論じられている
トランジスタの逆飽和電流（Ｉｓ）である。
第１図を参照すると、従来技術によって構成された単一
利得緩衝増幅器が示されている。ＮＰＮトランジスタＱ
ｎｂとＱｎｃとが整合しており、しかもＰＮＰトランジ
スタＱｐｂとＱｐｃとが同様に整合していると仮定し、
さらに、総てのトランジスタにおいてＢ（ベータ）ＹＡ
（初期電圧）が等しいと仮定すれば、１ｃｐｂ＝ｌｃｎ
ｂ（ｌｓｐｂ／ｌ５ｎｃ）”の時にオフセット（Ｖｉ−
Ｖｏ）−〇となる。このため、オフセットを零とするに
は、入力段におけるコレクタ電流の大きな不整合を要す
ることとなり、これはバイアス電流を増加させ、また逆
に他の特性要因に影響を与える。
利得緩衝増幅器が示されている。ＮＰＮトランジスタＱ
ｎｂとＱｎｃとが整合しており、しかもＰＮＰトランジ
スタＱｐｂとＱｐｃとが同様に整合していると仮定し、
さらに、総てのトランジスタにおいてＢ（ベータ）ＹＡ
（初期電圧）が等しいと仮定すれば、１ｃｐｂ＝ｌｃｎ
ｂ（ｌｓｐｂ／ｌ５ｎｃ）”の時にオフセット（Ｖｉ−
Ｖｏ）−〇となる。このため、オフセットを零とするに
は、入力段におけるコレクタ電流の大きな不整合を要す
ることとなり、これはバイアス電流を増加させ、また逆
に他の特性要因に影響を与える。
第２図を参照すると、そこにはオフセットおよびドリフ
ト特性を減少させるための単一利得緩衝増幅器構成が示
されている。この回路ではオフセット（Ｖｉ −Ｖｏ）
□−（Ｊｂｅｐｂ＋Ｖｂｅｎａ−Ｖｂｅｎｃ−Ｖｂｅｐ
ｄ） ＝ＶｂｅｎＮＶｂｅｐａ−Ｖｂｅｐｃ Ｖｂｅｎｄ である。そこで（単独のトランジスタでは） Ｖｂｅ−
（Ｖｔ）（２ｎ（Ｉｃ／Ｉｓ）であるから、このオフセ
ットは （Ｖｔ）Ｑｎ（ｌｃｐｂ Ｉｃｎａ ｌ５ｎｃ
ｌ５ｐｄ／ｌ５ｐｂ １ｓｎａ １ｃｎｃＩｃｐｄ
）−’ となり、これは、 （Ｖｔ）ｆ２ｎ（Ｉｃｎｂ
ＩｃｐａＩｓｐｃ ｌ５ｎｄ ／１ｓｎｂ １ｓｐａ
Ｉｃｐｃ Ｉｃｎｄ）に等しい。
ト特性を減少させるための単一利得緩衝増幅器構成が示
されている。この回路ではオフセット（Ｖｉ −Ｖｏ）
□−（Ｊｂｅｐｂ＋Ｖｂｅｎａ−Ｖｂｅｎｃ−Ｖｂｅｐ
ｄ） ＝ＶｂｅｎＮＶｂｅｐａ−Ｖｂｅｐｃ Ｖｂｅｎｄ である。そこで（単独のトランジスタでは） Ｖｂｅ−
（Ｖｔ）（２ｎ（Ｉｃ／Ｉｓ）であるから、このオフセ
ットは （Ｖｔ）Ｑｎ（ｌｃｐｂ Ｉｃｎａ ｌ５ｎｃ
ｌ５ｐｄ／ｌ５ｐｂ １ｓｎａ １ｃｎｃＩｃｐｄ
）−’ となり、これは、 （Ｖｔ）ｆ２ｎ（Ｉｃｎｂ
ＩｃｐａＩｓｐｃ ｌ５ｎｄ ／１ｓｎｂ １ｓｐａ
Ｉｃｐｃ Ｉｃｎｄ）に等しい。
示されている総てのトランジスタにおいてＢおよびＶＡ
が等しいと仮定する。ＮＰＮトランジスタにおいて逆飽
和電流（Ｉｓ）特性を厳密に整合さ仕ることは簡単なこ
とである。そして、Ｃ３ａ＝Ｃｓｂならば、必要によっ
て比Ｃ３ａ／Ｃ３ｂをわずかに変化さけることによって
、小さなトランジスタのＶｂｅ不整合に関わりなく、ゼ
ロオフセットを一達成することができる。
が等しいと仮定する。ＮＰＮトランジスタにおいて逆飽
和電流（Ｉｓ）特性を厳密に整合さ仕ることは簡単なこ
とである。そして、Ｃ３ａ＝Ｃｓｂならば、必要によっ
て比Ｃ３ａ／Ｃ３ｂをわずかに変化さけることによって
、小さなトランジスタのＶｂｅ不整合に関わりなく、ゼ
ロオフセットを一達成することができる。
ドリフトはＴ１ここでＴはトランジスタの絶対温度、で
割ったオフセットに等しい。
割ったオフセットに等しい。
実際的には、Ｖｂｅ上のベース幅変調の影響を説明する
ＶＡが、一般にはＮＰＮおよびＰＮＰトランジスタにお
いて等しくはない。ＶＡの、ある値の中にあって、同−
Ｖｂｅ電圧は同一のコレクタ電流１ｃの存在を引き起こ
すものである。
ＶＡが、一般にはＮＰＮおよびＰＮＰトランジスタにお
いて等しくはない。ＶＡの、ある値の中にあって、同−
Ｖｂｅ電圧は同一のコレクタ電流１ｃの存在を引き起こ
すものである。
このため、ＮＰＮおよびＰＮＰトランジスタにおけるＶ
Ａの、ある値での差異を補償するために、比Ｃ３ａ／Ｃ
８ｂにおけるわずかな差異は、ＭＡおよびＶｂｅの不整
合によって生ずる非ゼロオフセットやドリフトを修正す
るために用いることができる。
Ａの、ある値での差異を補償するために、比Ｃ３ａ／Ｃ
８ｂにおけるわずかな差異は、ＭＡおよびＶｂｅの不整
合によって生ずる非ゼロオフセットやドリフトを修正す
るために用いることができる。
同様に、この技術はＢ不整合によって生じるオフセット
を減少させるためにも用いることができ、しかもドリフ
トはオフセットに比例しているので、減少させるまでも
ない。
を減少させるためにも用いることができ、しかもドリフ
トはオフセットに比例しているので、減少させるまでも
ない。
第３図を参照すると、抵抗器ＲＯａとＲｏｂとが、オフ
セットおよびドリフトを変化させるＶｉに依存して、比
１ｃｎａ／Ｉｃｐａを変化させている。しかし、実際上
はＶｉ（Ｖｃｃであって、それらの変化は、回路の複雑
さを減らすという観点からは問題とはならない。
セットおよびドリフトを変化させるＶｉに依存して、比
１ｃｎａ／Ｉｃｐａを変化させている。しかし、実際上
はＶｉ（Ｖｃｃであって、それらの変化は、回路の複雑
さを減らすという観点からは問題とはならない。
第２図および第３図の回路においてＶｏ／Ｖｉの周波数
応答の安定度向上のために、どのような組合せであって
もベースまたはエミッグに直列の抵抗器は有用である。
応答の安定度向上のために、どのような組合せであって
もベースまたはエミッグに直列の抵抗器は有用である。
オフセットおよびドリフト特性は、わずかに変化するが
、しかしその両者の減少はいずれも達成されたままであ
る。
、しかしその両者の減少はいずれも達成されたままであ
る。
緩衝回路として用いるため、トランジスタＱｎＣおよび
Ｑｐｃのコレクタはそれぞれ、＋Ｖｃｃおよび−Ｖｃｃ
に接続されて示されている。このコレクタは、また電源
電圧Ｖｃｃ以外の他の回路にも第２図および第３図の回
路を、入力オフセット電圧を減少させるため提出された
参照明細書、米国特許第４．５０２，０２０号明ｍ書の
第２図におけるトランジスタ Ｑｏ、 Ｑ＋およびＲＦ
２を含む入力段のために置換して使用することである第
２図および第３図に示した回路と同様の動作の、さらに
別の変更された回路配置は第４図に描かれている。
Ｑｐｃのコレクタはそれぞれ、＋Ｖｃｃおよび−Ｖｃｃ
に接続されて示されている。このコレクタは、また電源
電圧Ｖｃｃ以外の他の回路にも第２図および第３図の回
路を、入力オフセット電圧を減少させるため提出された
参照明細書、米国特許第４．５０２，０２０号明ｍ書の
第２図におけるトランジスタ Ｑｏ、 Ｑ＋およびＲＦ
２を含む入力段のために置換して使用することである第
２図および第３図に示した回路と同様の動作の、さらに
別の変更された回路配置は第４図に描かれている。
発明の効果
このような単一利得緩衝増幅器は、電流源の比の適切な
調節が、小さなトランジスタのＶｂｅのミスマツチに関
わりなく、ゼロオフセットを達成できる点で従来技術よ
り大幅に改善されている。これはまた、ドリフトが温度
Ｔによって割り算されたオフセットに等しいことから、
ドリフトを減少させることでもある。
調節が、小さなトランジスタのＶｂｅのミスマツチに関
わりなく、ゼロオフセットを達成できる点で従来技術よ
り大幅に改善されている。これはまた、ドリフトが温度
Ｔによって割り算されたオフセットに等しいことから、
ドリフトを減少させることでもある。
同様な効果は、電流源が各々抵抗器て置換された回路配
置においても得られるものである。
置においても得られるものである。
第１図は、従来技術において知られている単一利得緩衝
増幅器回路の詳細な回路図であり、第２図は、本発明の
望ましい実施例によって構成された単一利得緩衝増幅器
の詳細な回路図であり、 第３図は、本発明の別の実施例によって構成された単一
利得緩衝増幅器の詳細な回路図であり、 第４図は、本発明のさらに別の実施例によって構成され
た単一利得緩衝増幅器の詳細な回路図である。
増幅器回路の詳細な回路図であり、第２図は、本発明の
望ましい実施例によって構成された単一利得緩衝増幅器
の詳細な回路図であり、 第３図は、本発明の別の実施例によって構成された単一
利得緩衝増幅器の詳細な回路図であり、 第４図は、本発明のさらに別の実施例によって構成され
た単一利得緩衝増幅器の詳細な回路図である。
Ｑｐｂ・・第１ＰＮＰトランジスタ装置、Ｑｎｂ・・−
第１ＮＰＮトランジスタ装置、Ｑｎａ・・・第２ＮＰＮ
トランジスタ装置、Ｑｐａ・第２ＰＮＰトランジスタ装
置、〉
Ｑ〉 ＋
第１ＮＰＮトランジスタ装置、Ｑｎａ・・・第２ＮＰＮ
トランジスタ装置、Ｑｐａ・第２ＰＮＰトランジスタ装
置、〉
Ｑ〉 ＋
Claims (1)
- 【特許請求の範囲】 １、単一利得緩衝増幅器において、その増幅器が、ベー
ス、エミッタおよびコレクタ電極を持ち、そのコレクタ
電極が負の電源電圧（−Ｖｃｃ）に接続されている第１
ＰＮＰトランジスタ装置（Ｑｐｂ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
クタ電極が正の電源電圧（＋Ｖｃｃ）に接続され、また
そのベース電極が前記第１ＰＮＰトランジスタ装置（Ｑ
ｐｂ）のベース電極に接続されて入力信号（Ｖｉ）を受
ける、第１ＮＰＮトランジスタ装置（Ｑｎｂ）と、ベー
ス、エミッタおよびコレクタ電極を持ち、そのエミッタ
電極が前記第１ＮＰＮトランジスタ装置（Ｑｎｂ）のエ
ミッタ電極に接続され、またそのベースおよびコレクタ
電極が共に、第１電流源（Ｃｓｂ）を通して前記負の電
源電圧（−Ｖｃｃ）に接続されている第２ＰＮＰトラン
ジスタ装置（Ｑｐａ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第１ＰＮＰトランジスタ装置（Ｑｐｂ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に、第２電源（Ｃｓａ）を通して前記正の
電源電圧（＋Ｖｃｃ）に接続されている第２ＮＰＮトラ
ンジスタ装置（Ｑｎａ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
ス電極が前記第２ＰＮＰトランジスタ装置（Ｑｐａ）の
ベース電極に接続され、またそのコレクタ電極が前記負
の電源電圧（−Ｖｃｃ）または他の回路に接続されてい
る第３ＰＮＰトランジスタ装置（Ｑｐｃ）と、ベース、
エミッタおよびコレクタ電極を持ち、そのベース電極が
前記第２ＮＰＮトランジスタ装置（Ｑｎａ）のベース電
極に接続され、またそのコレクタ電極が前記正の電源電
圧（＋Ｖｃｃ）または他の回路に接続されている第３Ｎ
ＰＮトランジスタ装置（Ｑｎｃ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第３ＮＰＮトランジスタ装置（Ｑｎｃ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に接続されている第４ＰＮＰトランジスタ
装置（Ｑｐｄ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第３ＰＮＰトランジスタ装置（Ｑｐｃ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に、前記第４ＰＮＰトランジスタ装置（Ｑ
ｐｄ）のベースおよびコレクタ電極に接続されて、前記
単一利得緩衝増幅器の出力（Ｖｏ）を提供する第４ＮＰ
Ｎトランジスタ装置（Ｑｎｄ）と、を有することを特徴
とす増幅器。 ２、単一利得緩衝増幅器において、その増幅器が、ベー
ス、エミッタおよびコレクタ電極を持ち、そのコレクタ
電極が負の電源電圧（−Ｖｃｃ）に接続されている第１
ＰＮＰトランジスタ装置（Ｑｐｂ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
クタ電極が正の電源電圧（＋Ｖｃｃ）に接続され、また
そのベース電極が前記第１ＰＮＰトランジスタ装置（Ｑ
ｐｂ）のベース電極に接続されて入力信号（Ｖｉ）を受
ける第１ＮＰＮトランジスタ装置（Ｑｎｂ）と、ベース
、エミッタおよびコレクタ電極を持ち、そのエミッタ電
極が前記第１ＮＰＮトランジスタ装置（Ｑｎｂ）のエミ
ッタ電極に接続され、またそのベースおよびコレクタ電
極が共に、第１抵抗器（ＲＯｂ）を通して前記負の電源
電圧（−Ｖｃｃ）に接続されている第２ＰＮＰトランジ
スタ装置（Ｑｐａ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第１ＰＮＰトランジスタ装置（Ｑｐｂ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に、第２抵抗器（ＲＯａ）を通して前記正
の電源電圧（＋Ｖｃｃ）に接続されている第２ＮＰＮト
ランジスタ装置（Ｑｎａ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
ス電極が前記第２ＰＮＰトランジスタ装置（Ｑｐａ）の
ベース電極に接続され、またそのコレクタ電極が前記負
の電源電圧（−Ｖｃｃ）または他の回路に接続されてい
る第３ＰＮＰトランジスタ装置（Ｑｐｃ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
ス電極が前記第２ＮＰＮトランジスタ装置（Ｑｎａ）の
ベース電極に接続され、またそのコレクタ電極が前記正
の電源電圧（＋Ｖｃｃ）または他の回路に接続されてい
る第３ＮＰＮトランジスタ装置（Ｑｎｃ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第３ＮＰＮトランジスタ装置（Ｑｎｃ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に接続されている第４ＰＮＰトランジスタ
装置（Ｑｐｄ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第３ＰＮＰトランジスタ装置（Ｑｐｃ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に、前記第４ＰＮＰトランジスタ装置（Ｑ
ｐｄ）のベースおよびコレクタ電極に接続されて、前記
単一利得緩衝増幅器の出力（Ｖｏ）を提供する第４ＮＰ
Ｎトランジスタ装置（Ｑｎｄ）と、を有することを特徴
とする増幅器。 ３、単一利得緩衝増幅器において、その増幅器が、ベー
ス、エミッタおよびコレクタ電極を持ち、そのコレクタ
電極が負の電源電圧（−Ｖｃｃ）に接続されている第１
ＰＮＰトランジスタ装置（Ｑｐｄ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
クタ電極が正の電源電圧（＋Ｖｃｃ）に接続され、また
そのベース電極が前記第１ＰＮＰトランジスタ装置（Ｑ
ｐｄ）のベース電極に接続されて入力信号（Ｖｉ）を受
ける、第１ＮＰＮトランジスタ装置（Ｑｎｂ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第１ＮＰＮトランジスタ装置（Ｑｎｂ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が共に、第１電流源（ＣＳｂ）または第１抵抗
器（ＲＯｂ）を通して前記負の電源電圧（−Ｖｃｃ）に
接続されている第２ＰＮＰトランジスタ装置（Ｑｐａ）
とベース、エミッタおよびコレクタ電極を持ち、そのエ
ミッタ電極が前記第１ＰＮＰトランジスタ装置（Ｑｐｂ
）のエミッタ電極に接続され、またそのベースおよびコ
レクタ電極が共に、第２電流源（ＣＳａ）または第２抵
抗器（ＲＯａ）を通して前記正の電源電圧（＋Ｖｃｃ）
に接続されている第２ＮＰＮトランジスタ装置（Ｑｎａ
）とベース、エミッタおよびコレクタ電極を持ち、その
エミッタ電極が前記第２ＮＰＮトランジスタ装置（Ｑｎ
ａ）のベースおよびコレクタ電極に、またそのベースお
よびコレクタ電極が互いに、接続されている第３ＰＮＰ
トランジスタ装置（Ｑｐｄ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
スおよびコレクタ電極が共に、前記第３ＰＮＰトランジ
スタ装置（Ｑｐｄ）のベースおよびコレクタ電極に接続
されている第３ＮＰＮトランジスタ装置（Ｑｎｅ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第３ＮＰＮトランジスタ装置（Ｑｎｅ）
のエミッタ電極に接続され、またそのベースおよびコレ
クタ電極が互いに接続されている第４ＰＮＰトランジス
タ装置（Ｑｐｅ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
ッタ電極が前記第２ＰＮＰトランジスタ装置（Ｑｐａ）
のベースおよびコレクタ電極に接続され、またそのベー
スおよびコレクタ電極が共に、前記第４ＰＮＰトランジ
スタ装置（Ｑｐｅ）のベースおよびコレクタ電極に接続
されている第４ＮＰＮトランジスタ装置（Ｑｎｄ）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
ス電極が前記第４ＰＮＰ（Ｑｐｅ）および前記第４ＮＰ
Ｎ（Ｑｎｄ）トランジスタ装置のベースおよびコレクタ
電極に接続され、またそのコレクタ電極が前記負の電源
電圧（−Ｖｃｃ）または他の回路に接続されている第５
ＰＮＰトランジスタ装置（Ｑｐｃ）と、さらに、ベース
、エミッタおよびコレクタ電極を持ち、そのベース電極
が前記第３ＮＰＮ（Ｑｎｅ）および前記第３ＰＮＰ（Ｑ
ｐｄ）トランジスタ装置のベースおよびコレクタ電極に
接続され、そのコレクタ電極が前記正の電源電圧（＋Ｖ
ｃｃ）または他の回路に接続され、またそのエミッタ電
極が前記第５ＰＮＰトランジスタ装置（Ｑｐｃ）のエミ
ッタ電極に接続されて前記単一利得緩衝増幅器の出力（
Ｖｏ）を提供する第５ＮＰＮトランジスタ装置（Ｑｎｃ
）と、を有することを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US756750 | 1985-07-18 | ||
| US06/756,750 US4639685A (en) | 1985-07-18 | 1985-07-18 | Offset reduction in unity gain buffer amplifiers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284608A true JPS6284608A (ja) | 1987-04-18 |
| JP2510996B2 JP2510996B2 (ja) | 1996-06-26 |
Family
ID=25044897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168214A Expired - Lifetime JP2510996B2 (ja) | 1985-07-18 | 1986-07-18 | 単一利得緩衝増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4639685A (ja) |
| EP (1) | EP0209987B1 (ja) |
| JP (1) | JP2510996B2 (ja) |
| DE (1) | DE3682967D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319412A (ja) * | 1989-05-12 | 1991-01-28 | Burr Brown Corp | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791383A (en) * | 1987-09-04 | 1988-12-13 | National Semiconductor Corporation | High speed current amplifier buffer circuit |
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| EP0487688A4 (en) * | 1990-06-18 | 1992-12-02 | Harris Corporation | Low offset unity gain buffer amplifier |
| DE4111999A1 (de) * | 1991-04-12 | 1992-10-15 | Hartmut Koellner | Wandlerschaltung |
| US5218321A (en) * | 1991-06-18 | 1993-06-08 | Harris Corporation | Low offset unity gain buffer amplifier |
| US5177451A (en) * | 1991-07-26 | 1993-01-05 | Burr-Brown Corporation | Unity gain amplifier with high slew rate and high bandwidth |
| US5212457A (en) * | 1992-05-19 | 1993-05-18 | At&T Bell Laboratories | Input buffer with reduced offset for operational amplifiers or the like |
| GB9425714D0 (en) * | 1994-12-20 | 1995-02-22 | Philips Electronics Uk Ltd | An amplifying circuit |
| US5623230A (en) * | 1995-09-07 | 1997-04-22 | Lucent Technologies Inc. | Low-offset, buffer amplifier |
| US5798673A (en) * | 1996-03-19 | 1998-08-25 | Motorola, Inc. | Low voltage operational amplifier bias circuit and method |
| JP4087544B2 (ja) * | 2000-02-28 | 2008-05-21 | 三菱電機株式会社 | バッファ回路およびホールド回路 |
| US6504419B1 (en) | 2001-03-28 | 2003-01-07 | Texas Instruments Incorporated | High-speed closed loop switch and method for video and communications signals |
| US6724260B2 (en) * | 2002-03-28 | 2004-04-20 | Texas Instruments Incorporated | Low power current feedback amplifier |
| US7486138B2 (en) * | 2002-11-06 | 2009-02-03 | Stmicroelectronics Asia Pacific Pte Ltd. | Bipolar audio signal switch |
| US20060173641A1 (en) * | 2004-12-15 | 2006-08-03 | Geoffrey Haigh | Current mode waveform generator followed by a voltage mode buffer |
| US8054876B2 (en) | 2005-12-13 | 2011-11-08 | Infinera Corporation | Active delay line |
| US11188112B2 (en) * | 2020-03-27 | 2021-11-30 | Analog Devices, Inc. | Current mirror arrangements with adjustable offset buffers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1461683A (fr) * | 1965-10-29 | 1966-02-25 | Sfim | Montage amplificateur de puissance à haute impédance d'entrée |
| JPS5526790A (en) * | 1978-08-17 | 1980-02-26 | Toshiba Corp | Emitter follower circuit |
| JPS5646311A (en) * | 1979-09-21 | 1981-04-27 | Pioneer Electronic Corp | Push-pull type amplifying circuit |
| US4477780A (en) * | 1982-10-27 | 1984-10-16 | At&T Bell Laboratories | Operational amplifier with multiple switchable outputs |
-
1985
- 1985-07-18 US US06/756,750 patent/US4639685A/en not_active Expired - Lifetime
-
1986
- 1986-06-20 EP EP86304781A patent/EP0209987B1/en not_active Expired
- 1986-06-20 DE DE8686304781T patent/DE3682967D1/de not_active Expired - Lifetime
- 1986-07-18 JP JP61168214A patent/JP2510996B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319412A (ja) * | 1989-05-12 | 1991-01-28 | Burr Brown Corp | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 |
| JPH0828625B2 (ja) * | 1989-05-12 | 1996-03-21 | バー・ブラウン・コーポレーション | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3682967D1 (de) | 1992-01-30 |
| EP0209987A3 (en) | 1987-08-19 |
| JP2510996B2 (ja) | 1996-06-26 |
| EP0209987B1 (en) | 1991-12-18 |
| EP0209987A2 (en) | 1987-01-28 |
| US4639685A (en) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| US4456887A (en) | Differential amplifier | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| US4409500A (en) | Operational rectifier and bias generator | |
| JPH0322723B2 (ja) | ||
| EP0481630B1 (en) | High efficiency cross-coupled folded cascode circuit | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US4779061A (en) | Current-mirror arrangement | |
| JPS6340900Y2 (ja) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| US3482177A (en) | Transistor differential operational amplifier | |
| JPH0590851A (ja) | 差動増幅器付き集積回路装置 | |
| JPH0247883B2 (ja) | ||
| JPS60208106A (ja) | 差動増幅器 | |
| JP3091801B2 (ja) | 電流発生装置 | |
| JPH0257372B2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JPH0145766B2 (ja) | ||
| JPS6239908A (ja) | バイアス回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 |