JPS6281093A - 積層回路基板の製造方法 - Google Patents
積層回路基板の製造方法Info
- Publication number
- JPS6281093A JPS6281093A JP22045285A JP22045285A JPS6281093A JP S6281093 A JPS6281093 A JP S6281093A JP 22045285 A JP22045285 A JP 22045285A JP 22045285 A JP22045285 A JP 22045285A JP S6281093 A JPS6281093 A JP S6281093A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit
- circuit board
- laminated
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁層と導体回路とが順次積層された積層回
路基板の製造方法に関するものである。
路基板の製造方法に関するものである。
最近は、回路基板の高度化に伴い、実装密度を高めるた
め、絶縁層と導体回路とが順次積層された積層回路基板
が使用されるようになってきた。ところが、セラミック
（アルミナ基板）に作られたＭｏやＷによって形成した
回路基板：を重ね合わせて焼き固めなければならず、重
ね合わせ時の位置合わせが難しく、製品歩留が非常に低
いばかりか、回路全体がどうしても厚くなるという欠点
があった。又、セラミツラス基板上に厚膜ペーストを使
用し、導体回路と絶縁層を交互に印刷し、焼成して多層
化してゆく方法も実用化されているがガラス質の絶縁層
上に形成された導体回路は接着強度があまり強くなく、
又、層間耐電圧が小さく信頼性に欠けるため、積層数も
せいぜい２〜３層に限られ、かつ簀 回路全開の強度がかなり弱くなるという欠点があった。
め、絶縁層と導体回路とが順次積層された積層回路基板
が使用されるようになってきた。ところが、セラミック
（アルミナ基板）に作られたＭｏやＷによって形成した
回路基板：を重ね合わせて焼き固めなければならず、重
ね合わせ時の位置合わせが難しく、製品歩留が非常に低
いばかりか、回路全体がどうしても厚くなるという欠点
があった。又、セラミツラス基板上に厚膜ペーストを使
用し、導体回路と絶縁層を交互に印刷し、焼成して多層
化してゆく方法も実用化されているがガラス質の絶縁層
上に形成された導体回路は接着強度があまり強くなく、
又、層間耐電圧が小さく信頼性に欠けるため、積層数も
せいぜい２〜３層に限られ、かつ簀 回路全開の強度がかなり弱くなるという欠点があった。
本発明は上記従来の欠点に鑑みて提案されたもので、導
体回路の接着強度が強く、層間の絶縁耐圧が高く、安定
した回路性能を有すると共に、製作が容易で安価な積層
回路基板の製造方法を提供せんとするものである。
体回路の接着強度が強く、層間の絶縁耐圧が高く、安定
した回路性能を有すると共に、製作が容易で安価な積層
回路基板の製造方法を提供せんとするものである。
本発明は上記問題点を解決するために金属基板上に、セ
ラミックスを溶射して絶縁層を形成し、その上に導電材
を溶射して導体回路を形成した回路基板の上に、更にセ
ラミックスを溶射して絶縁層を形成し、その上に導電材
を溶射して導体回路を形成し、絶縁層と導体回路を順次
積層せしめて積層回路基板を製造するようにしたことを
特徴とするものである。
ラミックスを溶射して絶縁層を形成し、その上に導電材
を溶射して導体回路を形成した回路基板の上に、更にセ
ラミックスを溶射して絶縁層を形成し、その上に導電材
を溶射して導体回路を形成し、絶縁層と導体回路を順次
積層せしめて積層回路基板を製造するようにしたことを
特徴とするものである。
本発明は上記のようにして積層回路基板を製造するよう
にしたので、セラミックスを溶射して形成される絶縁層
の厚さが薄くても層間の絶縁耐圧が高く、導体回路も強
く接着されることになる。
にしたので、セラミックスを溶射して形成される絶縁層
の厚さが薄くても層間の絶縁耐圧が高く、導体回路も強
く接着されることになる。
以下、本発明を図面に示す実施例に基ついて具体的に説
明する。
明する。
第１図〜第１０図は本発明の積層回路基板の製造方法を
示す工程説明図である。
示す工程説明図である。
第１図において、１はＡＪ基板である。第２図はそのＡ
７！基板の表面にブラスト処理を施して、表面に微少な
凹凸面２を形成した状態を示す。第３図はその凹凸面２
の上に、Ａ １ ｚ（ｈ。
７！基板の表面にブラスト処理を施して、表面に微少な
凹凸面２を形成した状態を示す。第３図はその凹凸面２
の上に、Ａ １ ｚ（ｈ。
３Ａｌｚ（：ｈ ・２ Ｓｉｎｇ 、 ２ＭｇＯ−
３ｉｎｇ 、 ＭｇＯ・ＡＪ ＴｉＯ２、Ｚｒ０ｔ等
のセラミックスを？容射して一層目の絶縁層３を形成し
た状態を示す。
３ｉｎｇ 、 ＭｇＯ・ＡＪ ＴｉＯ２、Ｚｒ０ｔ等
のセラミックスを？容射して一層目の絶縁層３を形成し
た状態を示す。
第４図は上記絶縁層３の上に、所定のパターンになるよ
うにドライフィルムやフォトレジスト等によりマスキン
グを行った状態を示し、図中４はマスクを示す。第５図
はその上からＣｕやＡＪ等の導電材を溶射して一層目の
導体回路５を形成した状態を示す。第６図は第５図に示
す状態からマスク４を除去した状態を示し、第１１図は
こうして形成された一層目の回路基板の平面図である。
うにドライフィルムやフォトレジスト等によりマスキン
グを行った状態を示し、図中４はマスクを示す。第５図
はその上からＣｕやＡＪ等の導電材を溶射して一層目の
導体回路５を形成した状態を示す。第６図は第５図に示
す状態からマスク４を除去した状態を示し、第１１図は
こうして形成された一層目の回路基板の平面図である。
次に、第７図は、第６図に示す一層目の回路基板の上に
、更に第３図に示す工程と同じようにセラミックスを溶
射して二層目の絶縁層３を形成した状態を示し、第１２
図はその平面図である。但し、この工程で５容射された
セラミックは、第１２図において一点鎖線で囲ったよう
に、一層目の回路基板に形成されている導体回路５の端
部のみマスクをして三容射されている。第８図はこうし
て形成された二層目の絶縁層３の上に、第４図に示す工
程と同じようにししてマスキングを行った状態を示し、
図中４はマスクを示す。第１３図はこのときのマスキン
グの要領を示す斜視図で、一層目の導体回路５の端部と
、二層目に形成される導体図Ｎｔ５の端部とが、互いに
接続されるようにマスク４によりマスキングされている
。
、更に第３図に示す工程と同じようにセラミックスを溶
射して二層目の絶縁層３を形成した状態を示し、第１２
図はその平面図である。但し、この工程で５容射された
セラミックは、第１２図において一点鎖線で囲ったよう
に、一層目の回路基板に形成されている導体回路５の端
部のみマスクをして三容射されている。第８図はこうし
て形成された二層目の絶縁層３の上に、第４図に示す工
程と同じようにししてマスキングを行った状態を示し、
図中４はマスクを示す。第１３図はこのときのマスキン
グの要領を示す斜視図で、一層目の導体回路５の端部と
、二層目に形成される導体図Ｎｔ５の端部とが、互いに
接続されるようにマスク４によりマスキングされている
。
第９図はこうしてマスキングされた上から、第５図に示
す工程と同じようにＣｕやＡＩ等の導電材を溶射して二
層目の導体回路５を形成した状態を示す。第１Ｏ図は第
９図に示す状態からマスク４を除去した状態を示す、第
１４図はこうして形成された二層構造の積層回路基板の
端部の断面図で、一層目の導体回路５の端部と二層目の
導体回路５の端部とは互いに接続されている。なお、上
記工程は、二層構造の積層回路基板の製造方法を示して
いるが、多層構造の積層回路基板を製造するには、更に
第７図〜第１０図に示す工程を繰返して、絶縁層３と導
体回路５を順次積層せしめて行けば良い。このとき、眉
間の絶縁耐圧は、Ｍｉｎ ５０ Ｖ −Ｍａｘ ５００
Ｖあれば良いが、５００Ｖとするには、セラミックスよ
りなる絶縁層３の厚さは、Ａｃ５００ｖのときは７０μ
、Ｄｃ５００Ｖのときは５０μ程度で十分であるから、
多層構造となっても全体の厚さを薄くすることができる
。
す工程と同じようにＣｕやＡＩ等の導電材を溶射して二
層目の導体回路５を形成した状態を示す。第１Ｏ図は第
９図に示す状態からマスク４を除去した状態を示す、第
１４図はこうして形成された二層構造の積層回路基板の
端部の断面図で、一層目の導体回路５の端部と二層目の
導体回路５の端部とは互いに接続されている。なお、上
記工程は、二層構造の積層回路基板の製造方法を示して
いるが、多層構造の積層回路基板を製造するには、更に
第７図〜第１０図に示す工程を繰返して、絶縁層３と導
体回路５を順次積層せしめて行けば良い。このとき、眉
間の絶縁耐圧は、Ｍｉｎ ５０ Ｖ −Ｍａｘ ５００
Ｖあれば良いが、５００Ｖとするには、セラミックスよ
りなる絶縁層３の厚さは、Ａｃ５００ｖのときは７０μ
、Ｄｃ５００Ｖのときは５０μ程度で十分であるから、
多層構造となっても全体の厚さを薄くすることができる
。
次に本発明の有効性を確認するために行った実験例につ
いて説明する。
いて説明する。
実験は、２ｍ１ＩＩＬ×５０１１ＩＩ１１０のＡ１基板
を使用し、Ａ−４３９８０のブラスト材を使用して、５
ｋｇ ／ ｃｄの圧力で表面をブラスト処理し、その上
からプラズマダイン社製のプラズマｊ容射機（ＳＧ−１
００型）で、＃ １２００のＡｌｔｏｓを使用して下記
条件により三容射し、ＡＪ基板の上に厚さ約１５０μ５
の絶縁層を形成した。
を使用し、Ａ−４３９８０のブラスト材を使用して、５
ｋｇ ／ ｃｄの圧力で表面をブラスト処理し、その上
からプラズマダイン社製のプラズマｊ容射機（ＳＧ−１
００型）で、＃ １２００のＡｌｔｏｓを使用して下記
条件により三容射し、ＡＪ基板の上に厚さ約１５０μ５
の絶縁層を形成した。
表−■
こうして形成された絶縁層の表面をドライマスクにより
マスキングし、さらに平均粒径約５０μのＣｕ粉末を使
用して下記条件により凄射し、絶縁層の上に厚さ約５０
μの導体回路を形成した。
マスキングし、さらに平均粒径約５０μのＣｕ粉末を使
用して下記条件により凄射し、絶縁層の上に厚さ約５０
μの導体回路を形成した。
表−■
こうして形成された一層目の導体回路の端部のみにマス
クをし、その上から更にＡ Ｉｔｇｏｓを〕容射して厚
さ約５０μの絶縁層を形成した。その時の溶射条件は表
Ｉに示す条件と同じである。
クをし、その上から更にＡ Ｉｔｇｏｓを〕容射して厚
さ約５０μの絶縁層を形成した。その時の溶射条件は表
Ｉに示す条件と同じである。
次にその上にドライフィルムマスクによりマスキングし
て、その上から更にＣｕ粉末を溶射 ・し、二層目の導
体回路を形成した。ご容射条件は表■に示す条件と同じ
である。こうして得られた２層構造の積層回路基板の、
一層目と二層目の眉間の絶縁耐圧と導体回路の接着強度
（Ｔｏｐｏｎ Ｃｏｎｄｕｃｔｏｒ ）を測定したとこ
ろ、従来のガラス質絶縁ペーストを３層印刷して絶縁層
を形成し、その上に導体ペーストを印刷して２層構造と
したものと比較して、次のような測定結果が得られた。
て、その上から更にＣｕ粉末を溶射 ・し、二層目の導
体回路を形成した。ご容射条件は表■に示す条件と同じ
である。こうして得られた２層構造の積層回路基板の、
一層目と二層目の眉間の絶縁耐圧と導体回路の接着強度
（Ｔｏｐｏｎ Ｃｏｎｄｕｃｔｏｒ ）を測定したとこ
ろ、従来のガラス質絶縁ペーストを３層印刷して絶縁層
を形成し、その上に導体ペーストを印刷して２層構造と
したものと比較して、次のような測定結果が得られた。
表−■
表■に示す測定結果から明らかなように、本発明によれ
ば、従来例よりも眉間の絶縁耐圧が高く、導体回路の接
着強度の強い積層回路基板を得ることができ、多層化に
よる実装密度の高度化が可能で、十分に実用に供するこ
とができ、本発明の有効性を確認することができた。
ば、従来例よりも眉間の絶縁耐圧が高く、導体回路の接
着強度の強い積層回路基板を得ることができ、多層化に
よる実装密度の高度化が可能で、十分に実用に供するこ
とができ、本発明の有効性を確認することができた。
以上具体的に説明したように、本発明によれば、セラミ
ックスのジ容射と導電材の溶射を操り返すだけで、絶縁
層と導体回路を順次積層して積層回路基板を容易に製造
することができると埃 共に、層間の絶縁耐圧が高く、導体回路の大著強度も強
いので、安定した回路性能を有す。又、絶縁層を薄くす
ることができるので、多層化が・容易であり、実装密度
の高度化に十分対応する・ことができ、回路設計の自由
度も増す０等多くの利点を存し、実用上きわめてを効な
積層回路基板の製造方法を提供し得るものである。
ックスのジ容射と導電材の溶射を操り返すだけで、絶縁
層と導体回路を順次積層して積層回路基板を容易に製造
することができると埃 共に、層間の絶縁耐圧が高く、導体回路の大著強度も強
いので、安定した回路性能を有す。又、絶縁層を薄くす
ることができるので、多層化が・容易であり、実装密度
の高度化に十分対応する・ことができ、回路設計の自由
度も増す０等多くの利点を存し、実用上きわめてを効な
積層回路基板の製造方法を提供し得るものである。
第１図〜第１０図は本発明の積層回路基板製造方法を示
す工程説明図、第１１図は第６図に対応する平面図、第
１２図は第７図に対応する平面図、第１３図は第８図に
対応するマスキングの要領を示す斜視図、第１４図は第
１Ｏ図に対応する端部の断面図である。 １・・・Ａ１基板、２・・・凹凸面、３・・・絶縁層、
４・・・マスク、５・・・導体回路 区 区 区 区 区 −Ｎ ｒＱ 寸 ０ 派 機 派 妹 昧 機 機 機 派 法 Ｉｎ１ｎｕ”）ｆｆｉ
す工程説明図、第１１図は第６図に対応する平面図、第
１２図は第７図に対応する平面図、第１３図は第８図に
対応するマスキングの要領を示す斜視図、第１４図は第
１Ｏ図に対応する端部の断面図である。 １・・・Ａ１基板、２・・・凹凸面、３・・・絶縁層、
４・・・マスク、５・・・導体回路 区 区 区 区 区 −Ｎ ｒＱ 寸 ０ 派 機 派 妹 昧 機 機 機 派 法 Ｉｎ１ｎｕ”）ｆｆｉ
Claims (1)
- 金属性の基板上にセラミックスを溶射して絶縁層を形成
し、その上に導電材を溶射して導体回路を形成した回路
基板の上に、更にセラミックスを溶射して絶縁層を形成
し、その上に導電材を溶射して導体回路を形成し、絶縁
層と導体回路を順次積層せしめるようにしたことを特徴
とする積層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22045285A JPS6281093A (ja) | 1985-10-04 | 1985-10-04 | 積層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22045285A JPS6281093A (ja) | 1985-10-04 | 1985-10-04 | 積層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281093A true JPS6281093A (ja) | 1987-04-14 |
Family
ID=16751336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22045285A Pending JPS6281093A (ja) | 1985-10-04 | 1985-10-04 | 積層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257397A (ja) * | 1988-04-07 | 1989-10-13 | Mitsubishi Heavy Ind Ltd | 金属プリント基板 |
-
1985
- 1985-10-04 JP JP22045285A patent/JPS6281093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257397A (ja) * | 1988-04-07 | 1989-10-13 | Mitsubishi Heavy Ind Ltd | 金属プリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400677B2 (ja) | プリント回路基板内に埋め込まれたキャパシタを作製する方法、及びその埋め込まれたキャパシタを有するプリント回路基板 | |
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JP2002261189A (ja) | 高周波用回路チップ及びその製造方法 | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| CA1126874A (en) | Multi-layer dielectric structure | |
| JPH0383398A (ja) | 配線基板及びその製造方法 | |
| JPS6281093A (ja) | 積層回路基板の製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH06326470A (ja) | 多層セラミック基板の製造方法 | |
| JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH05283281A (ja) | 薄膜コンデンサの製造方法 | |
| JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
| JPS60103690A (ja) | コンデンサ内蔵セラミツク基板 | |
| JPH08134388A (ja) | 導電性インキ | |
| JPH04356997A (ja) | 多層配線基板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPH0738258A (ja) | 多層セラミック焼結体の製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPH0750462A (ja) | 電子回路基板 | |
| JP2022032641A (ja) | 部品内蔵基板 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH0362991A (ja) | 多層セラミック基板の製造方法 | |
| JPH0426184A (ja) | 厚膜回路基板 |