JPH01129339A - システムバスの制御方式 - Google Patents
システムバスの制御方式Info
- Publication number
- JPH01129339A JPH01129339A JP28700087A JP28700087A JPH01129339A JP H01129339 A JPH01129339 A JP H01129339A JP 28700087 A JP28700087 A JP 28700087A JP 28700087 A JP28700087 A JP 28700087A JP H01129339 A JPH01129339 A JP H01129339A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- system bus
- busy
- priority
- busy condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、システムバスに関し、特に、システムバスの
制御方式に関する。
制御方式に関する。
従来の技術
従来のシステムバスの制御では2バスに対してリフエス
トラ出してバスの使用権が得られても。
トラ出してバスの使用権が得られても。
データ転送の相手装置がビジー状態であればシステムバ
スを占有しても相手itがレディ状態になるまで待たさ
れていた。
スを占有しても相手itがレディ状態になるまで待たさ
れていた。
発明が解決しようとする問題点
上述した従来のシステムバスの制御では、システムバス
に対してリクエストを出してバスの使用権が得られても
、データ転送の相手装置がビジー状態であればシステム
バスを占有して相手装置lがレディ状態になるまで待っ
ている為に、他の傅・青はその間システムバスを使用で
なない状態となるので、バスの転送レートが悪化してい
た。
に対してリクエストを出してバスの使用権が得られても
、データ転送の相手装置がビジー状態であればシステム
バスを占有して相手装置lがレディ状態になるまで待っ
ている為に、他の傅・青はその間システムバスを使用で
なない状態となるので、バスの転送レートが悪化してい
た。
本発明は従来の上記実情に鑑みてセされたものであり、
従って本発明の目的は、従来の技術に内在する上記問題
点を解消することを可能としたシステムバスの新規な制
御方式を提供することにある。
従って本発明の目的は、従来の技術に内在する上記問題
点を解消することを可能としたシステムバスの新規な制
御方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に1本発明に係るシステムバスの
制御方式は、バス制御装置にシステムバスに接続されて
いる各@j、tのビジー状態を認識する機能を設けて構
成され、しかして、データ伝送を行2うとする相手装置
がビジー状態であれば。
制御方式は、バス制御装置にシステムバスに接続されて
いる各@j、tのビジー状態を認識する機能を設けて構
成され、しかして、データ伝送を行2うとする相手装置
がビジー状態であれば。
プライオリティの高い装置でもバスの使用権が得られな
い為に、バスの転送レートの悪化を防ぐ事ができる。
い為に、バスの転送レートの悪化を防ぐ事ができる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第7図は本発明に係るシステム構成の一実施例を示すブ
ロック図である。
ロック図である。
第1図を参照するに、システムバス//には、システム
バス//をアクセスするか又はシステムバス/lからア
クセスされる装置1.コ、3.qが接続され、各装置/
、コ、j、 IIはそれぞれ内部制御メモリr、A、?
、tなどから構成されている。
バス//をアクセスするか又はシステムバス/lからア
クセスされる装置1.コ、3.qが接続され、各装置/
、コ、j、 IIはそれぞれ内部制御メモリr、A、?
、tなどから構成されている。
バス制御装置l?はバス調停を行う為にビジー状態認識
回路10を持つ。
回路10を持つ。
各i#/、コ、3.仏には、あらかじめバス使用権のプ
ライオリティが決められており、そのプライオリティは
1例えば装Lit/>装置コ〉装置3〉装置グとする。
ライオリティが決められており、そのプライオリティは
1例えば装Lit/>装置コ〉装置3〉装置グとする。
まず装fW /が装置3の内部制御メモリフに対して、
装置コが装ff1t 4’の内部制御メモリにに対して
。
装置コが装ff1t 4’の内部制御メモリにに対して
。
アクセスしようとほぼ同時にリクエストを出した時には
、バス制御装置遭9では、ビジー状態認識回路lθによ
って装置3の状態を確認して、ビジー状態でなければ装
PR/に対してバス使用権を与える。
、バス制御装置遭9では、ビジー状態認識回路lθによ
って装置3の状態を確認して、ビジー状態でなければ装
PR/に対してバス使用権を与える。
バス使用権を与えられた装置/は装置3の内部制御メモ
リ7とデータ転送を開始する。
リ7とデータ転送を開始する。
ビジー状態認識回路10によって装置3がビジー状態で
ある事が確認された時には、装置f /ばもっともプラ
イオリティが高くてもバス使用権は得られない為に、バ
ス制御汲置9では次にプライオリティの高い装0!tコ
のデータ転送相手である装置ダの状態をビジー状態認識
回路10によって確認して。
ある事が確認された時には、装置f /ばもっともプラ
イオリティが高くてもバス使用権は得られない為に、バ
ス制御汲置9では次にプライオリティの高い装0!tコ
のデータ転送相手である装置ダの状態をビジー状態認識
回路10によって確認して。
ビジー状態でなければ@置コに対してバス使用権を与え
る。バス便用瑚を与えられた装置lコは袈t41の内部
制御メモIJ ffとデータ転送を開始する。
る。バス便用瑚を与えられた装置lコは袈t41の内部
制御メモIJ ffとデータ転送を開始する。
発明の詳細
な説明したように1本発明によれば、バス制御装置にシ
ステムバスに接続されている各装置のビジー状態を認識
する機能を設ける事により、バス使用権のプライオリテ
ィの高い装置がシステムバスをアクセスしようとしても
、データ転送を行おうとする相手装置がビジー状態であ
ればバスを使用する事ができない為に、他のバス使用権
のプライオリティの低い装置でも優先的にシステムハス
をアクセスできるので、バスの転送レートの悪化を防ぐ
効果が得られる。
ステムバスに接続されている各装置のビジー状態を認識
する機能を設ける事により、バス使用権のプライオリテ
ィの高い装置がシステムバスをアクセスしようとしても
、データ転送を行おうとする相手装置がビジー状態であ
ればバスを使用する事ができない為に、他のバス使用権
のプライオリティの低い装置でも優先的にシステムハス
をアクセスできるので、バスの転送レートの悪化を防ぐ
効果が得られる。
第1図は本発明に係るシステム構成を示すブロック図で
ある。 /、2.J、’t・・・システムバスをアクセススルか
又はシステムバスからアクセスされるit 、!i。 A、?、g・・・内部制御メモリ、9・・・バス制御装
置。 IO・・・ビジー状、−m g m回路、/ハ・・シス
テムバス特許出願人 日本電気株式会社 代 理 人 弁D± 熊谷雄太部 ;〜4 : 5ステム1(スを7クセ:Aす6スは2ス
テムノくスカ19アクセス211(6駿置5〜8 :
内部tI!御メモリ 9 : バス制御装置 10: ヒ゛ジー状!l認臘回路 第1図
ある。 /、2.J、’t・・・システムバスをアクセススルか
又はシステムバスからアクセスされるit 、!i。 A、?、g・・・内部制御メモリ、9・・・バス制御装
置。 IO・・・ビジー状、−m g m回路、/ハ・・シス
テムバス特許出願人 日本電気株式会社 代 理 人 弁D± 熊谷雄太部 ;〜4 : 5ステム1(スを7クセ:Aす6スは2ス
テムノくスカ19アクセス211(6駿置5〜8 :
内部tI!御メモリ 9 : バス制御装置 10: ヒ゛ジー状!l認臘回路 第1図
Claims (1)
- システム内のシステムバスを制御するバス制御装置にシ
ステムバスに接続されている各装置のビジー状態を認識
する機能を設ける事により、プライオリテイの高い装置
がリクエストを出しても、データ転送を行おうとする相
手装置がビジー状態であればバス使用権が得られない事
を特徴とするシステムバスの制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28700087A JPH01129339A (ja) | 1987-11-13 | 1987-11-13 | システムバスの制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28700087A JPH01129339A (ja) | 1987-11-13 | 1987-11-13 | システムバスの制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01129339A true JPH01129339A (ja) | 1989-05-22 |
Family
ID=17711725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28700087A Pending JPH01129339A (ja) | 1987-11-13 | 1987-11-13 | システムバスの制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01129339A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584530B2 (en) | 1995-09-05 | 2003-06-24 | Hitachi, Ltd. | Information processing system, bus arbiter, and bus controlling method |
KR100861635B1 (ko) * | 2001-11-28 | 2008-10-07 | 코닝 인코포레이티드 | 고변형점 유리 |
-
1987
- 1987-11-13 JP JP28700087A patent/JPH01129339A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584530B2 (en) | 1995-09-05 | 2003-06-24 | Hitachi, Ltd. | Information processing system, bus arbiter, and bus controlling method |
KR100861635B1 (ko) * | 2001-11-28 | 2008-10-07 | 코닝 인코포레이티드 | 고변형점 유리 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
JPH01129339A (ja) | システムバスの制御方式 | |
JPH0210459A (ja) | バス使用権決定方式 | |
JPH03164964A (ja) | 情報処理装置における排他制御処理装置 | |
JPH01129340A (ja) | システムバスの制御方式 | |
JPH0419565B2 (ja) | ||
JPH0236016B2 (ja) | ||
JPS58182737A (ja) | 情報処理装置 | |
JPH06110825A (ja) | 共通バス制御方式 | |
JPH0227461A (ja) | データ転送制御装置 | |
JPH06161951A (ja) | バス制御方式 | |
JPH05158859A (ja) | 情報処理装置 | |
JPH05233517A (ja) | 中央制御補助プロセッサ装置 | |
JPH03240151A (ja) | データ転送制御方式 | |
JPH04137161A (ja) | バス調停方式 | |
JPH05189396A (ja) | ディスク排他制御方式 | |
JPS635456A (ja) | マイクロプロセツサシステム | |
JPS60112162A (ja) | デユアルポ−トメモリ制御方式 | |
JP2002259328A (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
JPH01185755A (ja) | バス獲得方式 | |
JPS61153750A (ja) | 共通バス制御方式 | |
JPH04359353A (ja) | バス制御装置 | |
JPS62168496A (ja) | プロセツサ間通信方式 |