JPS6276780A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はショットキ接合型電界効果トランジスタを有す
る半導体装置の製造方法に関し、特にゲートとソース・
ドレインとをオフセットに構成してなる半導体装置の製
造方法に関する。

〔従来の技術〕

ショットキ接合型電界効果トランジスタの性能を高める
ためには、ゲートとソース・ドレイン間の寄生抵抗を小
さくすること及び所定ゲート長、所定濃度能動層におけ
るゲートとソース・ドレイン間の容量を低減することが
必要とされる。このためには、ゲートとソース側高濃度
領域間の距離は極めて小さくかつ再現性、均一性よくで
きること、及びゲートとドレイン側高濃度領域間の距離
はある程度広くすることが要求され、これに基づいて所
謂オフセット構造の電界効果トランジスタが提案されて
いる。

ところで、従来における電界効果トランジスタの製造方
法としては、ソース・ドレインの形成にフォトリソグラ
フィ技術を利用しており、パターン形成したフォトレジ
スト等をマスクにしてソース・ドレインの各高濃度領域
を形成してゲート両側の所望位置にソース・ドレインを
形成する方法が用いられている。そして、この方法が前
記したオフセット型電界効果トランジスタの製造に利用
することが提案されている。

また、電界効果トランジスタを製造する他の方法として
はゲート上に被着した絶縁膜をエッチバックしてゲート
両側にこの絶縁膜からなるスペーサを形成し、このスペ
ーサをマスクとしてソースドレインの各高濃度領域を形
成する方法もあり、この方法の利用も検討されている。

〔発明が解決しようとする問題点〕

上述した従来の製造方法の中、前者の方法では、フォト
リソグラフィ技術においてゲートに対するフォトレジス
トマスクの位置合わせに高い精度を得ることが困難なた
め、特に小さい値が要求されるゲートとソース間の距離
が基板毎に相違してしまい、その素子特性にバラツキが
生じるという問題がある。

また、後者の方法では、自己整合によってソース・ドレ
インを形成できるものの、ゲート両側の絶縁膜は対称に
形成されるために、オフセット構造には適さないという
問題がある。

°（問題点を解決するための手段） 本発明の半導体装置の製造方法は、ゲートとソース・ド
レイン間の距離を高精度に管理して素子特性のバラツキ
のない高い性能のショットキ接合型電界効果トランジス
タを製造するために、ゲート電極を含む全面に絶縁膜を
形成するとともに、この絶縁膜の上にはゲート電極とド
レイン領域の各一部を覆うようにレジスト膜を形成し、
このレジスト膜を用いて前記絶縁膜を異方性エツチング
して前記レジスト下側及びゲート電極側部に絶縁膜を残
し、かつこの残存絶縁膜をマスクとしてソース・ドレイ
ンを形成する方法を用いている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明方法により製造したショットキ接合型電
界効果トランジスタの断面図、第２図乃至第５図はその
製造方法を工程順に説明する図であり、各図において夫
々（ａ）は平面図、（ｂ）は断面図を示している。

先ず、第２図のように、ＧａＡｓ半絶縁性（１００）基
板１にＮ型能動層２を形成し、選択イオン注入及びアニ
ールを行なう。そして、タングステンシリサイド等のり
フラクトリメタルを被着した後、リアクティブイオンエ
ツチング（ＲＩＥ）法によってこれをパターン形成し、
ゲート電極３を形成する。

次いで、第３図のようにゲート電極３を含む全面にシリ
コン酸化膜等の絶縁膜４を形成した後、フォトレジスト
膜５をその上に形成し、かつこのフォトレジスト膜５を
現像して所定のパターンに形成する。このフォトレジス
ト膜５のパターンは、ソース側ではゲート１掻３上には
存在せず、ゲート電極３の側方位置乙こおいてソース形
成領域に相当する箇所を開口している。また、ドレイン
側ではゲート電極３の一部乃至このゲート電極３の側縁
一部を覆うようにフォトレジスト膜５を残しており、か
つその外側位置ではドレイン形成領域に相当する箇所を
開口している。

しかる上で、前記フォトレジスト膜５を利用して前記絶
縁膜４を異方性エツチングする。この異方性エツチング
は、ゲート電極３と基板１を殆どエツチングすることな
く絶縁膜４のみをエツチングできるガス系、例えばフレ
オン及びフレオンと水素又は酸素の混合ガス等によるＲ
ＩＥ法によって行う。これにより、フォトレジスト膜５
を除去すれば、第４図のように、絶縁膜４はソース・ド
レイン形成領域を包囲する箇所に残存されるのは勿論の
こと、ゲート電極３のソース側の側面に所謂スペーサと
して残存され、更にドレイン側の上面一部乃至側面及び
その側縁一部にも残存された状態となる。

そして、この絶縁膜４をマスクにして基板１の露出面上
に選択的に結晶成長を行う。この結晶成長法には、Ａ　
Ｓ　Ｈ！　　ＴＭＧ　　Ｈ２８２Ｓ　ｅ系のＭ　ＯＣＶ
　Ｄ法を利用する（ＴＭＧ：トリメチルガリウム）。そ
の後、絶縁膜４を弗酸処理して除去すれば、第５図のよ
うにソース・ドレインとしての夫々Ｎ型の高濃度層６，
７を形成することができる。

以下、通常のＧａＡｓショットキ接合型電界効果トラン
ジスタの製法と同様にＡ　ｕ　Ｇ　ｅ　／　Ｎ　ｉ等の
オーミックメタルをリフトオフ法により形成してアロイ
を行い、ソース・ドレインの各オーミ・ツク８，９を形
成し、次いで層間絶縁膜１０を被着後、ソース・ドレイ
ン上を開口してＴｉ／Ｐｔ／Ａｕ構造のソース・ドレイ
ン電極１１．１２を形成することにより、第１図に示す
トランジスタを完成できる。

したがって、このようにして完成されたショットキ接合
型電界効果トランジスタでは、ゲート電極３とソース高
濃度層６との間の距離ＬＳＧは前記絶縁膜４の厚さに略
等しくされ、またゲート電極３とドレイン高濃度層７と
の間の距離ＬＧｏは前記フォトレジスト膜５のパターン
形成寸法に略等しくされる。したがって、ソース高濃度
層６は絶縁膜を利用した自己整合法によって形成して前
記距離Ｌ−ｓｃを極めて小な寸法に形成できる。また、
ドレイン高濃度層７はフォトリソグラフィ技術を利用し
て形成でき、前記距離１−ｃｏを任意の寸法に形成でき
る。

これにより、ゲート電極３とソース高濃度層６の距離を
均一性よく極めて小さく構成できるとともに、ゲート電
極３とドレイン高濃度層７の距離を通常のフォトリソグ
ラフィ重ね合わせ精度の範囲内で大きく構成することが
でき、所望のオフセット構造を得ることができる。しか
も、この製造工程では１回のフォトリソグラフィ工程を
利用するのみでよく、従来方法と比較して工程数が増大
することもなく容易に製造を行うことができる。

なお、前記絶縁膜４にはシリコン窒化膜を利用すること
もできる。

〔発明の効果〕

以上説明したように本発明は、ゲート電極を含む全面に
絶縁膜を形成するとともに、この絶縁膜の上にはゲート
電極とドレイン領域の各一部を覆うようにレジスト膜を
形成し、このレジスト膜を用いて前記絶縁膜を異方性エ
ツチングして前記レジスト下側及びゲート電極側部に絶
縁膜を残し、かつこの残存絶縁膜をマスクとしてソース
・ドレインを形成しているので、ゲート電極とソースと
の距離を自己整合法によって極めて小さい値に均一性よ
く制御でき、かつ一方ではゲート電極とドレインとの距
離をフォトリソグラフィ技術の精度内で任意の値に精度
よく制御でき、所望のオフセット構造のショットキ接合
型電界効果トランジスタを製造できる。また、フォトリ
ソグラフィ工程は１回しか用いていないので、従来方法
に比較して工程数を増加することなく容易に製造を行う
ことができる。

【図面の簡単な説明】

第１図は本発明方法により製造したオフセット構造のシ
ョットキ接合型電界効果Ｉ−ランジスタの断面図、第２
図乃至第５図は本発明方法を工程順に示す図で、各図（
ａ）は平面図、（ｂ）は断面図である。 １・・・ＧａＡｓ半絶縁性基板、２・・・Ｎ型能動層、
３・・・ゲート電極、４・・・絶縁膜、５・・・フォト
レジスト膜、６・・・ソース高濃度層、７・・・ドレイ
ン高濃度層、８・・・ソースオーミック、９・・・ドレ
インオーミック、１０・・・層間絶縁膜、１１・・・ソ
ース電極、１２・・・ドレイン電極。 第１図 ＬｓＧＬＧひ

Claims (1)

1. 【特許請求の範囲】 １、オフセット構造の電界効果トランジスタの製造方法
   において、基板上に形成したゲート電極を含む基板の全
   面に絶縁膜を形成する工程と、この絶縁膜の上に前記ゲ
   ート電極の一部及びこれに続くドレイン領域の一部を覆
   うようにレジスト膜を形成する工程と、このレジスト膜
   をマスクに用いて前記絶縁膜を異方性エッチングし前記
   レジスト下側及び前記ゲート電極のソース側の側縁に前
   記絶縁膜を残存させる工程と、この残存絶縁膜をマスク
   として前記基板上に選択結晶成長を行ってソース・ドレ
   インを形成する工程を含むことを特徴とする半導体装置
   の製造方法。 ２、絶縁膜の異方性エッチングには、フレオンガス系に
   よるリアクティブイオンエッチング法を用いてなる特許
   請求の範囲第１項記載の半導体装置の製造方法。