JPS6276577A - 光素子 - Google Patents

光素子

Info

Publication number
JPS6276577A
JPS6276577A JP60214614A JP21461485A JPS6276577A JP S6276577 A JPS6276577 A JP S6276577A JP 60214614 A JP60214614 A JP 60214614A JP 21461485 A JP21461485 A JP 21461485A JP S6276577 A JPS6276577 A JP S6276577A
Authority
JP
Japan
Prior art keywords
alloy
lead frame
optical element
resin
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60214614A
Other languages
English (en)
Inventor
Sumiyo Uzawa
鵜沢 澄代
Michihiko Inaba
道彦 稲葉
Tatsuya Hatanaka
畠中 達也
Eisaku Yonehara
米原 英作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60214614A priority Critical patent/JPS6276577A/ja
Publication of JPS6276577A publication Critical patent/JPS6276577A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は光素子に関し、さらに詳しくは、 A1合金の
リードフレームを用いた光素子に関する、 [発明の技術的背景およびその問題点]光素子には、例
えば、GaPを用いたLED(発光ダイオード)のよう
に発光面だけではなく素子全体が発光するものが知られ
ている。
このような光素子は、例えば、第1図に示されるような
各構成要素からなるものである。この第1図に基づいて
光素子の一例を説明する。
リードフレーム(A)2の上端部には、皿状反射部1が
設けられている1皿状反射部1上には、発光(受光)素
子4が、、、y気菌接続をもって接合されている。また
、リードフレーム(A)2とは方nニリードフレーム(
B)3が設けられ、発光(受光)素子4を介してポンデ
ィングワイヤ5で接続されている。
、さらに、発光(受光)素子4は、例えばエポキシ樹1
1nで全体が被包されて月止樹m1部6が構成される。
このような光素子においては、Fe系のリードフレーム
が用いられており、皿状反射部1の表面には、その反射
率を高める目的で、通常銀メッキが施されるため、コス
トが高くなるという問題点があった。
そして反射部に銀メッキを施す場合、その前段処理とし
て反射部1の表面にはさび防+h用等のため銅ストライ
クメッキを行う必要がある。しかしながら、このような
処理においては、下層に位置する銅が銀の表面にe縮さ
れ、発光(受光)素子に拡散して、該素子の性能に悪影
響を及ぼす。
[発明の目的] 本発明は上記の問題点を解消し、低コストで光の反射率
が高い光素子の提供を目的とする。
[発明のR要] 本発明名1しは、アルミニウム合金からなり、かつ、所
定の表面粗さをイ1するリードフレームを用いると得ら
れた光素子は高い反射率を発現するとの事実を見い出し
、本発明の光素子を完成するに到ったのである。
すなわち、本発明の光素子は、表面粗さがJISBO8
5!]で規定するSN2〜SN10であるアルミニウム
合金からなり、−F端部に皿状反射部が形成されたリー
ドフレームと、前記反射部に接合された発光もしくは受
光素子と、前記素子を封止する樹脂とを具備したことを
特徴とするものである。
リードフレームは、アルミニウムを主成分とする合金か
らなる。このアルミニウムを主成分とする合金は、アル
ミニウムの他にマグネシウム、マンガン、ケイ素、鉄、
クロム、銅、亜鉛等からなるものであり、例えば、 A
IL −Mg−Si合金、AM−Cu−Si合金、Al
1−Cu−Mg合金等が挙げられる。
特にその組成は規定しないが、リードフレームとしての
強度を有するものであれば良い、析出硬化型、固溶体硬
化型等の熱処理型へ交合金が適する。
このようなA4合金から製造されたリードフレームはそ
の表面粗さがJIS BO659に規定するSN2〜S
N10である。表面粗さがSN2未満の場合は、前記し
た封止樹脂部6を形成する際に素子封土用の樹脂とリー
ドフレームとの接触面積が減少することにより、封止時
における接合強度、密、n性が低下する。5NIOを超
える場合は、反射率が波長400〜!150nmの青色
から赤外領域で20%以下(純A4の蒸着面を 100
%とした場合)に低下する。また、後述するろう付工程
時に超音波が散乱して良好なろう付が得にくくなる。
このようなリードフレームの皿状反射部上に発光もしく
は受光素子を載置する。
次いで、発光もしく+f受光素子を包み込むように、例
えばエポキシ樹脂等の樹脂で被包し、全体を封+hする
ここで、リードフレームの下方部(樹脂で被包、封II
−されていない部分)を、鉛および/または錫を主成分
とするろう材で、ろう付を行い被覆する。
ここで使用する鉛および/または錫を主成分とするろう
材と1.r:は、ろう付性が良好であり、かつリードフ
レームに対するろう付強度の強いものが好ましい。例え
ば、5n−Pb共品はんだ、また、Ag、AI 、Cu
等を含む5n−Pb共品はんだ等を挙げることかで層る
。特にこれに限定Sれるものではない。
このようなろう材を用いてろう付による被覆を行う場合
は、リードフレームのろう付を行なう部分を、ろう材浴
中で超音波をかけて一定時間浸漬することにより、 A
4合金からなるリードフレーム表面の酸化膜が物理的に
破壊され、ろう付強度を高めることができる。適用する
超音波の周波数はlO〜50KHzが好ましい、ろう材
浴の温度は240〜300℃、浸漬時間は、ろう材浴の
温度と超音波の周波数により適宜決定することができる
。また、このろう付は、窒素ガスのような非酸化性ガス
雰囲気下で行うことが好ましい。
[発明の実施例] 以下、実施例および比較例を掲げ、本発明をさらに詳述
する。
実施例1〜3 リー ドクレームを構成する合金として、 へ文−Mg
−Cu合金を使用した。この合金を用い1表面粗さが(
1)SN2 、 (2)5および(3)10の3種類の
リードフレームを製造した。エポキシ樹脂により封[に
後、未封1)1一部分にろう付を行い被覆した。この場
合のろう材はAgを 5%以下含有する Pb−3n共
晶はんだを使用した。20K)Izの超音波をかけなが
ら、280°Cのろう材温中に2秒間浸漬し、ろう付を
行い、本発明の光素子を得た。
この光素子の反射率および導電率を測定した。
その結果を第2図に示す(SN=lOの場合)、第2図
に示すとおり、Feフレームに銀メッキを施した場合と
同等の高い反射率を示した。他の場合も同様であった。
導電率は、 Fe系リードフレームの場合よりも大であ
った(Fe系 10%IAC:S、  II合金約30
%IACS)。また、樹脂封止時におけるフレームと樹
脂の接合強度も良好であった。従って、封止が良好に行
われていた。
比較例1 実施例1と同様の合金で5N=1のものを用いてリード
フレームを製造後、以下の工程は実施例と同様にして光
素子を得た。
この光素子を用い、実施例1と同様にして反射率を測定
した。その結果、5IJz図に示すとおり、高い反射率
を示したが、樹脂封止時における接合強度が弱く、上の
な封Iトを行うことができず、このため実用には適さな
かった。
比較例2 実施例1と同様のAl1−Mg合金を用い5lll=1
1のリードフレームを製造後、以下の1−程を実施例1
と同様にして光素子を得た。
この光素子を用い、実施例1と同様にl−で反射率の測
定を行った、その結果、第2図に示すとおり、反射率が
極めて低く、このため実用には適さなかった。
[発明の効果] 以上に説明したとおり本発明の光素子は、その表面粗さ
がSN2〜5NIQの範囲であるA!;L合金からなる
リードフレームを用いることにより、高い反射率を有す
るものである。し、たがって、従来反射率を高めるため
に行われていたAgメッキを行う必要がなく、このため
、製造コストの低減、製造工程の簡略化を図ることがで
きるものであり、その工業的価値は極めて大である。ま
た、従来のFe系フレームに比べへ交合金は導電率が高
いため損失が小さい。しかし、余り導電率が高いと熱伝
導も高くなり、ろう付の際リードフレームを伝って半導
体素子の接合部にクラック発生等の悪影響を与えるよう
な熱伝導が生じやすいが、  A1合金はFe系よりは
高いが、このような悪影響を学えるまでには到らないほ
ど、良い導電率を示す。
【図面の簡単な説明】
第1図は、本発明の光素子の一例を示す概略図である。 第2図は、実施例および比較例の光素子の反射率を示す
図である。 、液長1nm+  −一一一一一一 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)表面粗さがJIS B0859で規定するSN2
    〜SN10であるアルミニウム合金からなり、上端部に
    皿状反射部が形成されたリードフレームと、前記反射部
    に接合された発光もしくは受光素子と、前記素子を封止
    する樹脂とを具備したことを特徴とする光素子。
  2. (2)前記リードフレームの樹脂で被包されていない部
    分が鉛及び/又は錫を主成分とするろう材で被覆されて
    いる特許請求の範囲第1項記載の光素子。
JP60214614A 1985-09-30 1985-09-30 光素子 Pending JPS6276577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60214614A JPS6276577A (ja) 1985-09-30 1985-09-30 光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214614A JPS6276577A (ja) 1985-09-30 1985-09-30 光素子

Publications (1)

Publication Number Publication Date
JPS6276577A true JPS6276577A (ja) 1987-04-08

Family

ID=16658637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214614A Pending JPS6276577A (ja) 1985-09-30 1985-09-30 光素子

Country Status (1)

Country Link
JP (1) JPS6276577A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763901A (en) * 1992-12-17 1998-06-09 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US6677614B1 (en) 1992-12-17 2004-01-13 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US6808950B2 (en) 1992-12-17 2004-10-26 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651370B2 (ja) * 1975-05-20 1981-12-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651370B2 (ja) * 1975-05-20 1981-12-04

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763901A (en) * 1992-12-17 1998-06-09 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US6677614B1 (en) 1992-12-17 2004-01-13 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US6808950B2 (en) 1992-12-17 2004-10-26 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US7094619B2 (en) 1992-12-17 2006-08-22 Kabushiki Kaisha Toshiba Method of fabricating a light emitting device
US7288795B2 (en) 1992-12-17 2007-10-30 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US7297984B2 (en) 1992-12-17 2007-11-20 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device
US7315046B2 (en) 1992-12-17 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing the device

Similar Documents

Publication Publication Date Title
US4441118A (en) Composite copper nickel alloys with improved solderability shelf life
KR100318818B1 (ko) 리드프레임에대한보호피막결합
JPS60257160A (ja) 半導体装置
JPS5837713B2 (ja) 半導体レ−ザ−装置の製造方法
JPS6276577A (ja) 光素子
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPH0488684A (ja) Ledチップの電極構造
JPH07211309A (ja) 鉛蓄電池用極柱及びその製造方法
US4765528A (en) Plating process for an electronic part
JP2013026427A (ja) 光半導体装置用リードフレーム及びその製造方法
JPH09283688A (ja) 銅被覆リードフレーム材
JPH028459B2 (ja)
JPS601853A (ja) 半導体用リ−ドフレ−ム
JPS6427246A (en) Semiconductor unit and manufacture
JPS6249646A (ja) リ−ドフレ−ム
JPS5771139A (en) Semiconductor device
JPH0222140Y2 (ja)
JPS60165745A (ja) 樹脂封止型半導体装置
JPS6290954A (ja) リ−ドフレ−ム
JP3215205B2 (ja) 半導体素子の外装方法
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
JPS60147147A (ja) 半導体用リ−ドフレ−ム
JPS60136382A (ja) 光半導体装置
JPS6233747B2 (ja)
GANZOU et al. Semiconductor element