JPH0488684A - Ledチップの電極構造 - Google Patents
Ledチップの電極構造Info
- Publication number
- JPH0488684A JPH0488684A JP2204389A JP20438990A JPH0488684A JP H0488684 A JPH0488684 A JP H0488684A JP 2204389 A JP2204389 A JP 2204389A JP 20438990 A JP20438990 A JP 20438990A JP H0488684 A JPH0488684 A JP H0488684A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- led chip
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000005253 cladding Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000002310 reflectometry Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 241000218202 Coptis Species 0.000 description 3
- 235000002991 Coptis groenlandica Nutrition 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明LEDチップの電極構造を以下の項目に従って詳
細に説明する。
細に説明する。
A、l業上の利用分野
B9発明の概要
C1従来技術[第5図、第6図]
D3発明が解決しようとする課題[第7図]E1課題を
解決するための手段 F、実施例[第1図乃至第4図コ F−1,itの実施例[第1図、′!J2図]a、構造
[第1図] b、製造工程[M2図] C6作用 F−2,′52(7)実施例[第3図、第4国]G9発
明の効果 (A、産業上の利用分野) 本発明は新規なLEDチップの電極構造に関する。詳し
くは、ダブルへテロ構造のLEDチップにおいて、クラ
ッド層のダイボンディング側の面での反射効率が高い新
規なLEDチップの電極構造を提供しようとするもので
ある。
解決するための手段 F、実施例[第1図乃至第4図コ F−1,itの実施例[第1図、′!J2図]a、構造
[第1図] b、製造工程[M2図] C6作用 F−2,′52(7)実施例[第3図、第4国]G9発
明の効果 (A、産業上の利用分野) 本発明は新規なLEDチップの電極構造に関する。詳し
くは、ダブルへテロ構造のLEDチップにおいて、クラ
ッド層のダイボンディング側の面での反射効率が高い新
規なLEDチップの電極構造を提供しようとするもので
ある。
(B、発明の概要)
本発明LEDチップの電極構造は、発光層を形成してい
る半導体よりエネルギーギャップの大きい半導体で形成
されたクラッド層の間に発光層が挟まれた構造を有する
LEDチップの電極構造において、クラッド層のダイボ
ンディング側の面に電極膜を部分的に形成した後加熱処
置によりオーミック電極部を形成することによって、発
光層からダイボンディング側の面へ向けて出た光がオー
ミック電極部とクラッド層との界面に形成される合金化
層により吸収される割合を少なくし、ダイボンディング
側の面のうち上記オーミック電極部が形成された領域を
除く領域に高反射率の金属薄膜を直接に又は光透過性薄
膜を介在させて形成することによりて、ダイボンディン
グ側の面における反射率の向上を図り、光を有効に利用
することができるようにしたものである。
る半導体よりエネルギーギャップの大きい半導体で形成
されたクラッド層の間に発光層が挟まれた構造を有する
LEDチップの電極構造において、クラッド層のダイボ
ンディング側の面に電極膜を部分的に形成した後加熱処
置によりオーミック電極部を形成することによって、発
光層からダイボンディング側の面へ向けて出た光がオー
ミック電極部とクラッド層との界面に形成される合金化
層により吸収される割合を少なくし、ダイボンディング
側の面のうち上記オーミック電極部が形成された領域を
除く領域に高反射率の金属薄膜を直接に又は光透過性薄
膜を介在させて形成することによりて、ダイボンディン
グ側の面における反射率の向上を図り、光を有効に利用
することができるようにしたものである。
(C,従来技術)[第5図、第6図]
¥S5図はLEDランプの構造例を示しており、LED
チップaと、一対の金属ステムb、b′からなり、これ
らをモールド樹脂Cが包んでいる。
チップaと、一対の金属ステムb、b′からなり、これ
らをモールド樹脂Cが包んでいる。
LEDチップaは第6図に示すように、n型りラッド層
dとp型クラッド1eとの間に発光1fが挟まれた構造
になっている。
dとp型クラッド1eとの間に発光1fが挟まれた構造
になっている。
そして、p型りラッド層eの端面にはその全面に亘って
金糸電極gが形成されており(第6図では網かけ状に示
す。)、ダイボンディング側の面が一方の金属ステムb
に銀ペーストhを用いて固定される。尚、金属ステムb
のうちLEDチップaがダイボンディングされる部分は
凹部になっており、その内周面はLEDチップaの側方
から出た光を略前方(矢印Aに示す)に反射させる作用
を有している。
金糸電極gが形成されており(第6図では網かけ状に示
す。)、ダイボンディング側の面が一方の金属ステムb
に銀ペーストhを用いて固定される。尚、金属ステムb
のうちLEDチップaがダイボンディングされる部分は
凹部になっており、その内周面はLEDチップaの側方
から出た光を略前方(矢印Aに示す)に反射させる作用
を有している。
iはn型りラッド層dの端面に部分的に形成された金糸
電極であり、ワイヤボンディングにより他方の金属ステ
ムb′に接続される。
電極であり、ワイヤボンディングにより他方の金属ステ
ムb′に接続される。
しかして、発光層fで発生した光は主として、接合面に
平行な方向(LEDチップaの側方)に放出されて、金
属ステムbの凹部内周面により反射されて前方への光と
なり、また、p型りラッド層eに漏れ込んだ光が金糸電
極gにより反射されることによって直接に又は金属ステ
ムbで反射された後に最終的に前方へ向けて出射される
。
平行な方向(LEDチップaの側方)に放出されて、金
属ステムbの凹部内周面により反射されて前方への光と
なり、また、p型りラッド層eに漏れ込んだ光が金糸電
極gにより反射されることによって直接に又は金属ステ
ムbで反射された後に最終的に前方へ向けて出射される
。
(D、発明が解決しようとする課題)[第7図]
ところで、上記したLEDチップaにあっては%p型ク
りッド層eの端面の全面に亘ってオーミック電8igを
形成しているため、p型りラッド層eとの境界に合金化
層jが形成されてしまい、この合金化層jが光の吸収層
として作用するため、発光層fから後方に出た光はこの
合金化層jにより吸収され、LEDランプの照射光に占
める、電極gによる反射光の寄与が小さくなり、光の利
用率が悪いという問題がある。
りッド層eの端面の全面に亘ってオーミック電8igを
形成しているため、p型りラッド層eとの境界に合金化
層jが形成されてしまい、この合金化層jが光の吸収層
として作用するため、発光層fから後方に出た光はこの
合金化層jにより吸収され、LEDランプの照射光に占
める、電極gによる反射光の寄与が小さくなり、光の利
用率が悪いという問題がある。
尚、上記した合金化層jは次のような過程で形成される
。
。
即ち、オーミック電極gの形成に際して、電極材料を蒸
着又はスパッタリング法により半導体eに膜形成してか
ら加熱すると、電f!膜と半導体との界面付近で半導体
の構成物質の一部が抜は出し、冷却後に電極材料と半導
体材料との共晶として合金化層jが形成される。
着又はスパッタリング法により半導体eに膜形成してか
ら加熱すると、電f!膜と半導体との界面付近で半導体
の構成物質の一部が抜は出し、冷却後に電極材料と半導
体材料との共晶として合金化層jが形成される。
例えば、半導体をGa AJIAsとし、電極材料を金
系合金(Au −Zn 、Au −Ge−Ni、Au−
Be等)とした場合、電極膜形成後の加熱(300〜6
00℃)により、半導体と電極膜との界面近辺のAsが
飛散し、これによって残留したGaがAuと共に液相状
態となり、これらが冷却により共晶となる。
系合金(Au −Zn 、Au −Ge−Ni、Au−
Be等)とした場合、電極膜形成後の加熱(300〜6
00℃)により、半導体と電極膜との界面近辺のAsが
飛散し、これによって残留したGaがAuと共に液相状
態となり、これらが冷却により共晶となる。
そして、このような合金化層jは一般に光の透過率が低
いことが知られている。
いことが知られている。
そこで、電極膜の形成を半導体端面の全面ではなく、部
分的に形成する方法が提案されている。
分的に形成する方法が提案されている。
例えば、′M7図に示すようにp型りラッド層Cの端面
に円形状の電極に、k、・・・を、その中心が正方形の
頂点に位置するように形成する。
に円形状の電極に、k、・・・を、その中心が正方形の
頂点に位置するように形成する。
これによって、合金化層i、!、・・・は電極に、k、
・・・とρ型りラッド層eの境界にしか形成されないの
で、発光層fから後方に内けて比た光のうち合金化層ユ
、l、・・・によって吸収される光以外は銀ペーストh
により反射されることになる。
・・・とρ型りラッド層eの境界にしか形成されないの
で、発光層fから後方に内けて比た光のうち合金化層ユ
、l、・・・によって吸収される光以外は銀ペーストh
により反射されることになる。
しかしながら、銀ペースト自身は、金属光沢がなくその
反射率もせいぜい70%前後であるため、さらに反射効
率を上げるには限界がある。
反射率もせいぜい70%前後であるため、さらに反射効
率を上げるには限界がある。
従って、本発明によれば、発光層からクラッド層のダイ
ボンディング側の面へ向けて出た光のうちオーミック電
極部とクラッド層との界面における合金化層によって吸
収される光以外は高反射率の金属薄膜によフて反射され
てLEDチップの外部にとり出されるので光を有効に利
用することができる。
ボンディング側の面へ向けて出た光のうちオーミック電
極部とクラッド層との界面における合金化層によって吸
収される光以外は高反射率の金属薄膜によフて反射され
てLEDチップの外部にとり出されるので光を有効に利
用することができる。
(F、実施例)[第1区乃至第4区]
以下に、本発明の詳細を図示した各実施例に従って説明
する。
する。
(E、課題を解決するための手段)
そこで、本発明は上記した課題を解決するために、クラ
ッド層のダイボンディング側の面に電極膜を部分的に形
成した後加熱処置によりオーミック電極部を形成し、ダ
イボンディング側の面のうち上記オーミック電極部が形
成された領域を除く領域に高反射率の金属薄膜を直接に
又は光透過性薄膜を介在させて形成したものである。
ッド層のダイボンディング側の面に電極膜を部分的に形
成した後加熱処置によりオーミック電極部を形成し、ダ
イボンディング側の面のうち上記オーミック電極部が形
成された領域を除く領域に高反射率の金属薄膜を直接に
又は光透過性薄膜を介在させて形成したものである。
(F−1,第1の実施例)[第1図、342図]第1区
はLEDチップ1の構造を示すものであり、図中矢印A
に示す方向を前方とする。
はLEDチップ1の構造を示すものであり、図中矢印A
に示す方向を前方とする。
(a、構造)[第1図]
LEDチップ1はn型クラッド層2とp型りラッド層3
との間に発光層4が挟まれたダブルへテロ構造になって
いる。
との間に発光層4が挟まれたダブルへテロ構造になって
いる。
即ち、発光層4を形成している半導体のエネルギーギャ
ップはクラッド層2.3を形成している半導体のエネル
ギーギャップより小さくなっており、半導体材料として
は、例えば、赤色LEDの場合、発光層4としてn型又
はp型のGa As、n型クラッド層2としてn −G
a1−++A ll 、 As(モル比x = 0.7
〜0.8程度)、p型りラッド層3としてp −G a
t−xA Jlx A S (モル比X;0.7〜0
.8程度)が挙げられる。
ップはクラッド層2.3を形成している半導体のエネル
ギーギャップより小さくなっており、半導体材料として
は、例えば、赤色LEDの場合、発光層4としてn型又
はp型のGa As、n型クラッド層2としてn −G
a1−++A ll 、 As(モル比x = 0.7
〜0.8程度)、p型りラッド層3としてp −G a
t−xA Jlx A S (モル比X;0.7〜0
.8程度)が挙げられる。
そして、p型りラッド層3の後端面3aがダイボンディ
ング側の面とされており、全系材料を用いてオーミック
コンタクトによる円形状の電極5.5、・・・が部分的
に形成されている。
ング側の面とされており、全系材料を用いてオーミック
コンタクトによる円形状の電極5.5、・・・が部分的
に形成されている。
即ち、電極5.5、・・・は、それぞれの円の中心が正
方形の頂点をなすように配置されており、該電極5.5
、・・・とp型りラッド層3との界面にのみ合金化層6
.6、・・・が形成されている。
方形の頂点をなすように配置されており、該電極5.5
、・・・とp型りラッド層3との界面にのみ合金化層6
.6、・・・が形成されている。
7は発光層4からp型りラッド層3に漏れ込んだ光に対
する反射用金属薄膜であり、ダイボンディング側の面3
aの全面に亘って形成されている。この反射用金属薄膜
7の材質としては、反射率の高い金属、Au 、Ag
、Afl、Cr等が用いられ、例えば、赤色LEDの中
心発光波長(650〜660nm)に対してAu、AH
<。
する反射用金属薄膜であり、ダイボンディング側の面3
aの全面に亘って形成されている。この反射用金属薄膜
7の材質としては、反射率の高い金属、Au 、Ag
、Afl、Cr等が用いられ、例えば、赤色LEDの中
心発光波長(650〜660nm)に対してAu、AH
<。
AjZの反射率はいずれも90%以上である。
8はワイヤボンディング側の金系電極であり、n型クラ
ッド層2の前端面に部分的に形成されている。
ッド層2の前端面に部分的に形成されている。
9は金属ステムであり、その凹部9a内に上記LEDチ
ップ1が銀ペースト1oを用いたダイボンディングによ
り固定される。尚、凹部9aの内周面9bにはLEDチ
ップ1からの光に対する反射面としての機能がある。
ップ1が銀ペースト1oを用いたダイボンディングによ
り固定される。尚、凹部9aの内周面9bにはLEDチ
ップ1からの光に対する反射面としての機能がある。
(b、製造工程)[3J2図]
第2図はLEDチップ1の製造工程を示すものであり、
LEDチップ1の発光層4及びクラッド層2.3の形成
やワイヤボンディング側電極8の形成についての工程は
既に終了しているものとして説明を省略し、その後にお
けるダイボンディング側の電極5や反射用金属薄膜7の
形成工程について説明する。
LEDチップ1の発光層4及びクラッド層2.3の形成
やワイヤボンディング側電極8の形成についての工程は
既に終了しているものとして説明を省略し、その後にお
けるダイボンディング側の電極5や反射用金属薄膜7の
形成工程について説明する。
先ず、第2図(A)に示すようにp型りラッド層3の後
端面3aにレジスト膜11を塗布する。
端面3aにレジスト膜11を塗布する。
そして、このレジスト膜11に対して図示しない所定の
マスクを用いて露光(あるいは電子描像等)処理を施し
た後現像を行なうと、電極パターンのネガに相当するレ
ジストパターン11′が形成される(第2図(B)参照
)。
マスクを用いて露光(あるいは電子描像等)処理を施し
た後現像を行なうと、電極パターンのネガに相当するレ
ジストパターン11′が形成される(第2図(B)参照
)。
次に、第2図(C)に示すようにレジスト膜の上から蒸
着により電極膜12を形成した後、レジスト膜及びレジ
スト膜上に形成された電極膜を除去すると、電極5.5
、・・・に対応した電極膜12’ 12’ ・・・
のみが残る(第2図(D)参照)。
着により電極膜12を形成した後、レジスト膜及びレジ
スト膜上に形成された電極膜を除去すると、電極5.5
、・・・に対応した電極膜12’ 12’ ・・・
のみが残る(第2図(D)参照)。
その後、加熱処理を行なうと、冷却後に′s2図(E)
に示すように電極5.5、・・・及び合金化層6.6、
・・・が形成される。
に示すように電極5.5、・・・及び合金化層6.6、
・・・が形成される。
そして、第2図(F)に示すように、反射用金属薄膜7
を抵抗加熱による蒸着又はスパッタリング法によりp型
りラッド層3の後端面3a及び電極5.5、・・・の上
から全面に亘って形成する。尚、反射用金属ff膜7の
材質としてAuを用いる場合、反射用金属薄膜の形成後
に加熱工程は行なわれないので、加熱に伴なう合金化層
が形成されることはない。
を抵抗加熱による蒸着又はスパッタリング法によりp型
りラッド層3の後端面3a及び電極5.5、・・・の上
から全面に亘って形成する。尚、反射用金属ff膜7の
材質としてAuを用いる場合、反射用金属薄膜の形成後
に加熱工程は行なわれないので、加熱に伴なう合金化層
が形成されることはない。
(c、作用)
しかして、発光層4からp型りラッド層3に漏れ込んだ
光のうち、合金化層6を通らずに反射用金属薄膜7に届
いた光は、反射用金属FiI膜7により反射され、例え
ば、光線mに示すように、前方に反射されたり、あるい
は光線nに示すように斜め前方に反射され、LEDチッ
プ1の側面から放出され金属ステム9の反射面9bによ
りさらに反射されて前方へ向う光となる。
光のうち、合金化層6を通らずに反射用金属薄膜7に届
いた光は、反射用金属FiI膜7により反射され、例え
ば、光線mに示すように、前方に反射されたり、あるい
は光線nに示すように斜め前方に反射され、LEDチッ
プ1の側面から放出され金属ステム9の反射面9bによ
りさらに反射されて前方へ向う光となる。
(F−2,第2の実施例)[第3図、第4図]第3図及
び第4図は本発明LEDチップの電極構造の第2の実施
例を示すものである。尚、この第2の実施例に示すLE
DチップIAにおいて、その機能上第1の実施例の構成
部分と相違しない部分については、その部分に第1の実
施例における同様の部分に使用した符号と同じ符号を付
することによって説明を省略する。
び第4図は本発明LEDチップの電極構造の第2の実施
例を示すものである。尚、この第2の実施例に示すLE
DチップIAにおいて、その機能上第1の実施例の構成
部分と相違しない部分については、その部分に第1の実
施例における同様の部分に使用した符号と同じ符号を付
することによって説明を省略する。
LEDチップIAは、n型クラッド層2とp型りラッド
層3との間に発光層4が挟まれた構造になっているが、
p型りラッド層3のダイボンディング側の面3aのうち
電極5.5、・・・が形成されていない領域には5I0
2等の光透過性の絶縁膜13.13、・・・が形成され
ている。
層3との間に発光層4が挟まれた構造になっているが、
p型りラッド層3のダイボンディング側の面3aのうち
電極5.5、・・・が形成されていない領域には5I0
2等の光透過性の絶縁膜13.13、・・・が形成され
ている。
そして、これら絶縁膜13.13、・・・の上には電極
5.5、・・・と同じ金属材料によって反射薄WA14
.14、 ・・が形成されている。
5.5、・・・と同じ金属材料によって反射薄WA14
.14、 ・・が形成されている。
しかして、上記LEDチップIAの製造工程を説明する
と、先ず第4図(A)に示すように、p型りラッド層3
の後端面3aの全面に光透過性の絶縁薄膜15を形成し
た後、その上にレジスト膜11を塗布する(第4図(B
)参照)。
と、先ず第4図(A)に示すように、p型りラッド層3
の後端面3aの全面に光透過性の絶縁薄膜15を形成し
た後、その上にレジスト膜11を塗布する(第4図(B
)参照)。
次に、第4図(C)に示すように露光(あるいは電子描
像等)及び現像を行なって電極パターンのネガに相当す
るレジストパターン11′を形成し、そして、このレジ
ストパターン11′をマスクとして絶縁膜[15のうち
所定の部分をエツチングにより除去する(第4図(D)
参照)。
像等)及び現像を行なって電極パターンのネガに相当す
るレジストパターン11′を形成し、そして、このレジ
ストパターン11′をマスクとして絶縁膜[15のうち
所定の部分をエツチングにより除去する(第4図(D)
参照)。
それから、第4図(E)に示すようにレジストパターン
11′を除去した後、電極材料を蒸着する。即ち、第4
図(F)に示すように、絶縁薄膜15のうちエツチング
で除去された部分に電極膜12.12、・・・が形成さ
れると共に、残された絶縁膜の上にも反射薄@14.1
4、・・・が形成される6 次い−で、加熱処理が行なわれ、第4図(G) に示す
ように、冷却後に電極5.5、・・・とp型りラッド層
3との境界には合金化層6.6、・・・が形成されるが
、金属反射薄膜14.14、・・とp型りラッド層3の
後端面3aとの間には絶縁@13.13、・・・が介在
されているのでこのような合金化層は形成されない。
11′を除去した後、電極材料を蒸着する。即ち、第4
図(F)に示すように、絶縁薄膜15のうちエツチング
で除去された部分に電極膜12.12、・・・が形成さ
れると共に、残された絶縁膜の上にも反射薄@14.1
4、・・・が形成される6 次い−で、加熱処理が行なわれ、第4図(G) に示す
ように、冷却後に電極5.5、・・・とp型りラッド層
3との境界には合金化層6.6、・・・が形成されるが
、金属反射薄膜14.14、・・とp型りラッド層3の
後端面3aとの間には絶縁@13.13、・・・が介在
されているのでこのような合金化層は形成されない。
しかして、LEDチップIAにあっては、発光層4から
p型クラッド層3に漏れ込んだ光のうち光透過性の絶縁
膜13を通った光は反射薄膜14によりLEI)チップ
1の前方あるいは斜め前方に反射されることになる。
p型クラッド層3に漏れ込んだ光のうち光透過性の絶縁
膜13を通った光は反射薄膜14によりLEI)チップ
1の前方あるいは斜め前方に反射されることになる。
(G、発明の効果)
以上に記載したところから明らかなように、本発明LE
Dチップの電極構造は、発光1が、該発光層を形成して
いる半導体よりエネルギーギャップの大きい半導体で形
成されたクラッド層の間に挟まれた構造を有し、クラッ
ド層のダイボンディング側の面に電極膜を部分的に形成
した後加熱処置によりオーミック電極部を形成したLE
Dチップの電極構造であって、ダイボンディング側の面
のうち上記オーミック電極部が形成された領域を除く領
域に高反射率の金属薄膜を直接に又は光透過性薄膜を介
在させて形成したことを特徴とする。
Dチップの電極構造は、発光1が、該発光層を形成して
いる半導体よりエネルギーギャップの大きい半導体で形
成されたクラッド層の間に挟まれた構造を有し、クラッ
ド層のダイボンディング側の面に電極膜を部分的に形成
した後加熱処置によりオーミック電極部を形成したLE
Dチップの電極構造であって、ダイボンディング側の面
のうち上記オーミック電極部が形成された領域を除く領
域に高反射率の金属薄膜を直接に又は光透過性薄膜を介
在させて形成したことを特徴とする。
従って、本発明によれば、発光層からクラッド層のダイ
ボンディング側の面へ向けて出た光のうちオーミック電
極部とクラット層との界面における合金化層によって吸
収される光以外は高反射率の金属薄膜によって反射され
てLEDチップ外部にとり出されるので光を有効に利用
することができる。
ボンディング側の面へ向けて出た光のうちオーミック電
極部とクラット層との界面における合金化層によって吸
収される光以外は高反射率の金属薄膜によって反射され
てLEDチップ外部にとり出されるので光を有効に利用
することができる。
尚、図示した実施例は本発明の具体化にあたって電極構
造を例示的に示したにとどまり、これら実施例によフて
本発明の技術的範囲が狭く解釈されてはならず、例えば
、クラッド層のダイボンディング側の面に部分的に形成
されるオーミック電極部の形状は円形に限らず、適宜の
形状を採ることができ、このような本発明の趣旨を逸脱
しない限りの実施の態様は全て本発明の技術的範囲に含
まれることは勿論である。
造を例示的に示したにとどまり、これら実施例によフて
本発明の技術的範囲が狭く解釈されてはならず、例えば
、クラッド層のダイボンディング側の面に部分的に形成
されるオーミック電極部の形状は円形に限らず、適宜の
形状を採ることができ、このような本発明の趣旨を逸脱
しない限りの実施の態様は全て本発明の技術的範囲に含
まれることは勿論である。
第1図及び第2図は本発明LEDチップの電極構造の第
1の実施例を示すものであり、第1図は構造を示す概略
縦断面図、第2図は製造工程を(A)から(F)に順を
追って示す説明図、第3図及び第4図は本発明LEDチ
ップの電極構造の第2の実施例を示すものであり、第3
図は構造を示す概略縦断面図、第4図は製造工程を(A
)から(G)に順を追って示す説明図、第5図はLED
ランプの構成例を示す概略図、第6図は従来のLEDチ
ップの電極構造の一例を示すもので(A)は概略断面図
、(B)は背面図、第7区は改良例を示すものであり、
(A)は概略断面図、(B)はダイボンディング前のL
EDチップの背面図である。 7・・・金属薄膜、 IA・・・LEDチップ、 13・・・光透過性薄膜、 14・・・金属薄膜 出 願 人 株式会社小糸製作所 符号の説明 1・・・LEDチップ、 2.3・・・クラッド層、 3a・・・ダイボンディング側の面、 4・・・発光層、 5・・・オーミック電極部、 LEDチ11.ア A LEDチップ b 繋略絖断面図 iq*断面図(第2の大811 ) 自K ス M 製造 ニオ呈の説り]図 第 凶 背面図 擬略図 第 図 擬略断面図 (,4) 第 図
1の実施例を示すものであり、第1図は構造を示す概略
縦断面図、第2図は製造工程を(A)から(F)に順を
追って示す説明図、第3図及び第4図は本発明LEDチ
ップの電極構造の第2の実施例を示すものであり、第3
図は構造を示す概略縦断面図、第4図は製造工程を(A
)から(G)に順を追って示す説明図、第5図はLED
ランプの構成例を示す概略図、第6図は従来のLEDチ
ップの電極構造の一例を示すもので(A)は概略断面図
、(B)は背面図、第7区は改良例を示すものであり、
(A)は概略断面図、(B)はダイボンディング前のL
EDチップの背面図である。 7・・・金属薄膜、 IA・・・LEDチップ、 13・・・光透過性薄膜、 14・・・金属薄膜 出 願 人 株式会社小糸製作所 符号の説明 1・・・LEDチップ、 2.3・・・クラッド層、 3a・・・ダイボンディング側の面、 4・・・発光層、 5・・・オーミック電極部、 LEDチ11.ア A LEDチップ b 繋略絖断面図 iq*断面図(第2の大811 ) 自K ス M 製造 ニオ呈の説り]図 第 凶 背面図 擬略図 第 図 擬略断面図 (,4) 第 図
Claims (1)
- 【特許請求の範囲】 発光層が、該発光層を形成している半導体よりエネル
ギーギャップの大きい半導体で形成されたクラッド層の
間に挟まれた構造を有し、クラッド層のダイボンディン
グ側の面に電極膜を部分的に形成した後加熱処置により
オーミック電極部を形成したLEDチップの電極構造で
あって、 ダイボンディング側の面のうち上記オーミック電極部が
形成された領域を除く領域に高反射率の金属薄膜を直接
に、又は、光透過性薄膜を介在させて形成したことを特
徴とするLEDチップの電極構造
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2204389A JPH0488684A (ja) | 1990-08-01 | 1990-08-01 | Ledチップの電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2204389A JPH0488684A (ja) | 1990-08-01 | 1990-08-01 | Ledチップの電極構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0488684A true JPH0488684A (ja) | 1992-03-23 |
Family
ID=16489730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2204389A Pending JPH0488684A (ja) | 1990-08-01 | 1990-08-01 | Ledチップの電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0488684A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2323208A (en) * | 1995-12-21 | 1998-09-16 | Hewlett Packard Co | Reflective contact for light emitting semiconductor device |
JP2000349349A (ja) * | 1999-05-24 | 2000-12-15 | Agilent Technol Inc | 反射特性を有する接触部を備えた発光構造及びその製造方法 |
JP2002026392A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体発光素子とその製造方法、及び半導体発光装置 |
JP2006013474A (ja) * | 2004-05-26 | 2006-01-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
JP2007221175A (ja) * | 2007-06-04 | 2007-08-30 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
JP2007531302A (ja) * | 2004-03-30 | 2007-11-01 | ゴールデンアイ、インコーポレイテッド | 発光ダイオードおよび光再循環を利用して出力放射輝度を高める照明システム |
EP1911105A1 (en) * | 2005-08-04 | 2008-04-16 | Showa Denko Kabushiki Kaisha | Gallium nitride-based compound semiconductor light-emitting device |
JP2008130663A (ja) * | 2006-11-17 | 2008-06-05 | Sharp Corp | 半導体発光素子及びその製造方法 |
US8049243B2 (en) | 2004-05-26 | 2011-11-01 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
-
1990
- 1990-08-01 JP JP2204389A patent/JPH0488684A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2323208A (en) * | 1995-12-21 | 1998-09-16 | Hewlett Packard Co | Reflective contact for light emitting semiconductor device |
GB2323208B (en) * | 1995-12-21 | 2000-07-26 | Hewlett Packard Co | Reflective contact for light emitting semiconductor device |
JP2000349349A (ja) * | 1999-05-24 | 2000-12-15 | Agilent Technol Inc | 反射特性を有する接触部を備えた発光構造及びその製造方法 |
JP2002026392A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体発光素子とその製造方法、及び半導体発光装置 |
US7355212B2 (en) | 2000-06-30 | 2008-04-08 | Kabushiki Kaisha Toshiba | Light emitting element |
JP2007531302A (ja) * | 2004-03-30 | 2007-11-01 | ゴールデンアイ、インコーポレイテッド | 発光ダイオードおよび光再循環を利用して出力放射輝度を高める照明システム |
JP2006013474A (ja) * | 2004-05-26 | 2006-01-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子 |
US8049243B2 (en) | 2004-05-26 | 2011-11-01 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
EP1911105A1 (en) * | 2005-08-04 | 2008-04-16 | Showa Denko Kabushiki Kaisha | Gallium nitride-based compound semiconductor light-emitting device |
EP1911105A4 (en) * | 2005-08-04 | 2011-05-25 | Showa Denko Kk | GALLIUM NITRIDE BASED VERBUND SEMICONDUCTOR LUMINAIRE ELEMENT |
US8093605B2 (en) | 2005-08-04 | 2012-01-10 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device with an electrode covered by an over-coating layer |
JP2008130663A (ja) * | 2006-11-17 | 2008-06-05 | Sharp Corp | 半導体発光素子及びその製造方法 |
JP2007221175A (ja) * | 2007-06-04 | 2007-08-30 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
JP4625827B2 (ja) * | 2007-06-04 | 2011-02-02 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI765231B (zh) | 發光二極體及其製作方法、發光裝置 | |
US6194743B1 (en) | Nitride semiconductor light emitting device having a silver p-contact | |
JP5111693B2 (ja) | 反射特性を有する接触部を備えた発光構造及びその製造方法 | |
JP4644193B2 (ja) | 半導体発光素子 | |
JP4655920B2 (ja) | 半導体発光素子 | |
TW531902B (en) | Light emitting device, its manufacturing method, and semiconductor light emitting apparatus | |
JP5179766B2 (ja) | 半導体発光装置およびその製造方法 | |
US20060180820A1 (en) | Light-emitting semiconductor chip and method for the manufacture thereof | |
WO2016019860A1 (zh) | 垂直型led芯片结构及其制备方法 | |
TWI458133B (zh) | 基板 | |
TW200939535A (en) | Semiconductor light-emitting device and method for producing semiconductor light-emitting device | |
CN105957938B (zh) | 一种高亮度反极性的AlGaInP基发光二极管晶圆及其制造方法 | |
JP2011507234A (ja) | 改善されたled構造 | |
TWI695520B (zh) | 發光二極體及其製作方法 | |
JP2012248795A (ja) | 半導体発光素子およびその製造方法 | |
JPH0488684A (ja) | Ledチップの電極構造 | |
CN104282816A (zh) | 具有布拉格反射层的倒装芯片发光二级管及其制备方法 | |
CN111200045A (zh) | 一种反射镜和P电极相互独立的AlGaInP LED芯片及制备方法 | |
CN109273573B (zh) | 一种垂直结构led芯片、反射电极及其制备方法 | |
JP3746569B2 (ja) | 発光半導体素子 | |
TW540171B (en) | Manufacturing method of high-power light emitting diode | |
JP7138517B2 (ja) | 半導体発光装置 | |
JP2009200254A (ja) | 半導体発光素子 | |
JP7212754B2 (ja) | 発光ダイオード構造 | |
CN102024896B (zh) | 一种发光二极管外延片和其制造方法 |