JPS6275998A - Rom writing device - Google Patents
Rom writing deviceInfo
- Publication number
- JPS6275998A JPS6275998A JP60215806A JP21580685A JPS6275998A JP S6275998 A JPS6275998 A JP S6275998A JP 60215806 A JP60215806 A JP 60215806A JP 21580685 A JP21580685 A JP 21580685A JP S6275998 A JPS6275998 A JP S6275998A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- rom
- data
- write
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はROM (Read 0nly Memory
)書き込み装置に係り、特に基板に実装されたROMの
複式
数の素子に同一データを書き込むために好適なROM書
き込み装置に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention is directed to a ROM (Read Only Memory).
) The present invention relates to a writing device, and in particular to a ROM writing device suitable for writing the same data to a plurality of elements of a ROM mounted on a board.
従来、ROMにデータを書き込む場合、ROM素子単体
に書き込むことが一般的であった。これに対し、回路動
作の信頼性確保や作業性の面から複数のROM素子を基
板に実装した状態で書き込むことが要求されるようにな
ってきた。この場合書き込むべきメモリ容量が増大して
書き込み時間が長時間となる。Conventionally, when writing data to a ROM, it has been common to write data to a single ROM element. On the other hand, from the viewpoint of ensuring reliability of circuit operation and workability, it has become necessary to write data with a plurality of ROM elements mounted on a substrate. In this case, the memory capacity to be written increases and the writing time becomes long.
大容量のROM素子に短時間でデータを書き込む方法と
しては、1つのアドレスに短かい書き込みパルス(パル
ス幅1ms程度)を送った後、データを読み出して正し
く書けたかどうかを判断しくベリファイという)、書け
ていなければ書けるまで書き込み、ベリファイを繰り返
す方法が提案されている。この方法により、各アドレス
に対して必要最小の書き込み時間に書き込みを行うこと
ができるが、各アドレスによりこの最小書き込み時間が
異なるほか、R,OM素子によってもばらつくため、複
数のシステムに同時にデータを書き込む場合、各アドレ
ス毎にシステムへの書き込み時間の最大値が必要になる
〔後述する第5図(a)参照〕
〔発明の目的〕
本発明は上記に鑑みてなされたもので、その目的とする
ところは、基板に実装されたROMの複数の基板に同時
にデータを効率よく書き込むことができるROM書き込
み装置を提供することにある。A method of writing data in a large capacity ROM element in a short time is to send a short write pulse (pulse width of about 1 ms) to one address and then read the data to determine whether it was written correctly (this is called verification). If the data cannot be written, a method has been proposed in which the data is written and verified until it is written. With this method, it is possible to write to each address in the minimum required writing time, but this minimum writing time differs depending on each address and also varies depending on the R and OM elements, so data can be written to multiple systems at the same time. When writing, the maximum writing time to the system is required for each address [see Figure 5 (a) described below] [Object of the Invention] The present invention has been made in view of the above, and achieves the object and the purpose. The object of the present invention is to provide a ROM writing device that can simultaneously and efficiently write data to a plurality of ROM boards mounted on a board.
本発明の特徴は、各ROM素子にそれぞれデータを書き
込む各書き込みユニットは、他の書き込みユニットと無
関係に独立動作する構成とした点にある。A feature of the present invention is that each write unit that writes data to each ROM element operates independently without relation to other write units.
以下本発明を第1図〜第4図に示した実施例および第5
図を用いて詳細な説明する。Examples of the present invention shown in FIGS. 1 to 4 and 5
A detailed explanation will be given using figures.
第1図は本発明のROM書き込み装置の一実施例を示す
システム構成図である。第1図において、1はCPU、
メモリ、入出力インタフェースなどからなるホストシス
テム、21〜2nはそれぞれ通信インタフェース、CP
U、メモリ、110バツフアなどからなる書き込みユニ
ットで、各書き込みユニット21〜2nを制御するホス
トシステム1と各書き込みユニット21〜2nとはプロ
グラムやデータを転送するために通信ケーブル3で接続
しである。なお、ホストシステム1.は外部記憶袋W(
フロッピー)49表示器(CRT)5゜入力装置6に接
続してあり、各書き込みユニット21〜2nはそれぞれ
書き込み対象となる基板に実装されたROM素子からな
るROMシステム71〜7nに接続しである。そして、
ホストシステム1は各書き込みユニット21〜2nを制
御するためのものである。FIG. 1 is a system configuration diagram showing an embodiment of the ROM writing device of the present invention. In FIG. 1, 1 is a CPU,
A host system consisting of memory, input/output interfaces, etc. 21 to 2n are communication interfaces and CP, respectively.
A host system 1 that controls each writing unit 21 to 2n is connected to a host system 1 that controls each writing unit 21 to 2n by a communication cable 3 in order to transfer programs and data. . Note that host system 1. is an external memory bag W (
A floppy) 49 display (CRT) 5° is connected to the input device 6, and each writing unit 21-2n is connected to a ROM system 71-7n consisting of a ROM element mounted on a board to be written. . and,
The host system 1 is for controlling each write unit 21 to 2n.
第2図は第1図のホストシステムの一実施例を示す機能
ブロック図であり、ホストシステム1はCP U 1.
a 、メモリlb、通信インタフェース1cおよびデ
コーダ1dよりなり、CP U i a 。FIG. 2 is a functional block diagram showing an embodiment of the host system shown in FIG. 1, and the host system 1 includes CPU 1.
a, a memory lb, a communication interface 1c, and a decoder 1d, and the CPU ia.
メモリ1bおよびデコーダ〕dとはアドレスバス]eで
接続してあり、また、CP U 1. a 、通信イン
タフェース1cおよび外部記憶装置41表示器5、入力
装置6とはデータバス1fで接続してあり、通信インタ
フェース]Cより第1図の各書き込みユニット21〜2
n句通信データや制御信号を出力するようになっている
。The memory 1b and the decoder]d are connected by an address bus]e, and the CPU 1. a, the communication interface 1c, the external storage device 41, the display 5, and the input device 6 are connected by a data bus 1f, and each writing unit 21 to 2 in FIG.
It is designed to output n-phrase communication data and control signals.
第3図は第1図の各書き込みユニット21〜2nの一実
施例を示す機能ブロック図であり、2aは通信バッファ
、2bはCPU、2cはゲート。FIG. 3 is a functional block diagram showing an embodiment of each of the writing units 21 to 2n in FIG. 1, in which 2a is a communication buffer, 2b is a CPU, and 2c is a gate.
2dはRA、M (Ra會ndam Ac5es Me
mory) 、 2 eはROM、2fはデコーダr
2gt 21t 2Jはラッチ回路、2h、2にはバッ
ファで、これらはアドレス2Q、データバス2mで図示
のように接続しである。なお、2nは電圧発生器である
。そして、ラッチ回路2gより応答するR、 OMシス
テム7喋に書き込みデータを送り、ラッチ回路2jより
直接あるいはラッチ回路2jとバッファ2によりデータ
セレクタ2oを介して書き込みアドレスを送る。2d is RA, M (Rakaindam Ac5es Me
mory), 2e is ROM, 2f is decoder r
2gt 21t 2J are latch circuits, 2h and 2 are buffers, and these are connected as shown in the figure by an address 2Q and a data bus 2m. Note that 2n is a voltage generator. Then, the latch circuit 2g sends the write data to the responding R, OM system 7, and the latch circuit 2j sends the write address directly or via the data selector 2o by the latch circuit 2j and the buffer 2.
次に、本発明のROM書き込み装置における動作を同一
種類ROMシステム71に同一データを書き込む場合に
ついて、本発明のROM書き込み装置における処理フロ
ーの一実施例を示すフローチャートである第4図を参照
しながら説明する。Next, regarding the operation of the ROM writing device of the present invention when writing the same data to the same type ROM system 71, referring to FIG. 4 which is a flowchart showing an example of the processing flow in the ROM writing device of the present invention. explain.
まず、ホストシステム1において、ディスクやテープな
どの外部記憶装置4から書き込み動作制御プログラムお
よび書き込みデータを取り込んで用意する。用意された
書き込み動作制御プログラムおよび書き込みデータは、
各書き込みユニット21〜2flに転送し、その後、各
書き込みユニット21〜2nに対して書き込み開始指令
を出力する。これにより各書き込みユニット21〜2n
は、独自に保有しているコントローラ(第3図のCPU
2姦)にしたがい、データを対応するROMシステム7
1〜7nのROMに書き込んでいく。あるアドレスにデ
ータを書き込む場合に必要な時間は、各ROMシステム
71〜7nによりまちまちで、これを全ROMシステム
71〜7nにデータを書き込んでから次のアドレスに書
き込んで行くと、各ROMシステムのデータ書き込み時
間の流れを示す第5図(a)に示すように、早く書き込
す了したROMシステムにおいて待ち時間twを生じる
。これに対して、本発明においては、第5図(b)に示
すように、各ROMシステムが独立に書き込み動作を行
うようにしたため、次のアドレスに移行するときの待ち
時間がなくなり、書き込み時間を短縮することができる
。First, the host system 1 imports and prepares a write operation control program and write data from an external storage device 4 such as a disk or tape. The prepared write operation control program and write data are
The data is transferred to each writing unit 21 to 2fl, and then a writing start command is output to each writing unit 21 to 2n. As a result, each writing unit 21 to 2n
is an independently owned controller (CPU in Figure 3)
2), the ROM system 7 corresponding to the data
Write to ROM 1 to 7n. The time required to write data to a certain address varies depending on each ROM system 71 to 7n, and if you write data to all ROM systems 71 to 7n and then write to the next address, the time required for each ROM system will vary. As shown in FIG. 5(a), which shows the flow of data writing time, a waiting time tw occurs in a ROM system in which writing is completed early. In contrast, in the present invention, as shown in FIG. 5(b), each ROM system performs the write operation independently, so there is no waiting time when moving to the next address, and the write time is reduced. can be shortened.
次に、これを数式を用いて説明する。いま、t1j′&
ROMシステム75のアドレスjに書き込むのに必要な
時間、t+mayをROMシステム71〜7nの中でア
ドレスjに書き込むのに必要な時間の最大値、rを1つ
のアドレスに書き込むのに必要な時間の平均値、TIを
ROMシステム71に全データを書き込むのに必要な時
間とすると、第5図(a)の場合は、
となり、各書き込みシステムともほぼ同時に書き込みを
終了し、その時間t (a)は、T(a)=Σ (t
a、a、) ・(2)j;0
で与えられるに
れに対して第5図(b)の場合は、
Ti”Σ tij ・・・(3)j=
1
であるが、系計的には、
TI=M−t ・・・(4)であり
、各ROMシステムともほぼ同時に書き込みを終了する
。その時間t (b)は、T(b)” Σt ta=M
−t −(5)j=0
で与えられる。ところで、
tlJ≦ t amax
’・・(6)であるから、第5図(a
)と(b)での書き込み時間の間には、
’r (a)≧’r (b) ・
・・(7)の関係があることがわかる。Next, this will be explained using mathematical formulas. Now, t1j′&
The time required to write to address j in the ROM system 75, the maximum value of the time required to write t+may to address j in the ROM systems 71 to 7n, and the time required to write r to one address. If the average value, TI, is the time required to write all data to the ROM system 71, then in the case of FIG. is T(a)=Σ(t
a, a, ) ・(2) j; 0 In the case of Fig. 5(b), Ti”Σ tij ...(3) j=
1, but from a systematic perspective, TI=M-t (4), and each ROM system finishes writing almost at the same time. The time t (b) is T(b)” Σt ta=M
−t −(5)j=0. By the way, tlJ≦t amax
'...(6), so Figure 5(a
) and (b), 'r (a)≧'r (b) ・
...It can be seen that there is the relationship (7).
次に、以上のことを第4図を用いて詳細に説明する。ホ
ストシステム1側においては、ステップS1においてセ
ルフチェック(メモリチェック)を行い、ステップS2
でセルフチェックの結果表示を行い、ステップS3でシ
ステムプログラムのロードを行い、ステップS4で各書
き込みユニットへ動作制御プログラムの転送を行い、ス
テップS5で書き込みデータのロードを行い、ステップ
S6で各書き込みユニットへ書き込み用データの転送を
を行い、ステップS7で各書き込みユニットへ書き込み
開始指令を送出し、各書き込みユニット71〜7n側で
は、それぞれ独自にステップM1でセルフチェック(メ
モリチェック、V c c 。Next, the above will be explained in detail using FIG. 4. On the host system 1 side, a self-check (memory check) is performed in step S1, and a self-check (memory check) is performed in step S2.
Displays the self-check results in step S3, loads the system program in step S4, transfers the operation control program to each writing unit in step S4, loads write data in step S5, and loads the system program in step S6. In step S7, a write start command is sent to each write unit. Each of the write units 71 to 7n independently performs a self-check (memory check, Vcc) in step M1.
Vpp電圧チェック)を行い、ステップM2でセルフチ
ェック結果をホストシステム1側のステップS2に送信
し、ステップM3でホストシステム1側のステップS4
からの動作制御プログラムを受信し、また、ステップM
4ではステップS6からの書き込み用データを受信し、
ステップM5で書き込みを実行し、ステップM6で終了
コマンドをホストシステム1側に送信する。Vpp voltage check), the self-check result is sent to step S2 on the host system 1 side in step M2, and the self-check result is sent to step S4 on the host system 1 side in step M3.
and step M.
4 receives the write data from step S6,
Writing is executed in step M5, and an end command is sent to the host system 1 in step M6.
以上説明した本発明の実施例によれば、(1)各書き込
みユニット21〜2nに別々にデータを転送するように
したので、別々のデータを同時に書き込むことができる
。According to the embodiment of the present invention described above, (1) data is transferred to each write unit 21 to 2n separately, so different data can be written at the same time.
(2)異なるメモリ構成をもつROMシステムに対して
は、それぞれに対応するデータ書き込み制御プログラム
をそれに対応する書き込みユニットに転送することによ
り書き込みを実行できるので、異なる構成のROMシス
テムに別々のデータを同時に書き込むことができる。(2) Writing can be performed for ROM systems with different memory configurations by transferring the corresponding data write control program to the corresponding write unit, so different data can be written to ROM systems with different configurations. Can be written at the same time.
(3)書き込み不良が起ったROMシステムに対しては
、その書き込みユニットのみの動作を停止して、他の書
き込みユニットは書き込み続行させることができる。(3) For a ROM system in which a writing failure has occurred, the operation of only that writing unit can be stopped, while other writing units can continue writing.
(4)平均的書き込み時間を短縮することができる。(4) Average writing time can be shortened.
という利点がある。There is an advantage.
以上説明したように、本発明によれば、複数の閥
ROMシステムに対する書き込み契間を短縮することが
でき、かつ、別々のROMシステムに別々のデータを同
時に書き込むことができるという効果がある。As described above, according to the present invention, it is possible to shorten the writing period for multiple ROM systems, and it is possible to simultaneously write different data to different ROM systems.
図面の簡単な説明
第1図は本発明のROM書き埼み装置の一実施例を示す
システム構成図、第2図は第1図のホストシステムの一
実施例を示す機能ブロック図、第3図は第1図の各書き
込みユニットの一実施例を示す機能ブロック図、第4図
は本発明のROM書き込み装置における処理フローの一
実施例を示すフローチャート、第5図はROMシステム
のデータ書き込み時間の流れを示す図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a system configuration diagram showing an embodiment of the ROM writing device of the present invention, FIG. 2 is a functional block diagram showing an embodiment of the host system of FIG. 1, and FIG. 1 is a functional block diagram showing an embodiment of each write unit in FIG. 1, FIG. 4 is a flowchart showing an embodiment of the processing flow in the ROM writing device of the present invention, and FIG. 5 is a diagram showing the data writing time of the ROM system. It is a diagram showing a flow.
1・・・ホストシステム、1a・・・CPU、lb・・
・メモリ、1c・・・通信インタフェース、1d・・・
デコーダ、21〜2n・・・書き込みユニット、2a・
・・通信バッファ、2 b ・CP U、2 c−ゲー
ト、2 d−RAM、2d・・・ROM、2f・・・デ
コーダ、2g、2i。1...Host system, 1a...CPU, lb...
・Memory, 1c...Communication interface, 1d...
Decoder, 21-2n...Writing unit, 2a.
...Communication buffer, 2b, CPU, 2c-gate, 2d-RAM, 2d, ROM, 2f, decoder, 2g, 2i.
2j・・・ラッチ回路、2h、2k・・・バッファ、3
・・・通信ケーブル、4・・・外部記憶装置、71〜7
n・・・第4Z2j...Latch circuit, 2h, 2k...Buffer, 3
...Communication cable, 4...External storage device, 71-7
n...4th Z
Claims (1)
ユニットと、複数の前記書き込みユニットを制御するホ
スト制御部とからなるROM書き込み装置において、前
記書き込みユニットは、他の書き込みユニットと無関係
に独立動作する構成としてあることを特徴とするROM
書き込み装置。 2、前記ホスト制御部は、前記各書き込みユニット毎に
当該書き込みユニットの動作プログラムを転送して動作
させる構成としてある特許請求の範囲第1項記載のRO
M書き込み装置。 3、前記ホスト制御部は、前記各書き込みユニット毎に
書き込みデータを転送して動作させる構成としてある特
許請求の範囲第1項または第2項記載のROM書き込み
装置。[Claims] 1. In a ROM writing device comprising a writing unit that writes data to each ROM element, and a host control unit that controls a plurality of the writing units, the writing unit is independent of other writing units. A ROM characterized in that it is configured to operate independently.
writing device. 2. The RO according to claim 1, wherein the host control unit is configured to transfer and operate an operation program of the write unit for each write unit.
M writing device. 3. The ROM writing device according to claim 1 or 2, wherein the host control section is configured to transfer write data to each write unit and operate it.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60215806A JPS6275998A (en) | 1985-09-27 | 1985-09-27 | Rom writing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60215806A JPS6275998A (en) | 1985-09-27 | 1985-09-27 | Rom writing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6275998A true JPS6275998A (en) | 1987-04-07 |
Family
ID=16678564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60215806A Pending JPS6275998A (en) | 1985-09-27 | 1985-09-27 | Rom writing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6275998A (en) |
-
1985
- 1985-09-27 JP JP60215806A patent/JPS6275998A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1690186B1 (en) | Protective bus interface and method | |
JPH0328949A (en) | Device adaptor and diagnosis system of the same | |
JPS59106056A (en) | Failsafe type data processing system | |
US5500797A (en) | Device for making use of information related to the breakdown detected by one or more central units of an aircraft | |
US5115511A (en) | Arrangement for loading the parameters into active modules in a computer system | |
US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
JPS6275998A (en) | Rom writing device | |
US6711658B2 (en) | Architecture and configuring method for a computer expansion board | |
EP0375981B1 (en) | Method and apparatus for applying electric power to electronic components | |
JP2626127B2 (en) | Backup route test method | |
EP0306855A2 (en) | Arrangement for loading the parameters into active modules in a computer system | |
JPH10198524A (en) | Hard disk controller | |
JP3012402B2 (en) | Information processing system | |
JP2904266B2 (en) | Memory connection controller that can cope with bus degradation | |
JPH079636B2 (en) | Bus diagnostic device | |
JP2000347706A (en) | Plant controller | |
JP2000181811A (en) | Bus diagnosing device and bus diagnosing method used for the same | |
JPH0337073Y2 (en) | ||
JPH0625987B2 (en) | Complex computer system | |
JPS6159565A (en) | Interrupt input device of multicomputer system | |
JP3169897B2 (en) | Information processing device, memory device | |
JPH0547657Y2 (en) | ||
JPH0664561B2 (en) | Simultaneous writing circuit | |
JPH03176710A (en) | Initialization control system for information processor | |
JPS63298549A (en) | Memory device |