JPS6268379A - ビデオ信号プロセツサ - Google Patents
ビデオ信号プロセツサInfo
- Publication number
- JPS6268379A JPS6268379A JP61222266A JP22226686A JPS6268379A JP S6268379 A JPS6268379 A JP S6268379A JP 61222266 A JP61222266 A JP 61222266A JP 22226686 A JP22226686 A JP 22226686A JP S6268379 A JPS6268379 A JP S6268379A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- video signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/882—Signal drop-out compensation the signal being a composite colour television signal
- H04N9/885—Signal drop-out compensation the signal being a composite colour television signal using a digital intermediate memory
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特許請求の範囲第1項、第5項、第6項の上
位概念に記載のビデオ信号プロセッサに関する。
位概念に記載のビデオ信号プロセッサに関する。
従来の技術
ビデオ信号、殊にカラーテレビジョン信号を記録担体か
ら再生する際、信号中に種々のエラーが発生し、これら
は出来るだけ申し分のない再生を実現するためには相当
に補償しなければならない。第一には、時間および速度
エラーであり、それから情報担体上の欠陥個所が原因で
生じる信号消失(ドロップ・アウト)である。
ら再生する際、信号中に種々のエラーが発生し、これら
は出来るだけ申し分のない再生を実現するためには相当
に補償しなければならない。第一には、時間および速度
エラーであり、それから情報担体上の欠陥個所が原因で
生じる信号消失(ドロップ・アウト)である。
更に、情報担体としての磁気テープから部分毎に取り出
される、画像の信号を画像メモリに記憶して、これらを
その後静止画像の再生のために繰り返して読出すことが
できるようにすることが公知である。
される、画像の信号を画像メモリに記憶して、これらを
その後静止画像の再生のために繰り返して読出すことが
できるようにすることが公知である。
これらの課題に答えるために、アナログまたはデジタル
をベースに動作する種々異なった装置が公知である。
をベースに動作する種々異なった装置が公知である。
カラーテレビジョン信号がデジタル信号に変換されかつ
デジタル形において記憶される、情報担体から取り出さ
れるカラーテレビジョン信号における時間エラーを補償
する公知の方法は次の通りである。即ち第1クロック信
号(C1)を発生する。このクロック信号の位相は、情
報担体から取り出されるカラーテレビジョン信号中に含
まれている水平同期信号によって影響を受けかつその周
波数は、第1制御電圧によって制御される。それから第
1クロック信号(C1)をAD変換およびデジタル信号
の、第1の一時メモリへの書込みのために使用する。そ
れからデジタル信号を、第2クロック信号(C2)を用
いて第1の一時メモリから読出す。第2クロック信号の
周波数は水平周波基準信号の整数倍である。更に第1の
一時メモリから読出されたデジタル信号の、走査線期間
の、基準信号の走査線期間に対する偏差を、第1制御電
圧を導き出すために測定する。基準信号の水平パルスを
、第1の一時メモリから読出された信号の水平周波数パ
ルスと位相に関して比較する。位相差に依存してデジタ
ル信号の、メモリへの書込みないしメモリからの読出し
を、書込みと読出しとの間の時間が位相差に相応するよ
うに、制御する。メモリから読出された信号を第2の一
時メモリに書込む。デジタル信号を、制御可能な位相シ
フトによって第2クロック信号から取り出される第3ク
ロック信号(C3)を用いて第2の一時メモリから読出
す。それから第2の一時メモリから読出された信号の色
同期信号と基準色同期信号との間の位相比較を行ない、
かつこの位相比較の結果を、その都度1走査線にわたっ
て記憶し、第2のクロック信号の位相シフトのために利
用される第2制御電圧を取り出す(***国特許出願公開
第3026473号公報)。
デジタル形において記憶される、情報担体から取り出さ
れるカラーテレビジョン信号における時間エラーを補償
する公知の方法は次の通りである。即ち第1クロック信
号(C1)を発生する。このクロック信号の位相は、情
報担体から取り出されるカラーテレビジョン信号中に含
まれている水平同期信号によって影響を受けかつその周
波数は、第1制御電圧によって制御される。それから第
1クロック信号(C1)をAD変換およびデジタル信号
の、第1の一時メモリへの書込みのために使用する。そ
れからデジタル信号を、第2クロック信号(C2)を用
いて第1の一時メモリから読出す。第2クロック信号の
周波数は水平周波基準信号の整数倍である。更に第1の
一時メモリから読出されたデジタル信号の、走査線期間
の、基準信号の走査線期間に対する偏差を、第1制御電
圧を導き出すために測定する。基準信号の水平パルスを
、第1の一時メモリから読出された信号の水平周波数パ
ルスと位相に関して比較する。位相差に依存してデジタ
ル信号の、メモリへの書込みないしメモリからの読出し
を、書込みと読出しとの間の時間が位相差に相応するよ
うに、制御する。メモリから読出された信号を第2の一
時メモリに書込む。デジタル信号を、制御可能な位相シ
フトによって第2クロック信号から取り出される第3ク
ロック信号(C3)を用いて第2の一時メモリから読出
す。それから第2の一時メモリから読出された信号の色
同期信号と基準色同期信号との間の位相比較を行ない、
かつこの位相比較の結果を、その都度1走査線にわたっ
て記憶し、第2のクロック信号の位相シフトのために利
用される第2制御電圧を取り出す(***国特許出願公開
第3026473号公報)。
この公知の、時間エラー補償方法を実施する回路装置に
、静止画像またはスローモーション画像再生のためのデ
ジタル画像メモリな後置接続することができる。
、静止画像またはスローモーション画像再生のためのデ
ジタル画像メモリな後置接続することができる。
発明が解決しようとする問題点
本発明の課題は、上記公知の方法を、一方において先に
挙げたようなエラーの補償が出来るだけ最適な手法にお
いて行なわれるように改良することである。
挙げたようなエラーの補償が出来るだけ最適な手法にお
いて行なわれるように改良することである。
問題点を解決するための手段
本発明のビデオ信号プロセッサは次のような特徴を有し
ている。即ち信号のドロップアウト個所を補償するため
の回路に更に、デジタル画像メモリが接続されておりか
つこのデジタル画像メモリの出力側は、画像メモリから
取り出されるデジタル信号の色成分および輝度成分を別
個に処理する回路に接続されている。
ている。即ち信号のドロップアウト個所を補償するため
の回路に更に、デジタル画像メモリが接続されておりか
つこのデジタル画像メモリの出力側は、画像メモリから
取り出されるデジタル信号の色成分および輝度成分を別
個に処理する回路に接続されている。
著しい改良は次のようにして実現される。即ちデジタル
信号が速度エラーを求めるだめの回路に供給させかつ速
度エラーを求めるためのこの回路の出力信号は、第1お
よび第3のクロック信号を発生するために設けられてい
る第1および第2のクロック発光器に、第1および第3
のクロック信号の周波数を制御するために供給される。
信号が速度エラーを求めるだめの回路に供給させかつ速
度エラーを求めるためのこの回路の出力信号は、第1お
よび第3のクロック信号を発生するために設けられてい
る第1および第2のクロック発光器に、第1および第3
のクロック信号の周波数を制御するために供給される。
特許請求の範囲の実施態様項に記載の構成によって本発
明のビデオ信号プロセッサの有利な実施例および改良例
が可能である。
明のビデオ信号プロセッサの有利な実施例および改良例
が可能である。
実施例
次に本発明を図示の実施例につき図面を用いて詳細に説
明する。
明する。
各図において、同じ素子には同じ参照番号が付されてい
る。
る。
第1a図および第1b図に示すビデオ信号プロセッサに
1のところに供給されるカラーテレビジョン信号(FB
AS)は、ビデオ磁気テープ装置の出力信号である。こ
れらの信号はとりわけ速度エラーおよび時間エラー並び
に信号消失(120ツブアウト)を有する。これらのエ
ラーを補償ないし補正することが、第1図に図示のビデ
オ信号プロセッサの課題である。付加的にビデオ信号プ
ロセッサにはその他に、記録時とは異なった速度を有す
る再生を可能にする画像メモリが設けられている。この
メモリは殊に、それぞれのフィールドの信号が複数のト
ラックに分配されて記録されている磁気テープ装置にお
いて重要である。
1のところに供給されるカラーテレビジョン信号(FB
AS)は、ビデオ磁気テープ装置の出力信号である。こ
れらの信号はとりわけ速度エラーおよび時間エラー並び
に信号消失(120ツブアウト)を有する。これらのエ
ラーを補償ないし補正することが、第1図に図示のビデ
オ信号プロセッサの課題である。付加的にビデオ信号プ
ロセッサにはその他に、記録時とは異なった速度を有す
る再生を可能にする画像メモリが設けられている。この
メモリは殊に、それぞれのフィールドの信号が複数のト
ラックに分配されて記録されている磁気テープ装置にお
いて重要である。
その際信号処理の大部分はデジタル回路を用いて行なわ
れ、そのために1のところに供給されるカラーテレビジ
ョン信号がAD変換器2を用いてデジタル信号に変換さ
れる。
れ、そのために1のところに供給されるカラーテレビジ
ョン信号がAD変換器2を用いてデジタル信号に変換さ
れる。
しかしカラーテレビジョン信号がAD変換器2に達する
前に、これら信号は以下に説明するように、後々の処理
ステップに対して一層有利な前提条件を作り出すために
処理される。
前に、これら信号は以下に説明するように、後々の処理
ステップに対して一層有利な前提条件を作り出すために
処理される。
まず、それ自体公知の、増幅度および黒レベルの設定調
整を行なう回路3を用いてその値が設定される。第2図
との関連において詳しく説明する回路手において、以下
ランプと表わす前身って決められた関数が、カラーテレ
ビジョン信号の水平同期信号の領域に挿入される。この
関数は後に、カラーテレビ・クヨン信号の、クロック信
号に対する相対的な位相を精確に検出するために用いら
れる。それから5で示す、PALカラーテレビジョン方
式によシその都度2番目毎の走査線においてその位相が
切換られる色同期信号のそれ自体公知の位相切換(Ph
asenruckschaltung )が行なわれる
。この位相切換により、速度エラーを検出するために色
同期信号を後で評価し易くなる。最終的にカラーテレビ
ジョン信号FBASは、エリアス雑音を防止するだめの
ローツクスフイルタロを介して導かれる。
整を行なう回路3を用いてその値が設定される。第2図
との関連において詳しく説明する回路手において、以下
ランプと表わす前身って決められた関数が、カラーテレ
ビジョン信号の水平同期信号の領域に挿入される。この
関数は後に、カラーテレビ・クヨン信号の、クロック信
号に対する相対的な位相を精確に検出するために用いら
れる。それから5で示す、PALカラーテレビジョン方
式によシその都度2番目毎の走査線においてその位相が
切換られる色同期信号のそれ自体公知の位相切換(Ph
asenruckschaltung )が行なわれる
。この位相切換により、速度エラーを検出するために色
同期信号を後で評価し易くなる。最終的にカラーテレビ
ジョン信号FBASは、エリアス雑音を防止するだめの
ローツクスフイルタロを介して導かれる。
視覚上知覚されうる量子化雑音を回避するために、9ビ
ツトの精度を有するAD変換器において量子化が行なわ
れる。AD変換器2には、クロック信号C1が供給され
、この信号は1のところに供給されたカラーテレビジョ
ン信号ト結合される。クロック信号の周波数は約13.
5MHzであり、従ってPAL色副搬送波周波数の約3
倍に相応する。
ツトの精度を有するAD変換器において量子化が行なわ
れる。AD変換器2には、クロック信号C1が供給され
、この信号は1のところに供給されたカラーテレビジョ
ン信号ト結合される。クロック信号の周波数は約13.
5MHzであり、従ってPAL色副搬送波周波数の約3
倍に相応する。
第1図に図示のビデオ信号プロセッサは、後に説明する
ように、1フィールドがそれぞれ複数のトランクに分配
されて記録されている磁気テープ装置の特殊性を考慮し
ている。即ちいわゆるセグメント分割された走査が行な
われる磁気テープ装置では、1フイールPにおいて1つ
の磁気ヘッドから別の磁気−・ラドへ複数回切換られる
。これは通常水平帰線消去期間内で行われる。その場合
切換によって水平同期パルスが失われる。従って1のと
ころに供給されたカラーテレビジョン信号はいわゆる走
査線パケットの第1走査線の前でその都度障害を受けだ
同期・ぐルスを有する。後に信号をモニタにて再生する
場合、もしくは放送送信機を介して信号を放射するため
に、後でカラーテレビジョン信号に新しい同期信号が付
加されるのでそのこと自体は障害にならない。しかし時
間エラーを検出するためには水平同期パルスの評価が必
要である。
ように、1フィールドがそれぞれ複数のトランクに分配
されて記録されている磁気テープ装置の特殊性を考慮し
ている。即ちいわゆるセグメント分割された走査が行な
われる磁気テープ装置では、1フイールPにおいて1つ
の磁気ヘッドから別の磁気−・ラドへ複数回切換られる
。これは通常水平帰線消去期間内で行われる。その場合
切換によって水平同期パルスが失われる。従って1のと
ころに供給されたカラーテレビジョン信号はいわゆる走
査線パケットの第1走査線の前でその都度障害を受けだ
同期・ぐルスを有する。後に信号をモニタにて再生する
場合、もしくは放送送信機を介して信号を放射するため
に、後でカラーテレビジョン信号に新しい同期信号が付
加されるのでそのこと自体は障害にならない。しかし時
間エラーを検出するためには水平同期パルスの評価が必
要である。
それ故に公知の記録および再生装置では、走査線・ξケ
ラトそれぞれの第1走査線に対して引続く走査線のため
に求められた値の外挿を行なって間に合わさせていた。
ラトそれぞれの第1走査線に対して引続く走査線のため
に求められた値の外挿を行なって間に合わさせていた。
しかし第1図のビデオ信号プロセッサには、入力側57
および58を介して磁気テープ装置から直接、相応の増
幅および周波数特性補正後磁気ヘラPの搬送周波出力信
号が供給される。
および58を介して磁気テープ装置から直接、相応の増
幅および周波数特性補正後磁気ヘラPの搬送周波出力信
号が供給される。
入力側57および58に接続されているチャネルスイッ
チ59は、切換が、1のところに供給される信号が切換
られる水平同期パルスの手前の走査線内でその都度行な
われるように制御される。チャネルスイッチ59の出力
信号は復調器60のところで復調されかつパルス分離回
路61に供給される。このパルス分離回路はそれ自体公
知でありかつ信号H,V、2Vを、供給されたビデオ信
号から分離する。信号Hはランプ信号を形成する回路4
において使用される。
チ59は、切換が、1のところに供給される信号が切換
られる水平同期パルスの手前の走査線内でその都度行な
われるように制御される。チャネルスイッチ59の出力
信号は復調器60のところで復調されかつパルス分離回
路61に供給される。このパルス分離回路はそれ自体公
知でありかつ信号H,V、2Vを、供給されたビデオ信
号から分離する。信号Hはランプ信号を形成する回路4
において使用される。
AD変換器2の出力信号は、ランプ評価回路12および
FIFO回路13の入力側に供給される。ランプ評価回
路12は第2図に詳しく説明されておりかつ第1クロッ
ク信号C1とカラーテレビジョン信号の水平同期パルス
との間の前板って決められた位相関係からの偏差を示す
デジタル信号を発生する。この信号は、位相を制御する
ために用いられる、第1クロック発生器14の制御入力
側に供給される。このようにしてその位相が変化可能で
あるクロック信号C1は一方においてAD変換器に標本
化クロックとして供給され、他方において論理回路15
を介してFIFO回路13に書込みクロックとして供給
される。回路2,11.12および14によって形成さ
れる調整回路を用いて、カラーテレビジョン信号と第1
クロック信号C1との間の非常に精確な位相関係が生じ
る。
FIFO回路13の入力側に供給される。ランプ評価回
路12は第2図に詳しく説明されておりかつ第1クロッ
ク信号C1とカラーテレビジョン信号の水平同期パルス
との間の前板って決められた位相関係からの偏差を示す
デジタル信号を発生する。この信号は、位相を制御する
ために用いられる、第1クロック発生器14の制御入力
側に供給される。このようにしてその位相が変化可能で
あるクロック信号C1は一方においてAD変換器に標本
化クロックとして供給され、他方において論理回路15
を介してFIFO回路13に書込みクロックとして供給
される。回路2,11.12および14によって形成さ
れる調整回路を用いて、カラーテレビジョン信号と第1
クロック信号C1との間の非常に精確な位相関係が生じ
る。
第1クロック発生器14に、図示されていない水晶発振
器によって発生されるクロック信号C2が供給される。
器によって発生されるクロック信号C2が供給される。
第4図に基いて詳しく説明する、クロック発生器14の
回路は、第1のクロック信号C1が、位相および周波数
が信号C2に対して変化するにも拘わらず、供給される
第2クロック信号C2と同様申し分のない周波数安定性
を有することを保証する。
回路は、第1のクロック信号C1が、位相および周波数
が信号C2に対して変化するにも拘わらず、供給される
第2クロック信号C2と同様申し分のない周波数安定性
を有することを保証する。
速度エラーを補償するために、第1クロック信号C1の
周波数の制御が必要であり、このために回路14に、速
度エラーを求めるための回路16から相応のデジタル信
号が供給される。
周波数の制御が必要であり、このために回路14に、速
度エラーを求めるための回路16から相応のデジタル信
号が供給される。
回路16は、第6図に基いて詳細に説明する。
クロック信号C1は、第1クロック発生器14から論理
回路15を介してFIFO回路13に転送され、したが
ってFI−FO回路13からの書込みクロックを制御す
る。時間エラー補償器においてそれ自体公知の方法にお
いて、論理回路15において書込み一読出しメモ+)
(RAM ) 17を制御するためのアPレス信号が発
生される。
回路15を介してFIFO回路13に転送され、したが
ってFI−FO回路13からの書込みクロックを制御す
る。時間エラー補償器においてそれ自体公知の方法にお
いて、論理回路15において書込み一読出しメモ+)
(RAM ) 17を制御するためのアPレス信号が発
生される。
RAM17はほぼ2走査線分の容量を有し、その結果相
応のアPレッシングによってほぼ1走査線までの時間エ
ラーを補償することができる。
応のアPレッシングによってほぼ1走査線までの時間エ
ラーを補償することができる。
それからRAM17の出力側において、時間エラーおよ
び速度エラーがまず近似的に補償されているデジタル信
号が取り出される。
び速度エラーがまず近似的に補償されているデジタル信
号が取り出される。
それからデジタル信号は、信号消失(ドロップアップ)
を補償する回路に供給される。適当な回路はそれ自体公
知であるので、本発明との関連において詳しく説明する
には及ばない。特別有利な、本発明のビデオ信号プロセ
ッサに適している回路は、本出願人によって同時に出願
されている***国特許出願第3533699号明細書に
記載されている。
を補償する回路に供給される。適当な回路はそれ自体公
知であるので、本発明との関連において詳しく説明する
には及ばない。特別有利な、本発明のビデオ信号プロセ
ッサに適している回路は、本出願人によって同時に出願
されている***国特許出願第3533699号明細書に
記載されている。
信号消失補償回路18には、デジタル信号中に、色副搬
送波の切換時相およびその都度第1または第2フイール
ドを識別する信号が挿入される回路11が後置接続され
ている。切換時相の識別信号は後での処理のために必要
である。
送波の切換時相およびその都度第1または第2フイール
ドを識別する信号が挿入される回路11が後置接続され
ている。切換時相の識別信号は後での処理のために必要
である。
というのは回路5を用いて切換えられる色同期信号はこ
の情報をもはや含んでいないからである。フィールrの
識別は、正しい走査線補間のために画像メモリからカラ
ーテレビジョン信号を読出す際に必要となる。
の情報をもはや含んでいないからである。フィールrの
識別は、正しい走査線補間のために画像メモリからカラ
ーテレビジョン信号を読出す際に必要となる。
直交変調が行なわれるカラーテレビジョン系における色
信号の位相に高い精度要求を課すべきであるので、公知
の時間エラー補償器において第1段にもう1つの段(精
密時間エラー補償器とも称される)が接続されている。
信号の位相に高い精度要求を課すべきであるので、公知
の時間エラー補償器において第1段にもう1つの段(精
密時間エラー補償器とも称される)が接続されている。
その際カラーテレビジョン信号の時間位置は、カラー同
期信号が供給される基準カラー副搬送波と出来るだけ精
確に一致するようにシフトされる。
期信号が供給される基準カラー副搬送波と出来るだけ精
確に一致するようにシフトされる。
第1a図および第1b図に図示のビデオ信号プロセッサ
において以下に説明する回路部分によって解決され、そ
の際その他になお依然として残る速度エラーの補正が実
施される。
において以下に説明する回路部分によって解決され、そ
の際その他になお依然として残る速度エラーの補正が実
施される。
そのためにデジタル信号はDA変換器19を介して位相
比較回路20に供給され、そこでカラー同期信号の位相
が基準色副搬送波と比較される。位相比較電圧20の出
力電圧はAD変換器21を介して第2のデジタルクロッ
ク発生器25の位相制御入力側に供給される。
比較回路20に供給され、そこでカラー同期信号の位相
が基準色副搬送波と比較される。位相比較電圧20の出
力電圧はAD変換器21を介して第2のデジタルクロッ
ク発生器25の位相制御入力側に供給される。
回路19.20および21の遅延時間の補償回路の後デ
ジタル信号はFIFO回路27に達し、そこでこれら信
号は高精度のクロックC2によって書き込まれる。FI
FO回路27からの読み出しは、デジタルクロック発生
器25から送出されるクロックC3を用いて行なわれる
。このクロックの、クロックC2との位相偏差は、さら
に補正すべき時間エラー分に相応する。それからこのよ
うにしてFIFO回路27から読出されたデジタル信号
は、DA変換器28に達し、その出力側からビデオ信号
は、信号中にまだ残っているクロックノイズを抑圧する
ために用いられるローノξスフイルタ49に導かれる。
ジタル信号はFIFO回路27に達し、そこでこれら信
号は高精度のクロックC2によって書き込まれる。FI
FO回路27からの読み出しは、デジタルクロック発生
器25から送出されるクロックC3を用いて行なわれる
。このクロックの、クロックC2との位相偏差は、さら
に補正すべき時間エラー分に相応する。それからこのよ
うにしてFIFO回路27から読出されたデジタル信号
は、DA変換器28に達し、その出力側からビデオ信号
は、信号中にまだ残っているクロックノイズを抑圧する
ために用いられるローノξスフイルタ49に導かれる。
このフィルタは、帰線消去を更新するだめに帰線消去回
路59′に接続されており、このために回路59′に帰
線消去信号Aが供給される。加算回路50において55
のところに供給された色同期および同期信号(ブラック
、S−スト)が挿入される。その後カラーテレビジョン
信号はスイッチ47.48を介して出力増幅器51.5
2に達する。それから出力増幅器51.52の出力側5
3および54に、引続いて使用するために補正されたカ
ラーテレビジョン信号が取出される。
路59′に接続されており、このために回路59′に帰
線消去信号Aが供給される。加算回路50において55
のところに供給された色同期および同期信号(ブラック
、S−スト)が挿入される。その後カラーテレビジョン
信号はスイッチ47.48を介して出力増幅器51.5
2に達する。それから出力増幅器51.52の出力側5
3および54に、引続いて使用するために補正されたカ
ラーテレビジョン信号が取出される。
信号消失を補償するだめの回路18の出力信号は、テレ
ビジョン信号を、記録時とは異なる速度、すなわち静止
画像、スローモーション、クイック手法により再生する
ために画像メモリ31に書込まれる。技術]ストを節減
するために、デジタル信号は8ビット幅でしか画像メモ
リ31に書込まれない。この形式の画像メモリは、既述
の形式の走査、殊にセグメント分割走査が行なわれる磁
気テープ装置との関連において上述の明細書に詳細に記
載されているので、本発明との関連において詳しく説明
する必要はない。画像メモリ31から読出されるデジタ
ルカラーテレビジョン信号は、2つの1走査線遅延回路
33.34および加算回路35を介して信号スイッチ3
6に供給される。
ビジョン信号を、記録時とは異なる速度、すなわち静止
画像、スローモーション、クイック手法により再生する
ために画像メモリ31に書込まれる。技術]ストを節減
するために、デジタル信号は8ビット幅でしか画像メモ
リ31に書込まれない。この形式の画像メモリは、既述
の形式の走査、殊にセグメント分割走査が行なわれる磁
気テープ装置との関連において上述の明細書に詳細に記
載されているので、本発明との関連において詳しく説明
する必要はない。画像メモリ31から読出されるデジタ
ルカラーテレビジョン信号は、2つの1走査線遅延回路
33.34および加算回路35を介して信号スイッチ3
6に供給される。
フリッカ雑音を回避するために、信号スイッチ36を用
いて加わった信号が次のように転送される。即ち第1の
フィールド期間において画像メモリ31から読出される
カラーテレビジョン信号が転送されかつ第2のフィール
ド期間において2つの連続する走査線の輝度信号が補間
されかっ色信号が、第1フイールドの色信号の繰返しに
よって取出される。この形式の回路は既に***国特許第
22640759号明細書に記載されている。評価回路
37を用いて、回路11から供給される、それぞれのフ
ィールPおよび色副搬送波の切換時相に関する情報゛が
評価される。フィールド情報は、制御のために信号スイ
ッチ36に供給される。
いて加わった信号が次のように転送される。即ち第1の
フィールド期間において画像メモリ31から読出される
カラーテレビジョン信号が転送されかつ第2のフィール
ド期間において2つの連続する走査線の輝度信号が補間
されかっ色信号が、第1フイールドの色信号の繰返しに
よって取出される。この形式の回路は既に***国特許第
22640759号明細書に記載されている。評価回路
37を用いて、回路11から供給される、それぞれのフ
ィールPおよび色副搬送波の切換時相に関する情報゛が
評価される。フィールド情報は、制御のために信号スイ
ッチ36に供給される。
輝度信号Yおよび色信号Cの形成に対する信号スイッチ
36の出力側に現われるデジタル信号は、それぞれDA
変換器38.39に供給される。アナログ輝度信号は、
3MHzの遮断周波数を有するロー・ぐスフィルタ40
を介して取出されかつ等化器41を介して加算回路42
に供給される。等化器41は、エツジのシャープ度を高
めるために用いられ、例えばそれ自体公知のように構成
された等化器とすることができる。
36の出力側に現われるデジタル信号は、それぞれDA
変換器38.39に供給される。アナログ輝度信号は、
3MHzの遮断周波数を有するロー・ぐスフィルタ40
を介して取出されかつ等化器41を介して加算回路42
に供給される。等化器41は、エツジのシャープ度を高
めるために用いられ、例えばそれ自体公知のように構成
された等化器とすることができる。
DA変換器38によって送出される信号は・ζンド・ξ
スフイルタ43を介して色信号として回路44に達する
。この回路は、デジタル信号の、画像メモ’J 31か
らの読出しの際の作動状態に応じて変えられた、色差信
号Uの極性を元に切換えかつ基準色副搬送波の位相に整
合するために色信号の位相調整を行なう。これにより位
相調整を行なわない場合フィールドを画像メモリ31か
ら繰返して読出すことによシ生じる900エラーが取除
かれる。更にこれによシ残っている時間エラーが補償さ
れる。これに適している回路は、本出願人の***特許出
願第3517697.0号明細書“高速に追従制御可能
な移相器”(” 5chnel l nachsteu
erbarer Phasenschieber ’
)に記載されている。
スフイルタ43を介して色信号として回路44に達する
。この回路は、デジタル信号の、画像メモ’J 31か
らの読出しの際の作動状態に応じて変えられた、色差信
号Uの極性を元に切換えかつ基準色副搬送波の位相に整
合するために色信号の位相調整を行なう。これにより位
相調整を行なわない場合フィールドを画像メモリ31か
ら繰返して読出すことによシ生じる900エラーが取除
かれる。更にこれによシ残っている時間エラーが補償さ
れる。これに適している回路は、本出願人の***特許出
願第3517697.0号明細書“高速に追従制御可能
な移相器”(” 5chnel l nachsteu
erbarer Phasenschieber ’
)に記載されている。
加算回路42の出力信号は、帰線消去回路45において
規格通りに帰線消去されかつ別の加算回路46において
同期信号および色同期信号が付加される。切換スイッチ
47.48により、出力側53および54に、相互に無
関係に、画像メモリ31.32から読出されるカラーテ
レビジョン信号か、または画像記憶なしに出力回路に導
かれるカラーテレビジョン信号が現われるようにするこ
とができる。
規格通りに帰線消去されかつ別の加算回路46において
同期信号および色同期信号が付加される。切換スイッチ
47.48により、出力側53および54に、相互に無
関係に、画像メモリ31.32から読出されるカラーテ
レビジョン信号か、または画像記憶なしに出力回路に導
かれるカラーテレビジョン信号が現われるようにするこ
とができる。
本発明のビデオ信号プロセッサに対して、クロック信号
C1とデ・フタルビデオ信号との正確な結合が必要であ
る。この種の結合を実現するための回路について、第2
図〜第ヰ図に基いて詳しく説明する。第2図は、第1図
の装置の回路2,4.12および14を示す。
C1とデ・フタルビデオ信号との正確な結合が必要であ
る。この種の結合を実現するための回路について、第2
図〜第ヰ図に基いて詳しく説明する。第2図は、第1図
の装置の回路2,4.12および14を示す。
回路3において、スイッチ65を用いてパルス形成器6
3によって発生された信号がアナログビデオ信号内に挿
入される。
3によって発生された信号がアナログビデオ信号内に挿
入される。
有利には位相リニヤなロー・ぐスフィルタを用いて実現
することができるパルス形成器は、第3図および第4図
に図示の信号Rを形成する。
することができるパルス形成器は、第3図および第4図
に図示の信号Rを形成する。
信号Rの重要な部分は、AD変換器2の下側の制御限界
値において始まりかつ制御限界値の50%ラインまで対
称形に経過する徐々に上昇する側縁(ランプ)であり、
この側縁の上昇時間はクロック信号の1周期と2周期と
の間にある値を有する二 このようにして生ずる信号Bは第3図に図示されており
かつAD変換器2に供給される。
値において始まりかつ制御限界値の50%ラインまで対
称形に経過する徐々に上昇する側縁(ランプ)であり、
この側縁の上昇時間はクロック信号の1周期と2周期と
の間にある値を有する二 このようにして生ずる信号Bは第3図に図示されており
かつAD変換器2に供給される。
切換スイッチ65を制御するために、61(第1図)か
ら供給される水平同期パルスから、・ぐルス形成器64
を用いて第2図にDで示されている矩形パルスが導出さ
れる。・ぐルス形成器64はそれ自体公知のように単安
定マルチ・9イブレータを含んでいる。
ら供給される水平同期パルスから、・ぐルス形成器64
を用いて第2図にDで示されている矩形パルスが導出さ
れる。・ぐルス形成器64はそれ自体公知のように単安
定マルチ・9イブレータを含んでいる。
AD変換器2には、クロック信号C1が供給される。A
D変換器2の出力側から、9桁の2進値の精度を有する
デジタルカラーテレビジョン信号が回路点9を介して引
続く処理のために導き出される。
D変換器2の出力側から、9桁の2進値の精度を有する
デジタルカラーテレビジョン信号が回路点9を介して引
続く処理のために導き出される。
デジタルカラーテレビジョン信号は更に同じく、9桁の
2進値の精度もしくは9ビット幅でもってレジスタ68
に供給される。レジスタ68は、クロック信号Cによっ
てクロック制御されかつ更にパルス形成器64によって
発生される・ぞルスDによって制御される。
2進値の精度もしくは9ビット幅でもってレジスタ68
に供給される。レジスタ68は、クロック信号Cによっ
てクロック制御されかつ更にパルス形成器64によって
発生される・ぞルスDによって制御される。
第4図において、第3図に比べて拡大された時間尺度に
おいてEで示される行に信号Rに相応にする、デジタル
カラーテレビジョン信号の部分がわかり易くするために
アナログ信号として図示されている。・ぐルスDの領域
においてクロック信号Cの複数のパルスが生じる。相応
の標本値がレジスタ68から転送されかつ別のレノスタ
フ0およびウィンドウコンパレータ71に達する。ウィ
ンドウコン・ξレータの出力信号はレジスタ70を制御
する。それ自体公知のウィンドウコン・ξレータはその
出力側に、レジスタ68から供給される入力信号の値が
、72および73に入力された2つの値の間(例えば1
0チと90チの)にあるとき、信号を送出する。
おいてEで示される行に信号Rに相応にする、デジタル
カラーテレビジョン信号の部分がわかり易くするために
アナログ信号として図示されている。・ぐルスDの領域
においてクロック信号Cの複数のパルスが生じる。相応
の標本値がレジスタ68から転送されかつ別のレノスタ
フ0およびウィンドウコンパレータ71に達する。ウィ
ンドウコン・ξレータの出力信号はレジスタ70を制御
する。それ自体公知のウィンドウコン・ξレータはその
出力側に、レジスタ68から供給される入力信号の値が
、72および73に入力された2つの値の間(例えば1
0チと90チの)にあるとき、信号を送出する。
ランプの開始の前では標本値は非常に小さく、その結果
レジスタ70はウィンドウコンパレータ71によって作
動制御されない。信号りの振幅全体の10チを上回る第
1の値は、レジスタに書込まれる。その後戻に90係を
下回る標本値が発生すると、その前にレジスタ70に書
込まれた値に代わってその値が書込まれる。−以上に説
明するように一標本値を標本化クロックの位相の調整の
ために使用することによって、正常な作動時、即ち特別
な障害量の作用のない場合、信号りが時点Mの近傍にお
いて標本化されるような位相が生じる。
レジスタ70はウィンドウコンパレータ71によって作
動制御されない。信号りの振幅全体の10チを上回る第
1の値は、レジスタに書込まれる。その後戻に90係を
下回る標本値が発生すると、その前にレジスタ70に書
込まれた値に代わってその値が書込まれる。−以上に説
明するように一標本値を標本化クロックの位相の調整の
ために使用することによって、正常な作動時、即ち特別
な障害量の作用のない場合、信号りが時点Mの近傍にお
いて標本化されるような位相が生じる。
信号Rのランプの形状が入力されている、プログラム可
能な読出し専用メモリ (FROM ) 75を用いて
、標本値からこの標本値の基礎となっている標本時点の
、ランプの中心点Mからの偏移が求められる。この値は
FROM75から読出されかつクロック信号C1の位相
の制御のために利用される。
能な読出し専用メモリ (FROM ) 75を用いて
、標本値からこの標本値の基礎となっている標本時点の
、ランプの中心点Mからの偏移が求められる。この値は
FROM75から読出されかつクロック信号C1の位相
の制御のために利用される。
時間および速度エラーの補正の際、カラーテレビジョン
信号において色同期信号の評価が行なわれる。このため
には、次のようにすることで効果的な前提条件を作り出
すことができる。
信号において色同期信号の評価が行なわれる。このため
には、次のようにすることで効果的な前提条件を作り出
すことができる。
即ち色同期信号を、挿入された信号の、前身って決めら
れた関数に続きかつその振幅値が有利には、第3図に示
されているように、ビデオ信号の振幅領域の50%のと
ころにある部分に重畳するのである。
れた関数に続きかつその振幅値が有利には、第3図に示
されているように、ビデオ信号の振幅領域の50%のと
ころにある部分に重畳するのである。
クロック発生器14および25(第1図)は、次の要求
を満たさなければならない:走査線開始に対する位相と
同時に周波数も、外部から供給される制御信号によって
制御可能であるべきである;周波数の安定性は、色副搬
送波に類似して、10−6の領域になければならない;
位相および周波数は制御信号の変化に殆んどおくれなく
追従しなければならない。
を満たさなければならない:走査線開始に対する位相と
同時に周波数も、外部から供給される制御信号によって
制御可能であるべきである;周波数の安定性は、色副搬
送波に類似して、10−6の領域になければならない;
位相および周波数は制御信号の変化に殆んどおくれなく
追従しなければならない。
これらの要求は、水晶発振器およびスタート・ストップ
発振器のような従来の発振器によっては殆んど満たされ
ない。それ故に、第5図および第6図に図示のデジタル
クロック発生器が使用される。
発振器のような従来の発振器によっては殆んど満たされ
ない。それ故に、第5図および第6図に図示のデジタル
クロック発生器が使用される。
第5図の装置において101で示すのは、出力側102
および第1入力側103および第2入力側104を有す
る20桁の加算器である。
および第1入力側103および第2入力側104を有す
る20桁の加算器である。
出力側102の20桁の2進値は、20段のレジスタ1
05の入力側に接続されている。このレジスタの出力側
は加算器101の第1入力側103に接続されている。
05の入力側に接続されている。このレジスタの出力側
は加算器101の第1入力側103に接続されている。
レジスタ105は、106に供給されるクロック信号C
2によって制御される。
2によって制御される。
106にクロックパルスが供給される都度、加算器10
1の入力側104に供給される値がその都度加算される
。加算器がその最大容量に達すると、加算器は再び零か
ら始まる。
1の入力側104に供給される値がその都度加算される
。加算器がその最大容量に達すると、加算器は再び零か
ら始まる。
入力側104の8つの低い位の桁は、レジスタ107を
介して第1の8桁の入力側109に接続されている。第
2の8桁の入力側110は、別のレジスタ111を介し
て入力側104の8つの高い位の桁に接続されている。
介して第1の8桁の入力側109に接続されている。第
2の8桁の入力側110は、別のレジスタ111を介し
て入力側104の8つの高い位の桁に接続されている。
入力側10手の4つのその間にある桁には、図にはアー
ス記号で示されているが零が加わるようになっている。
ス記号で示されているが零が加わるようになっている。
更に、最上位に次ぐ重みを有する入力側104の桁には
、レジスタ107を介して1を印加することができる。
、レジスタ107を介して1を印加することができる。
レジスタ107および111のクロック入力側に、クロ
ック信号C2が入力側106を介して供給される。更に
レジスタは、入力側112に供給きれる同期・ぐルスに
よって交互に阻止することができ、そのために同期パル
スはレジスタ107にイン・々−タ113を介して供給
される。このように、112に供給される同期・ぐルス
を用いてレジスタ1゜7および111を交互に阻止する
ことにより、一方において短期間入力側104の8つの
位の高い桁が110に供給される信号の値にセットサレ
ルようになり、他方において同期パルスの間において最
上位につぐ重みの桁に1が加わりかつ入力側104の低
い位の桁には109に供給される信号が加わるようにな
り、その際残シの桁は零にセットされることになる。
ック信号C2が入力側106を介して供給される。更に
レジスタは、入力側112に供給きれる同期・ぐルスに
よって交互に阻止することができ、そのために同期パル
スはレジスタ107にイン・々−タ113を介して供給
される。このように、112に供給される同期・ぐルス
を用いてレジスタ1゜7および111を交互に阻止する
ことにより、一方において短期間入力側104の8つの
位の高い桁が110に供給される信号の値にセットサレ
ルようになり、他方において同期パルスの間において最
上位につぐ重みの桁に1が加わりかつ入力側104の低
い位の桁には109に供給される信号が加わるようにな
り、その際残シの桁は零にセットされることになる。
最上位に次ぐ桁に加わる1と109に供給される値とを
繰返し加算することによって、加算器101ないしレジ
スタ105の出力信号は時間に対してリニヤに上昇する
値を有することになる。加算器101の容量に達すると
値は再び零に復帰しかつそれから再び時間的にリニヤに
上昇する。最上位の次の桁に加わる1によって周波数が
実質的に決められる。109に供給される値によって上
昇の勾配、ひいてはレジスタ105の出力信号の周波数
を非常に精密に段階付けて制御することができる。この
場合出力信号の周波数とは勿論クロック周波数ではなく
て、デジタル信号によって表示されるアナログ信号のこ
とである。
繰返し加算することによって、加算器101ないしレジ
スタ105の出力信号は時間に対してリニヤに上昇する
値を有することになる。加算器101の容量に達すると
値は再び零に復帰しかつそれから再び時間的にリニヤに
上昇する。最上位の次の桁に加わる1によって周波数が
実質的に決められる。109に供給される値によって上
昇の勾配、ひいてはレジスタ105の出力信号の周波数
を非常に精密に段階付けて制御することができる。この
場合出力信号の周波数とは勿論クロック周波数ではなく
て、デジタル信号によって表示されるアナログ信号のこ
とである。
同期パルスの期間中短時間入力側110を介して供給さ
れる値が、入力側104の8つの高い位の桁に転送され
ると、のこぎり波状電圧の時間に対してリニヤに上昇す
る部分が初期値にセットされ、そこから上昇が続行する
。したがって110に供給される信号の値によって、レ
ジスタ105の出力信号と112に供給される同期パル
スとの間の位相の設定調整が可能になる。
れる値が、入力側104の8つの高い位の桁に転送され
ると、のこぎり波状電圧の時間に対してリニヤに上昇す
る部分が初期値にセットされ、そこから上昇が続行する
。したがって110に供給される信号の値によって、レ
ジスタ105の出力信号と112に供給される同期パル
スとの間の位相の設定調整が可能になる。
レジスタ105の出力側における周波数は、106に供
給されるクロック信号C2の周波数のほぼ1/4に相応
する。
給されるクロック信号C2の周波数のほぼ1/4に相応
する。
後で行なわれる周波数逓倍を容易にするために、プロミ
ング可能な読取り専用メモリ(FROM)114におい
てのこぎυ波関数が正弦波関数に変換される。このため
に、のこぎり波関数の、正弦波関数への変換値がFRO
Mに格納され、その結果レジスタ105の出力信号がア
Pレス入力側に入力されると、データ出力側に、正弦波
関数を表わす信号が現われる。
ング可能な読取り専用メモリ(FROM)114におい
てのこぎυ波関数が正弦波関数に変換される。このため
に、のこぎり波関数の、正弦波関数への変換値がFRO
Mに格納され、その結果レジスタ105の出力信号がア
Pレス入力側に入力されると、データ出力側に、正弦波
関数を表わす信号が現われる。
発生すべきクロック信号をレジスタ105の出力信号か
ら導出するためには、レジスタ1゜5の、加算器101
を用いて累算過程を実施するために選択された場合程高
い精度が必要でない。それ故にPROM114には単に
レジスタ105の出力信号の高い方の位の10桁だけが
供給される。PROM114の出力信号も10ビット幅
しか有せずかつレジスタ118を介してDA変換器11
5に転送される。この変換器の出力側は周波数逓倍器1
16に接続されている。
ら導出するためには、レジスタ1゜5の、加算器101
を用いて累算過程を実施するために選択された場合程高
い精度が必要でない。それ故にPROM114には単に
レジスタ105の出力信号の高い方の位の10桁だけが
供給される。PROM114の出力信号も10ビット幅
しか有せずかつレジスタ118を介してDA変換器11
5に転送される。この変換器の出力側は周波数逓倍器1
16に接続されている。
この周波数逓倍器116の出力側117に現われるクロ
ック信号は、その周波数を106に供給されるクロック
信号C2の周波数の領域において変化することができる
。更に、複数のクロック周期にわたる位相シフトが可能
である。デジタルクロック発生器14(第1図)として
使用される回路において、周波数は極めて僅かなステッ
プにおいて変化することができる。従って例えば入力側
109に加わるLSBの変化は、走査線当り0.46n
sの水平同期パルスに対する位相位置の変化に相応する
。
ック信号は、その周波数を106に供給されるクロック
信号C2の周波数の領域において変化することができる
。更に、複数のクロック周期にわたる位相シフトが可能
である。デジタルクロック発生器14(第1図)として
使用される回路において、周波数は極めて僅かなステッ
プにおいて変化することができる。従って例えば入力側
109に加わるLSBの変化は、走査線当り0.46n
sの水平同期パルスに対する位相位置の変化に相応する
。
加算器101、レジスタ105,107および111、
並びに回路114は、通例のデジタルモノニールによっ
て容易に実現することができる。比較的高い周波数のた
め具体化されている例においてはシリーズF (fas
t )のTTLモジュールが採用されてきた。その際レ
ジスタは型名F374のモジュールによって実現されて
おり、その際高いビット幅のため、複数のレジスタが並
列接続された。型名F283の5つのモジュールによっ
て実現されていた加算器101においても類似の構成で
ある。回路114は、型名TBP 2+541 のPR
OMお!び型名TBP28586のFROMによって実
現することができる。最後に、適当なりA変換器は型名
TDCIO16で市販されている。
並びに回路114は、通例のデジタルモノニールによっ
て容易に実現することができる。比較的高い周波数のた
め具体化されている例においてはシリーズF (fas
t )のTTLモジュールが採用されてきた。その際レ
ジスタは型名F374のモジュールによって実現されて
おり、その際高いビット幅のため、複数のレジスタが並
列接続された。型名F283の5つのモジュールによっ
て実現されていた加算器101においても類似の構成で
ある。回路114は、型名TBP 2+541 のPR
OMお!び型名TBP28586のFROMによって実
現することができる。最後に、適当なりA変換器は型名
TDCIO16で市販されている。
周波数逓倍器の構成も当業者には何ら困難なものではな
いが、第6図に略示されている回路に基いて簡単な倍周
器の構成について説明したい。回路116(第5図)に
おいてはこのような倍周器が2つ縦続接続されている。
いが、第6図に略示されている回路に基いて簡単な倍周
器の構成について説明したい。回路116(第5図)に
おいてはこのような倍周器が2つ縦続接続されている。
DA変換器115(第1図)から送出される正弦波状の
信号は、回路点120を介して乗算器121の2つの入
力側に供給される。このようにして乗算器121の出力
側に、2倍の周波数および同じ直流電圧成分を有する正
弦波振動から成る信号が現われる。直流電圧成分はそれ
自体簡単なRC結合によって取除くこともできる。しか
し図示の回路では、直流電圧成分の他に、乗算器121
の非直線性によって場合により生じることもある高調波
を取除り・クンP−ξスフィルタ22.23.24が設
けられている。それから出力側125に、2倍の周波数
を有する正弦波振動が取出される。
信号は、回路点120を介して乗算器121の2つの入
力側に供給される。このようにして乗算器121の出力
側に、2倍の周波数および同じ直流電圧成分を有する正
弦波振動から成る信号が現われる。直流電圧成分はそれ
自体簡単なRC結合によって取除くこともできる。しか
し図示の回路では、直流電圧成分の他に、乗算器121
の非直線性によって場合により生じることもある高調波
を取除り・クンP−ξスフィルタ22.23.24が設
けられている。それから出力側125に、2倍の周波数
を有する正弦波振動が取出される。
周波数逓倍器として別の回路、例えばPLL回路を使用
することもできる。
することもできる。
第7図は、回路11および37(第1図)において行な
われるような2 Hパルスおよび2v・ぐルスの挿入お
よび分離を略示する。9つの並列データ線の2つに、パ
ルス形成器133によって制御される切換スイッチ13
1,132が挿入接続されている。パルス形成器は、水
平・ぐルスHによってクロック制御されかつ500ns
幅の、6ルスを切換スイッチ131および132に送出
する。この時間の期間中、回路61(第1図)から供給
される2H−ξルスおよび2v−ξルスが挿入される。
われるような2 Hパルスおよび2v・ぐルスの挿入お
よび分離を略示する。9つの並列データ線の2つに、パ
ルス形成器133によって制御される切換スイッチ13
1,132が挿入接続されている。パルス形成器は、水
平・ぐルスHによってクロック制御されかつ500ns
幅の、6ルスを切換スイッチ131および132に送出
する。この時間の期間中、回路61(第1図)から供給
される2H−ξルスおよび2v−ξルスが挿入される。
走査線周期の残りの部分の期間中は切換スイッチ131
および132は上側の位置にあり、このようにして第7
および第8ビツトに対して線路を導通状態に切換える。
および132は上側の位置にあり、このようにして第7
および第8ビツトに対して線路を導通状態に切換える。
回路37において第7および第8ビツトに対する線路は
、パルスHによってクロック制御される2重構成のDレ
ジスタ134の入力側に接続されている。それからDレ
ジスタの出力側にパルス2Hおよび2■が取出されるよ
うになっている。
、パルスHによってクロック制御される2重構成のDレ
ジスタ134の入力側に接続されている。それからDレ
ジスタの出力側にパルス2Hおよび2■が取出されるよ
うになっている。
第8図には、速度エラーを検出するだめの回路16(第
1図)が詳しく図示されている。回路2.12.13お
よび14並びにその働きについては既に第1図との関連
において説明している。
1図)が詳しく図示されている。回路2.12.13お
よび14並びにその働きについては既に第1図との関連
において説明している。
デジタルカラーテレビ、クヨン信号が供給される回路1
26は、色同期信号の期間中選択された標本値を形成す
る選択回路を成している。回路136において、色同期
信号の期間中デジタル信号の標本値が、その都度の標本
値によって位相位置に関して申し分なく正確なデータを
得るために、正弦波関数の勾配が申し分なく大きい領域
内にあるかどうかについて検査される。
26は、色同期信号の期間中選択された標本値を形成す
る選択回路を成している。回路136において、色同期
信号の期間中デジタル信号の標本値が、その都度の標本
値によって位相位置に関して申し分なく正確なデータを
得るために、正弦波関数の勾配が申し分なく大きい領域
内にあるかどうかについて検査される。
このことは色同期信号の振幅領域において、即ち正弦波
が−0,5と+0.5との間にある位相において生じる
。
が−0,5と+0.5との間にある位相において生じる
。
標本値を位相値に換算するために、回路136の出力信
号はアークサイ/形成回路137に供給される。回路1
37は実質的に、相応の関数表が書込まれている読出し
専用メモリ(PROM)から成る。色同期信号は、位相
測定に不都合に作用する統計学的なノイズが重畳されて
いることがあるので、回路138において色同期信号内
の手回の測定からの平均値が形成される。
号はアークサイ/形成回路137に供給される。回路1
37は実質的に、相応の関数表が書込まれている読出し
専用メモリ(PROM)から成る。色同期信号は、位相
測定に不都合に作用する統計学的なノイズが重畳されて
いることがあるので、回路138において色同期信号内
の手回の測定からの平均値が形成される。
回路12を用いた位相調整によって規定されて、クロッ
ク信号C1は走査線の開始時に位相の跳曜的変化を有す
ることが有シ得るので、この位相の跳曜的変化に相応す
る、位相制御信号の値が減算回路139において回路1
38の出力信号から減算される。それ以前に求められた
、色同期信号の絶対位相位置を特徴付ける信号は、クロ
ック信号Hが供給されるDレジスタ140および減算回
路141を用いて、走査線の長さを特徴とする請求めら
れる。交換体によれば、減算の別の順序を選択すること
もできる。
ク信号C1は走査線の開始時に位相の跳曜的変化を有す
ることが有シ得るので、この位相の跳曜的変化に相応す
る、位相制御信号の値が減算回路139において回路1
38の出力信号から減算される。それ以前に求められた
、色同期信号の絶対位相位置を特徴付ける信号は、クロ
ック信号Hが供給されるDレジスタ140および減算回
路141を用いて、走査線の長さを特徴とする請求めら
れる。交換体によれば、減算の別の順序を選択すること
もできる。
プログラミング可能な読出し専用メモリ142を用いて
、この値は走査線長さに対する目標値と比較される。こ
の目標値は、色副搬送波の位相角として、プログラミン
グ可能な読出し専用メモリに格納されている。
、この値は走査線長さに対する目標値と比較される。こ
の目標値は、色副搬送波の位相角として、プログラミン
グ可能な読出し専用メモリに格納されている。
従って回路142の出力側に、クロック信号C1の周波
数に関連した、速度エラーの値が現われる。クロック信
号C1の周波数はこの場合も、クロック発生器14に供
給される周波数制御信号に依存している。それ故に速度
エラーの絶対値を形成するために、周波数制御信号が加
算器143において付加加算される。このようにして生
じた信号はDレジスタ144を介してクロック発生器1
4に次の走査線に対する周波数制御信号として供給する
ことができる。
数に関連した、速度エラーの値が現われる。クロック信
号C1の周波数はこの場合も、クロック発生器14に供
給される周波数制御信号に依存している。それ故に速度
エラーの絶対値を形成するために、周波数制御信号が加
算器143において付加加算される。このようにして生
じた信号はDレジスタ144を介してクロック発生器1
4に次の走査線に対する周波数制御信号として供給する
ことができる。
速度エラー信号を複数の走査線にわたって平均化するよ
うにすることができ、このことは図ではレジスタ145
および加算回路146によって示されている。
うにすることができ、このことは図ではレジスタ145
および加算回路146によって示されている。
セグメント走査が行なわれる磁気テープ装置において、
場合によっては1セグメントのそれぞれ最初の走査線に
対する補正信号の別個の導出が必要である。この形式Ω
回路は147で示されており、第9図および第10図と
の関連において詳細に説明する。制御回路149を介し
てヘラP交代・ぐルスKによって制御されるスイッチ1
48を用いて、回路147の出力信号は別の走査線に対
する補正信号に挿入される。
場合によっては1セグメントのそれぞれ最初の走査線に
対する補正信号の別個の導出が必要である。この形式Ω
回路は147で示されており、第9図および第10図と
の関連において詳細に説明する。制御回路149を介し
てヘラP交代・ぐルスKによって制御されるスイッチ1
48を用いて、回路147の出力信号は別の走査線に対
する補正信号に挿入される。
第9図に図示の波形図は、第1図のビデオプロセッサに
供給される信号において発生する可能性があるような速
度エラーを、時間の関数として示す。曲線は、4つのセ
グメント1,2゜3および生の標本化期間中゛の速度エ
ラーの経過を示す。セグメントの始めでそれぞれ、急激
な変化Aないし日が生じ、一方速度エラーは52の走査
線から成るセグメント内において極めて僅かしか変化し
ない。セグメント1および3は第1の磁気ヘラPによっ
て再生されかつセグメント2および4け第2磁気ヘツr
によって再生される。
供給される信号において発生する可能性があるような速
度エラーを、時間の関数として示す。曲線は、4つのセ
グメント1,2゜3および生の標本化期間中゛の速度エ
ラーの経過を示す。セグメントの始めでそれぞれ、急激
な変化Aないし日が生じ、一方速度エラーは52の走査
線から成るセグメント内において極めて僅かしか変化し
ない。セグメント1および3は第1の磁気ヘラPによっ
て再生されかつセグメント2および4け第2磁気ヘツr
によって再生される。
そこで、速度エラーの急激な変化は、一方のヘッドから
他方のヘラPへの移行の際実質的に一定に維持されるこ
とが認められる。しかし速度エラー全体の高さは別の統
計学的な変動の影響を受けている。
他方のヘラPへの移行の際実質的に一定に維持されるこ
とが認められる。しかし速度エラー全体の高さは別の統
計学的な変動の影響を受けている。
使用の方法では、次のことから出発している。
即ちセグメント内において速度エラーをそれ自体公知の
手法で走査線の長さの測定によって求めかつ引続く走査
線において補正のために使用することができる。しかし
第1走査線の補正のために、先行する走査線から類似の
値を使用することかできないので、先行する同方向のヘ
ラP交代からの跳躍的変化A乃至日の高さが、一方のセ
グメントの最後の走査線からの値を用いて、次の次のセ
グメントの第1の走査線に対する補正値を予測すること
ができるようにするために、使用される。
手法で走査線の長さの測定によって求めかつ引続く走査
線において補正のために使用することができる。しかし
第1走査線の補正のために、先行する走査線から類似の
値を使用することかできないので、先行する同方向のヘ
ラP交代からの跳躍的変化A乃至日の高さが、一方のセ
グメントの最後の走査線からの値を用いて、次の次のセ
グメントの第1の走査線に対する補正値を予測すること
ができるようにするために、使用される。
数多くの使用例において、跳躍的変化AおよびBの値は
実際に同じであシ、その結果1つのセグメント交代から
次のセグメント交代を予測することで十分である。セグ
メント化走査が行なわれる公知の磁気テープ装置では、
走査の際それぞれのセグメントの最後の走査線後この走
査線の長さを求めるための信号を取り出すことができな
い。それ故に本発明の方法の実施例においては、その前
の回の走査線の速度エラーが、跳躍的変化AおよびBを
求めるため、並びに次のセグメントの第1走査線の速度
エラーに対して使用される。
実際に同じであシ、その結果1つのセグメント交代から
次のセグメント交代を予測することで十分である。セグ
メント化走査が行なわれる公知の磁気テープ装置では、
走査の際それぞれのセグメントの最後の走査線後この走
査線の長さを求めるための信号を取り出すことができな
い。それ故に本発明の方法の実施例においては、その前
の回の走査線の速度エラーが、跳躍的変化AおよびBを
求めるため、並びに次のセグメントの第1走査線の速度
エラーに対して使用される。
以下に数値例を用いて、本発明の方法をもう少し詳しく
説明する。セグメント4の第1走査線に対して補正値を
求めるものとする。このために、52番目の走査線にお
いて同様補正値として使用される、先行するセグメント
3の51番目の走査線に対して測定された値が量Aに付
加加算される。量Aは、セグメント2の第1走査線およ
びセグメント1の52番目の走査線に対して求められた
値の差から計算され、その際後者は、第1のセグメント
の51番目の走査線の長さから導き出されている。
説明する。セグメント4の第1走査線に対して補正値を
求めるものとする。このために、52番目の走査線にお
いて同様補正値として使用される、先行するセグメント
3の51番目の走査線に対して測定された値が量Aに付
加加算される。量Aは、セグメント2の第1走査線およ
びセグメント1の52番目の走査線に対して求められた
値の差から計算され、その際後者は、第1のセグメント
の51番目の走査線の長さから導き出されている。
回路147および148(第8図)の機能を実施する第
10図の装置は、水平パルスによってクロック制御され
るDレジスタ155を介して、実質的に走査線長さの測
定によって求められた速度エラーが9ビット幅のデジタ
ル信号として供給される。51番目の走査線の終りで求
められた値が、52番目の走査線の期間中単に補正のた
めにだけではなく、跳躍的変化Aないし日を求めるため
にも使用することができるように、第1の走査線の始め
においてHパルスはDレジスタ155のクロック入力に
は供給されない。
10図の装置は、水平パルスによってクロック制御され
るDレジスタ155を介して、実質的に走査線長さの測
定によって求められた速度エラーが9ビット幅のデジタ
ル信号として供給される。51番目の走査線の終りで求
められた値が、52番目の走査線の期間中単に補正のた
めにだけではなく、跳躍的変化Aないし日を求めるため
にも使用することができるように、第1の走査線の始め
においてHパルスはDレジスタ155のクロック入力に
は供給されない。
補正値を表わすデジタル信号は、加算器156を通って
いるが、ここでは単に第1走査線においてその都度値A
ないし日が付加加算される。
いるが、ここでは単に第1走査線においてその都度値A
ないし日が付加加算される。
加算器156には制限器157が接続されているが、制
限器は、加算器156における加算によってオーツマフ
ローないしアンダーフローが生じるとき、9桁の2進値
によって与えられる最大ないし最小値が転送されること
を、保証する。
限器は、加算器156における加算によってオーツマフ
ローないしアンダーフローが生じるとき、9桁の2進値
によって与えられる最大ないし最小値が転送されること
を、保証する。
制限器157は、水平パルスによってクロック制御され
るレジスタ158を介して出力側159に接続されてい
る。出力側から補正信号をそれ自体公知の補正回路に供
給することができる。
るレジスタ158を介して出力側159に接続されてい
る。出力側から補正信号をそれ自体公知の補正回路に供
給することができる。
制限器157の出力信号はその他に、別のし・ジスタ1
60に供給される。このレジスタは、それぞれのセグメ
ントの52番目の走査線に対する補正値を、第1走査線
の長さ測定によって得られる次の補正値の形成まで記憶
する。し・ジスタ160から記憶された信号が反転した
形において取り出され、その結果加算器161において
セグメントのそれぞれ第1の走査線の補正値と先行する
セグメントの最後の補正値との差が形成される。この値
Aおよび日は別個にレジスタ162もしくは163にそ
の都度2つのセグメントの持続時間の間記憶されかつ1
セグメント分ずらされてその都度次の次のセグメントの
始めに加算器156に供給される。
60に供給される。このレジスタは、それぞれのセグメ
ントの52番目の走査線に対する補正値を、第1走査線
の長さ測定によって得られる次の補正値の形成まで記憶
する。し・ジスタ160から記憶された信号が反転した
形において取り出され、その結果加算器161において
セグメントのそれぞれ第1の走査線の補正値と先行する
セグメントの最後の補正値との差が形成される。この値
Aおよび日は別個にレジスタ162もしくは163にそ
の都度2つのセグメントの持続時間の間記憶されかつ1
セグメント分ずらされてその都度次の次のセグメントの
始めに加算器156に供給される。
レジスタ162および163は、水平クロックHによっ
てクロック制御される。これらの出力側はそれぞれoC
入力側を介して相応の信号oC1およびOC2によって
、加算器156に第2ないし52番目の走査線の期間中
、レジスタ162および163から信号が供給されない
ように、制御される。
てクロック制御される。これらの出力側はそれぞれoC
入力側を介して相応の信号oC1およびOC2によって
、加算器156に第2ないし52番目の走査線の期間中
、レジスタ162および163から信号が供給されない
ように、制御される。
既述のように、所定の前提条件において信号跳躍的変化
AおよびBが実際に等しくなる可能性があるので、この
場合レジスタ162ないし163のうち1つで十分であ
る。
AおよびBが実際に等しくなる可能性があるので、この
場合レジスタ162ないし163のうち1つで十分であ
る。
第1a図および第1b図は、本発明のビデオプロセッサ
の実施例のブロック回路図であり、第2図は第1図の回
路の一部を詳しく説明するブロック回路図であり、第3
図は、第2図の回路において発生する信号の電圧一時間
一信号波形図であり、第4図は第3図とは異なった時間
尺度を有する別の電圧一時間一信号波形図であり、第5
図は、デジタルクロック発生器のブロック回路図であり
、第6図は、デジタルクロック発生器の詳細を示す回路
図であり、第7図は、2Hおよび2V−ξルスの挿入お
よび分離を説明する図であり、第8図は、速度エラーを
求めるための回路の詳しいブロック回路図であり、第9
図は、速度エラーの時間的経過を例として説明する図で
あり、第10図は、第8図の部分を詳しく示すブロック
回路図である。 16・・・速度エラー検出回路、18・・・ドロップア
ウト補償回路、31・・・画像メモリ、33.3生・・
・1走査線遅延回路、35.42・・・加算回路、36
・・・信号スイッチ、38.39・・・DA変換器、4
0・・・ローノξスフイルタ、41・・・等化回路、4
3・・・ノζンP/ξスフイルタ L −J −一 + J セグメント
の実施例のブロック回路図であり、第2図は第1図の回
路の一部を詳しく説明するブロック回路図であり、第3
図は、第2図の回路において発生する信号の電圧一時間
一信号波形図であり、第4図は第3図とは異なった時間
尺度を有する別の電圧一時間一信号波形図であり、第5
図は、デジタルクロック発生器のブロック回路図であり
、第6図は、デジタルクロック発生器の詳細を示す回路
図であり、第7図は、2Hおよび2V−ξルスの挿入お
よび分離を説明する図であり、第8図は、速度エラーを
求めるための回路の詳しいブロック回路図であり、第9
図は、速度エラーの時間的経過を例として説明する図で
あり、第10図は、第8図の部分を詳しく示すブロック
回路図である。 16・・・速度エラー検出回路、18・・・ドロップア
ウト補償回路、31・・・画像メモリ、33.3生・・
・1走査線遅延回路、35.42・・・加算回路、36
・・・信号スイッチ、38.39・・・DA変換器、4
0・・・ローノξスフイルタ、41・・・等化回路、4
3・・・ノζンP/ξスフイルタ L −J −一 + J セグメント
Claims (1)
- 【特許請求の範囲】 1、情報担体から取出されたビデオ信号がデジタル信号
に変換されかつデジタル形において記憶されるビデオ信
号プロセッサであつて、AD変換およびデジタル信号の
、第1の一時メモリへの書込みのために第1クロック信
号が使用されかつ読出しのために第2クロック信号が供
給される前記第1の一時メモリの出力側に、信号ドロッ
プアウト個所を補償する回路が接続されておりかつ該回
路の出力側には、デジタル信号が第2クロック信号によ
つて書込まれかつデジタル信号が第3クロック信号によ
って読出される第2の一時メモリが接続されている形式
のものにおいて、前記信号ドロップアウト個所を補償す
るための回路(18)に更に、デジタル画像メモリ(3
1)が接続されておりかつ該デジタル画像メモリ(31
)の出力側は、前記画像メモリ(31)から取出された
信号の色成分および輝度成分を別個に処理するための回
路(33、34、35、36)に接続されていることを
特徴とするビデオ信号プロセッサ。 2、画像メモリ(31)に供給されるデジタル信号は、
カラーテレビジョン信号として供給されるビデオ信号の
AD変換(■geschlossene Codier
ung)によつて導出されたものである特許請求の範囲
第1項記載のビデオ信号プロセッサ。 3、画像メモリの出力側に、1走査線遅延回路(33、
34)、加算回路(35)および信号スイッチ(36)
が、次のように後置接続されている、即ち第1フィール
ド期間中輝度信号および色信号が1フィールドに所属す
るデジタル信号から取り出されかつ第2フィールド期間
中同じフィールドの2つの連続的に続く走査線の輝度信
号が補間されかつ色信号が同じフィールドの色信号の繰
返しによつて取出されるように、後置接続されている特
許請求の範囲第2項記載のビデオ信号プロセッサ。 4、信号スイッチ(36)の出力信号はそれぞれDA変
換器(38、39)に供給され、かつ色信号に対して設
けられているDA変換器(39)の出力は、バンドパス
フィルタ(43)および色副搬送波位相回路(44)を
介して加算回路(42)の一方の入力側に供給され、か
つ輝度信号に対して設けられているDA変換器(38)
の出力は、ローパスフィルタ(40)および等化回路(
41)を介して前記加算回路(42)の他方の入力側に
供給され、かつ色副搬送波位相回路(44)は、色同期
信号と基準搬送波との間の位相比較を用いて制御可能で
ある制御可能な移相器を含んでいる特許請求の範囲第3
項記載のビデオ信号プロセッサ。 5、情報担体から取出されたビデオ信号がデジタル信号
に変換され、該デジタル信号は時間エラー補正および信
号消失補償後デジタル画像メモリに書込まれる、ビデオ
信号プロセッサにおいて、前記画像メモリ(31)に供
給されるデジタル信号に、該デジタル信号の、フィール
ド列およびそれぞれのカラーテレビジョン方式によつて
規定される、色副搬送波のシーケンスを考慮した基準カ
ラーテレビジョン信号に対する時間的関係に関する情報
を含んでいる識別信号が付加され、かつ前記画像メモリ
の後に、これら情報を評価するための回路が設けられて
おり、該回路は前記画像メモリ(31)の後に設けられ
ている信号スイッチ(36)を、前記メモリから読出さ
れた信号がフィールド列および色副搬送波切換時相に関
して基準カラーテレビジョン信号に整合されるように、
制御することを特徴とするビデオ信号プロセッサ。 6、情報担体から取出されたビデオ信号がデジタル信号
に変換されかつデジタル形において記憶されるビデオ信
号プロセッサであつて、AD変換およびデジタル信号を
第1の一時メモリに書込むために第1クロック信号が使
用され、読出しのために、第2クロック信号が供給され
る前記第1一時メモリの出力側に、信号ドロップアウト
個所を補償する回路が接続されておりかつ該回路の出力
側に、デジタル信号が第2クロック信号によつて書込ま
れかつデジタル信号が第3クロック信号によつて読出さ
れる第2の一時メモリが接続されている形式のものにお
いて、デジタル信号は、速度エラーを求めるための回路
(16)に供給されかつ該速度エラーを求めるための回
路(16)の出力信号は、第1および第3クロック信号
の発生のために設けられているクロック発生器(14、
25)に、第1および第3クロック信号の周波数を制御
するために供給されることを特徴とするビデオ信号プロ
セッサ。 7、第1の一時メモリは、書込み−読出しメモリ(RA
M)(17)が接続されているFIFO回路(13)に
よつて形成されている特許請求の範囲第6項記載のビデ
オ信号プロセッサ。 8、AD変換の前に、供給されたビデオ信号中に含まれ
ている色同期信号が、色同期信号の振幅を一定に保持す
る制限器およびフィルタ回路(5)によつて導き出され
る特許請求の範囲第6項記載のビデオ信号プロセッサ。 9、PALカラーテレビジョン方式に相応する色同期信
号において走査線毎に交番する位相は、AD変換の前に
切換えられる特許請求の範囲第8項記載のビデオ信号プ
ロセッサ。 10、第1クロック信号の位相を制御するための第1ク
ロック発生器(14)に、AD変換の前にビデオ信号に
挿入された、前以つて決められた関数に従つて第1の値
から第2の値に移行する信号の標本化によつて導出され
る制御信号が供給される特許請求の範囲第6項記載のビ
デオ信号プロセッサ。 11、前以つて決められた関数に従つて第1の値から第
2の値に移行する信号は、パルス発生回路から送出され
る水平同期パルスに結合されており、かつパルス発生回
路は、チャネルスイッチ(59)、復調器(60)並び
にパルス分離回路(61)を含んでおり、かつ前記チャ
ネルスイッチ(59)の入力側(57、58)に、2つ
の磁気ヘッドからビデオ信号が供給可能でありかつ前記
チャネルスイッチ(59)は走査線掃引期間の間に切換
られる特許請求の範囲第10項記載のビデオ信号プロセ
ッサ。 12、第1および第2のクロック発生器(14、25)
に、高精度のクロック信号(C2)が供給可能でありか
つ供給された高精度のクロック信号に対して、発生され
るクロック信号(C1、C3)の位相および周波数偏差
が供給されるデジタル信号によつて制御可能である特許
請求の範囲第6項記載のビデオ信号プロセッサ。 13、デジタル加算器(101)の出力側(102)が
レジスタ(105)を介して前記デジタル加算器(10
1)の第1入力側(103)に接続されておりかつ更に
前記デジタル加算器(101)の第2入力側(104)
に、水平同期パルスによつてトリガされて、短期間第1
の値が供給可能でありかつ残りの走査線期間の間別の値
が供給可能である、少なくとも1つのデジタルクロック
発生器(14、25)が使用されていることを特徴とす
るビデオ信号プロセッサ。 14、別のレジスタ(107、111)が第2入力側(
104)に前置接続されており、前記レジスタによつて
水平同期パルスに依存してその都度前記第2入力側(1
04)の複数の高い位の桁が第1の値に対する入力側(
110)に接続可能でありまたは複数の低い値の桁が第
2の値に対する入力側(109)に接続可能である特許
請求の範囲第13項記載のビデオ信号プロセッサ。 15、デジタル加算器(101)およびレジスタ(10
5)は20の2進桁用に構成されている特許請求の範囲
第14項記載のビデオ信号プロセッサ。 16、レジスタ(105)のクロック入力側(106)
に、周波数が一定でありかつ発生すべきクロック信号の
周波数の領域にあるクロック信号が供給され、かつ第2
の値の領域の相応の選択によつて、前記レジスタ(10
5)の出力信号の周波数が、供給されるクロック信号の
周波数の一部分でありかつ前記レジスタ(105)の出
力側に、DA変換器(115)を介して周波数逓倍器(
116)が接続されている特許請求の範囲第13項記載
のビデオ信号プロセッサ。 17、レジスタ(105)とDA変換器(115)との
間に、正弦波振動を形成するための回路(114)が設
けられている特許請求の範囲第16項記載のビデオ信号
プロセッサ。 18、周波数逓倍器(116)は、それぞれアナログ乗
算器(121)および出力周波数に設定されているフィ
ルタ(122、123、 124)を含んでいる複数の倍周器から成る特許請求の
範囲第17項記載のビデオ信号プロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853533703 DE3533703A1 (de) | 1985-09-21 | 1985-09-21 | Videosignalprozessor |
DE3533703.6 | 1985-09-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6268379A true JPS6268379A (ja) | 1987-03-28 |
Family
ID=6281572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61222266A Pending JPS6268379A (ja) | 1985-09-21 | 1986-09-22 | ビデオ信号プロセツサ |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS6268379A (ja) |
DE (1) | DE3533703A1 (ja) |
FR (1) | FR2587868B1 (ja) |
GB (1) | GB2181015B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3733563A1 (de) * | 1987-10-03 | 1989-04-20 | Grundig Emv | Einrichtung zur wiedergabe eines auf einem magnetband eines videorecorders aufgezeichneten videosignals |
EP3330959A4 (en) * | 2015-07-31 | 2019-07-17 | Sony Corporation | VIDEO SIGNAL PROCESSING DEVICE, METHOD FOR PROCESSING A VIDEO SIGNAL AND DISPLAY DEVICE |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2640759C2 (de) * | 1976-09-10 | 1982-10-14 | Robert Bosch Gmbh, 7000 Stuttgart | System zur Wiedergabe von Videosignalen |
DE2645017C3 (de) * | 1976-10-06 | 1981-02-05 | Robert Bosch Gmbh 7000 Stuttgart | Verfahren zur Steuerung eines frei adressierbaren Speichers für digitalisierte Videosignale |
JPS5927513B2 (ja) * | 1976-11-05 | 1984-07-06 | 日本テレビジヨン工業株式会社 | 信号発生器 |
JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
JPS6059792B2 (ja) * | 1978-11-30 | 1985-12-26 | ソニー株式会社 | カラ−映像信号処理装置 |
DE3026473A1 (de) * | 1980-07-12 | 1982-02-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum ausgleich von zeitfehlern |
FR2510854A1 (fr) * | 1981-07-28 | 1983-02-04 | Thomson Csf | Procede et dispositif de reconstitution d'une image de television a partir d'une trame d'un signal composite numerise |
DE3517697A1 (de) * | 1985-05-17 | 1986-11-20 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur wiedereinfuehrung der exakten phasenbeziehung eines chrominanzsignals zu einem vorgegebenen referenztraegersignal |
-
1985
- 1985-09-21 DE DE19853533703 patent/DE3533703A1/de active Granted
-
1986
- 1986-09-12 FR FR8612770A patent/FR2587868B1/fr not_active Expired - Fee Related
- 1986-09-19 GB GB8622623A patent/GB2181015B/en not_active Expired
- 1986-09-22 JP JP61222266A patent/JPS6268379A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2587868B1 (fr) | 1994-07-01 |
FR2587868A1 (fr) | 1987-03-27 |
GB8622623D0 (en) | 1986-10-22 |
DE3533703A1 (de) | 1987-03-26 |
DE3533703C2 (ja) | 1991-11-07 |
GB2181015A (en) | 1987-04-08 |
GB2181015B (en) | 1989-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0125276B2 (ja) | ||
JPS6277792A (ja) | テレビジョン信号処理装置 | |
JPS6133308B2 (ja) | ||
EP0300633A2 (en) | Time base corrector | |
EP0472332A1 (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
US5929923A (en) | Apparatus for producing a video signal in synchronism with an external synchronizing signal | |
JP3048383B2 (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
US6714717B1 (en) | Time base corrector | |
RU2119271C1 (ru) | Устройство обработки сигнала цветности, способ формирования поднесущей сигнала цветности, способ обработки сигнала цветности, устройство для формирования поднесущей сигнала цветности | |
JPS6268379A (ja) | ビデオ信号プロセツサ | |
US5008749A (en) | Method and apparatus for generating an auxiliary timing signal in the horizontal blanking interval of a video signal | |
US4974082A (en) | Digital pulse generator of phase and frequency periodically controlled precisely by external signals | |
US5212562A (en) | Image signal reproducing apparatus having memory function | |
US4768109A (en) | Video signal recording and/or reproducing apparatus | |
EP0191468B1 (en) | An apparatus for generating a velocity error signal | |
JPH0421392B2 (ja) | ||
US5438558A (en) | Image signal apparatus including clamping processing of image signal | |
JPH067687B2 (ja) | 色信号処理装置 | |
JP3880177B2 (ja) | 時間軸補正装置 | |
US4864422A (en) | Processor for video signals obtained from an information carrier such as a magnetic tape | |
JP2928886B2 (ja) | 画像信号処理装置 | |
JP2928887B2 (ja) | 画像信号処理装置 | |
JPH05207413A (ja) | 映像信号の処理装置 | |
EP0487184A2 (en) | Circuit for recording and reproducing time base error corrector reference signal | |
JP3906515B2 (ja) | カラービデオ信号記録方法及びダビングシステム |