JPS6268379A - ビデオ信号プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特許請求の範囲第１項、第５項、第６項の上
位概念に記載のビデオ信号プロセッサに関する。

従来の技術 ビデオ信号、殊にカラーテレビジョン信号を記録担体か
ら再生する際、信号中に種々のエラーが発生し、これら
は出来るだけ申し分のない再生を実現するためには相当
に補償しなければならない。第一には、時間および速度
エラーであり、それから情報担体上の欠陥個所が原因で
生じる信号消失（ドロップ・アウト）である。

更に、情報担体としての磁気テープから部分毎に取り出
される、画像の信号を画像メモリに記憶して、これらを
その後静止画像の再生のために繰り返して読出すことが
できるようにすることが公知である。

これらの課題に答えるために、アナログまたはデジタル
をベースに動作する種々異なった装置が公知である。

カラーテレビジョン信号がデジタル信号に変換されかつ
デジタル形において記憶される、情報担体から取り出さ
れるカラーテレビジョン信号における時間エラーを補償
する公知の方法は次の通りである。即ち第１クロック信
号（Ｃ１）を発生する。このクロック信号の位相は、情
報担体から取り出されるカラーテレビジョン信号中に含
まれている水平同期信号によって影響を受けかつその周
波数は、第１制御電圧によって制御される。それから第
１クロック信号（Ｃ１）をＡＤ変換およびデジタル信号
の、第１の一時メモリへの書込みのために使用する。そ
れからデジタル信号を、第２クロック信号（Ｃ２）を用
いて第１の一時メモリから読出す。第２クロック信号の
周波数は水平周波基準信号の整数倍である。更に第１の
一時メモリから読出されたデジタル信号の、走査線期間
の、基準信号の走査線期間に対する偏差を、第１制御電
圧を導き出すために測定する。基準信号の水平パルスを
、第１の一時メモリから読出された信号の水平周波数パ
ルスと位相に関して比較する。位相差に依存してデジタ
ル信号の、メモリへの書込みないしメモリからの読出し
を、書込みと読出しとの間の時間が位相差に相応するよ
うに、制御する。メモリから読出された信号を第２の一
時メモリに書込む。デジタル信号を、制御可能な位相シ
フトによって第２クロック信号から取り出される第３ク
ロック信号（Ｃ３）を用いて第２の一時メモリから読出
す。それから第２の一時メモリから読出された信号の色
同期信号と基準色同期信号との間の位相比較を行ない、
かつこの位相比較の結果を、その都度１走査線にわたっ
て記憶し、第２のクロック信号の位相シフトのために利
用される第２制御電圧を取り出す（***国特許出願公開
第３０２６４７３号公報）。

この公知の、時間エラー補償方法を実施する回路装置に
、静止画像またはスローモーション画像再生のためのデ
ジタル画像メモリな後置接続することができる。

発明が解決しようとする問題点 本発明の課題は、上記公知の方法を、一方において先に
挙げたようなエラーの補償が出来るだけ最適な手法にお
いて行なわれるように改良することである。

問題点を解決するための手段 本発明のビデオ信号プロセッサは次のような特徴を有し
ている。即ち信号のドロップアウト個所を補償するため
の回路に更に、デジタル画像メモリが接続されておりか
つこのデジタル画像メモリの出力側は、画像メモリから
取り出されるデジタル信号の色成分および輝度成分を別
個に処理する回路に接続されている。

著しい改良は次のようにして実現される。即ちデジタル
信号が速度エラーを求めるだめの回路に供給させかつ速
度エラーを求めるためのこの回路の出力信号は、第１お
よび第３のクロック信号を発生するために設けられてい
る第１および第２のクロック発光器に、第１および第３
のクロック信号の周波数を制御するために供給される。

特許請求の範囲の実施態様項に記載の構成によって本発
明のビデオ信号プロセッサの有利な実施例および改良例
が可能である。

実施例 次に本発明を図示の実施例につき図面を用いて詳細に説
明する。

各図において、同じ素子には同じ参照番号が付されてい
る。

第１ａ図および第１ｂ図に示すビデオ信号プロセッサに
１のところに供給されるカラーテレビジョン信号（ＦＢ
ＡＳ）は、ビデオ磁気テープ装置の出力信号である。こ
れらの信号はとりわけ速度エラーおよび時間エラー並び
に信号消失（１２０ツブアウト）を有する。これらのエ
ラーを補償ないし補正することが、第１図に図示のビデ
オ信号プロセッサの課題である。付加的にビデオ信号プ
ロセッサにはその他に、記録時とは異なった速度を有す
る再生を可能にする画像メモリが設けられている。この
メモリは殊に、それぞれのフィールドの信号が複数のト
ラックに分配されて記録されている磁気テープ装置にお
いて重要である。

その際信号処理の大部分はデジタル回路を用いて行なわ
れ、そのために１のところに供給されるカラーテレビジ
ョン信号がＡＤ変換器２を用いてデジタル信号に変換さ
れる。

しかしカラーテレビジョン信号がＡＤ変換器２に達する
前に、これら信号は以下に説明するように、後々の処理
ステップに対して一層有利な前提条件を作り出すために
処理される。

まず、それ自体公知の、増幅度および黒レベルの設定調
整を行なう回路３を用いてその値が設定される。第２図
との関連において詳しく説明する回路手において、以下
ランプと表わす前身って決められた関数が、カラーテレ
ビジョン信号の水平同期信号の領域に挿入される。この
関数は後に、カラーテレビ・クヨン信号の、クロック信
号に対する相対的な位相を精確に検出するために用いら
れる。それから５で示す、ＰＡＬカラーテレビジョン方
式によシその都度２番目毎の走査線においてその位相が
切換られる色同期信号のそれ自体公知の位相切換（Ｐｈ
ａｓｅｎｒｕｃｋｓｃｈａｌｔｕｎｇ　）が行なわれる
。この位相切換により、速度エラーを検出するために色
同期信号を後で評価し易くなる。最終的にカラーテレビ
ジョン信号ＦＢＡＳは、エリアス雑音を防止するだめの
ローツクスフイルタロを介して導かれる。

視覚上知覚されうる量子化雑音を回避するために、９ビ
ツトの精度を有するＡＤ変換器において量子化が行なわ
れる。ＡＤ変換器２には、クロック信号Ｃ１が供給され
、この信号は１のところに供給されたカラーテレビジョ
ン信号ト結合される。クロック信号の周波数は約１３．
５ＭＨｚであり、従ってＰＡＬ色副搬送波周波数の約３
倍に相応する。

第１図に図示のビデオ信号プロセッサは、後に説明する
ように、１フィールドがそれぞれ複数のトランクに分配
されて記録されている磁気テープ装置の特殊性を考慮し
ている。即ちいわゆるセグメント分割された走査が行な
われる磁気テープ装置では、１フイールＰにおいて１つ
の磁気ヘッドから別の磁気−・ラドへ複数回切換られる
。これは通常水平帰線消去期間内で行われる。その場合
切換によって水平同期パルスが失われる。従って１のと
ころに供給されたカラーテレビジョン信号はいわゆる走
査線パケットの第１走査線の前でその都度障害を受けだ
同期・ぐルスを有する。後に信号をモニタにて再生する
場合、もしくは放送送信機を介して信号を放射するため
に、後でカラーテレビジョン信号に新しい同期信号が付
加されるのでそのこと自体は障害にならない。しかし時
間エラーを検出するためには水平同期パルスの評価が必
要である。

それ故に公知の記録および再生装置では、走査線・ξケ
ラトそれぞれの第１走査線に対して引続く走査線のため
に求められた値の外挿を行なって間に合わさせていた。

しかし第１図のビデオ信号プロセッサには、入力側５７
および５８を介して磁気テープ装置から直接、相応の増
幅および周波数特性補正後磁気ヘラＰの搬送周波出力信
号が供給される。

入力側５７および５８に接続されているチャネルスイッ
チ５９は、切換が、１のところに供給される信号が切換
られる水平同期パルスの手前の走査線内でその都度行な
われるように制御される。チャネルスイッチ５９の出力
信号は復調器６０のところで復調されかつパルス分離回
路６１に供給される。このパルス分離回路はそれ自体公
知でありかつ信号Ｈ，Ｖ、２Ｖを、供給されたビデオ信
号から分離する。信号Ｈはランプ信号を形成する回路４
において使用される。

ＡＤ変換器２の出力信号は、ランプ評価回路１２および
ＦＩＦＯ回路１３の入力側に供給される。ランプ評価回
路１２は第２図に詳しく説明されておりかつ第１クロッ
ク信号Ｃ１とカラーテレビジョン信号の水平同期パルス
との間の前板って決められた位相関係からの偏差を示す
デジタル信号を発生する。この信号は、位相を制御する
ために用いられる、第１クロック発生器１４の制御入力
側に供給される。このようにしてその位相が変化可能で
あるクロック信号Ｃ１は一方においてＡＤ変換器に標本
化クロックとして供給され、他方において論理回路１５
を介してＦＩＦＯ回路１３に書込みクロックとして供給
される。回路２，１１．１２および１４によって形成さ
れる調整回路を用いて、カラーテレビジョン信号と第１
クロック信号Ｃ１との間の非常に精確な位相関係が生じ
る。

第１クロック発生器１４に、図示されていない水晶発振
器によって発生されるクロック信号Ｃ２が供給される。

第４図に基いて詳しく説明する、クロック発生器１４の
回路は、第１のクロック信号Ｃ１が、位相および周波数
が信号Ｃ２に対して変化するにも拘わらず、供給される
第２クロック信号Ｃ２と同様申し分のない周波数安定性
を有することを保証する。

速度エラーを補償するために、第１クロック信号Ｃ１の
周波数の制御が必要であり、このために回路１４に、速
度エラーを求めるための回路１６から相応のデジタル信
号が供給される。

回路１６は、第６図に基いて詳細に説明する。

クロック信号Ｃ１は、第１クロック発生器１４から論理
回路１５を介してＦＩＦＯ回路１３に転送され、したが
ってＦＩ−ＦＯ回路１３からの書込みクロックを制御す
る。時間エラー補償器においてそれ自体公知の方法にお
いて、論理回路１５において書込み一読出しメモ＋）　
（ＲＡＭ　）　１７を制御するためのアＰレス信号が発
生される。

ＲＡＭ１７はほぼ２走査線分の容量を有し、その結果相
応のアＰレッシングによってほぼ１走査線までの時間エ
ラーを補償することができる。

それからＲＡＭ１７の出力側において、時間エラーおよ
び速度エラーがまず近似的に補償されているデジタル信
号が取り出される。

それからデジタル信号は、信号消失（ドロップアップ）
を補償する回路に供給される。適当な回路はそれ自体公
知であるので、本発明との関連において詳しく説明する
には及ばない。特別有利な、本発明のビデオ信号プロセ
ッサに適している回路は、本出願人によって同時に出願
されている***国特許出願第３５３３６９９号明細書に
記載されている。

信号消失補償回路１８には、デジタル信号中に、色副搬
送波の切換時相およびその都度第１または第２フイール
ドを識別する信号が挿入される回路１１が後置接続され
ている。切換時相の識別信号は後での処理のために必要
である。

というのは回路５を用いて切換えられる色同期信号はこ
の情報をもはや含んでいないからである。フィールｒの
識別は、正しい走査線補間のために画像メモリからカラ
ーテレビジョン信号を読出す際に必要となる。

直交変調が行なわれるカラーテレビジョン系における色
信号の位相に高い精度要求を課すべきであるので、公知
の時間エラー補償器において第１段にもう１つの段（精
密時間エラー補償器とも称される）が接続されている。

その際カラーテレビジョン信号の時間位置は、カラー同
期信号が供給される基準カラー副搬送波と出来るだけ精
確に一致するようにシフトされる。

第１ａ図および第１ｂ図に図示のビデオ信号プロセッサ
において以下に説明する回路部分によって解決され、そ
の際その他になお依然として残る速度エラーの補正が実
施される。

そのためにデジタル信号はＤＡ変換器１９を介して位相
比較回路２０に供給され、そこでカラー同期信号の位相
が基準色副搬送波と比較される。位相比較電圧２０の出
力電圧はＡＤ変換器２１を介して第２のデジタルクロッ
ク発生器２５の位相制御入力側に供給される。

回路１９．２０および２１の遅延時間の補償回路の後デ
ジタル信号はＦＩＦＯ回路２７に達し、そこでこれら信
号は高精度のクロックＣ２によって書き込まれる。ＦＩ
ＦＯ回路２７からの読み出しは、デジタルクロック発生
器２５から送出されるクロックＣ３を用いて行なわれる
。このクロックの、クロックＣ２との位相偏差は、さら
に補正すべき時間エラー分に相応する。それからこのよ
うにしてＦＩＦＯ回路２７から読出されたデジタル信号
は、ＤＡ変換器２８に達し、その出力側からビデオ信号
は、信号中にまだ残っているクロックノイズを抑圧する
ために用いられるローノξスフイルタ４９に導かれる。

このフィルタは、帰線消去を更新するだめに帰線消去回
路５９′に接続されており、このために回路５９′に帰
線消去信号Ａが供給される。加算回路５０において５５
のところに供給された色同期および同期信号（ブラック
、Ｓ−スト）が挿入される。その後カラーテレビジョン
信号はスイッチ４７．４８を介して出力増幅器５１．５
２に達する。それから出力増幅器５１．５２の出力側５
３および５４に、引続いて使用するために補正されたカ
ラーテレビジョン信号が取出される。

信号消失を補償するだめの回路１８の出力信号は、テレ
ビジョン信号を、記録時とは異なる速度、すなわち静止
画像、スローモーション、クイック手法により再生する
ために画像メモリ３１に書込まれる。技術］ストを節減
するために、デジタル信号は８ビット幅でしか画像メモ
リ３１に書込まれない。この形式の画像メモリは、既述
の形式の走査、殊にセグメント分割走査が行なわれる磁
気テープ装置との関連において上述の明細書に詳細に記
載されているので、本発明との関連において詳しく説明
する必要はない。画像メモリ３１から読出されるデジタ
ルカラーテレビジョン信号は、２つの１走査線遅延回路
３３．３４および加算回路３５を介して信号スイッチ３
６に供給される。

フリッカ雑音を回避するために、信号スイッチ３６を用
いて加わった信号が次のように転送される。即ち第１の
フィールド期間において画像メモリ３１から読出される
カラーテレビジョン信号が転送されかつ第２のフィール
ド期間において２つの連続する走査線の輝度信号が補間
されかっ色信号が、第１フイールドの色信号の繰返しに
よって取出される。この形式の回路は既に***国特許第
２２６４０７５９号明細書に記載されている。評価回路
３７を用いて、回路１１から供給される、それぞれのフ
ィールＰおよび色副搬送波の切換時相に関する情報゛が
評価される。フィールド情報は、制御のために信号スイ
ッチ３６に供給される。

輝度信号Ｙおよび色信号Ｃの形成に対する信号スイッチ
３６の出力側に現われるデジタル信号は、それぞれＤＡ
変換器３８．３９に供給される。アナログ輝度信号は、
３ＭＨｚの遮断周波数を有するロー・ぐスフィルタ４０
を介して取出されかつ等化器４１を介して加算回路４２
に供給される。等化器４１は、エツジのシャープ度を高
めるために用いられ、例えばそれ自体公知のように構成
された等化器とすることができる。

ＤＡ変換器３８によって送出される信号は・ζンド・ξ
スフイルタ４３を介して色信号として回路４４に達する
。この回路は、デジタル信号の、画像メモ’Ｊ　３１か
らの読出しの際の作動状態に応じて変えられた、色差信
号Ｕの極性を元に切換えかつ基準色副搬送波の位相に整
合するために色信号の位相調整を行なう。これにより位
相調整を行なわない場合フィールドを画像メモリ３１か
ら繰返して読出すことによシ生じる９００エラーが取除
かれる。更にこれによシ残っている時間エラーが補償さ
れる。これに適している回路は、本出願人の***特許出
願第３５１７６９７．０号明細書“高速に追従制御可能
な移相器”（”　５ｃｈｎｅｌ　ｌ　ｎａｃｈｓｔｅｕ
ｅｒｂａｒｅｒ　Ｐｈａｓｅｎｓｃｈｉｅｂｅｒ　’　
）に記載されている。

加算回路４２の出力信号は、帰線消去回路４５において
規格通りに帰線消去されかつ別の加算回路４６において
同期信号および色同期信号が付加される。切換スイッチ
４７．４８により、出力側５３および５４に、相互に無
関係に、画像メモリ３１．３２から読出されるカラーテ
レビジョン信号か、または画像記憶なしに出力回路に導
かれるカラーテレビジョン信号が現われるようにするこ
とができる。

本発明のビデオ信号プロセッサに対して、クロック信号
Ｃ１とデ・フタルビデオ信号との正確な結合が必要であ
る。この種の結合を実現するための回路について、第２
図〜第ヰ図に基いて詳しく説明する。第２図は、第１図
の装置の回路２，４．１２および１４を示す。

回路３において、スイッチ６５を用いてパルス形成器６
３によって発生された信号がアナログビデオ信号内に挿
入される。

有利には位相リニヤなロー・ぐスフィルタを用いて実現
することができるパルス形成器は、第３図および第４図
に図示の信号Ｒを形成する。

信号Ｒの重要な部分は、ＡＤ変換器２の下側の制御限界
値において始まりかつ制御限界値の５０％ラインまで対
称形に経過する徐々に上昇する側縁（ランプ）であり、
この側縁の上昇時間はクロック信号の１周期と２周期と
の間にある値を有する二 このようにして生ずる信号Ｂは第３図に図示されており
かつＡＤ変換器２に供給される。

切換スイッチ６５を制御するために、６１（第１図）か
ら供給される水平同期パルスから、・ぐルス形成器６４
を用いて第２図にＤで示されている矩形パルスが導出さ
れる。・ぐルス形成器６４はそれ自体公知のように単安
定マルチ・９イブレータを含んでいる。

ＡＤ変換器２には、クロック信号Ｃ１が供給される。Ａ
Ｄ変換器２の出力側から、９桁の２進値の精度を有する
デジタルカラーテレビジョン信号が回路点９を介して引
続く処理のために導き出される。

デジタルカラーテレビジョン信号は更に同じく、９桁の
２進値の精度もしくは９ビット幅でもってレジスタ６８
に供給される。レジスタ６８は、クロック信号Ｃによっ
てクロック制御されかつ更にパルス形成器６４によって
発生される・ぞルスＤによって制御される。

第４図において、第３図に比べて拡大された時間尺度に
おいてＥで示される行に信号Ｒに相応にする、デジタル
カラーテレビジョン信号の部分がわかり易くするために
アナログ信号として図示されている。・ぐルスＤの領域
においてクロック信号Ｃの複数のパルスが生じる。相応
の標本値がレジスタ６８から転送されかつ別のレノスタ
フ０およびウィンドウコンパレータ７１に達する。ウィ
ンドウコン・ξレータの出力信号はレジスタ７０を制御
する。それ自体公知のウィンドウコン・ξレータはその
出力側に、レジスタ６８から供給される入力信号の値が
、７２および７３に入力された２つの値の間（例えば１
０チと９０チの）にあるとき、信号を送出する。

ランプの開始の前では標本値は非常に小さく、その結果
レジスタ７０はウィンドウコンパレータ７１によって作
動制御されない。信号りの振幅全体の１０チを上回る第
１の値は、レジスタに書込まれる。その後戻に９０係を
下回る標本値が発生すると、その前にレジスタ７０に書
込まれた値に代わってその値が書込まれる。−以上に説
明するように一標本値を標本化クロックの位相の調整の
ために使用することによって、正常な作動時、即ち特別
な障害量の作用のない場合、信号りが時点Ｍの近傍にお
いて標本化されるような位相が生じる。

信号Ｒのランプの形状が入力されている、プログラム可
能な読出し専用メモリ　（ＦＲＯＭ　）　７５を用いて
、標本値からこの標本値の基礎となっている標本時点の
、ランプの中心点Ｍからの偏移が求められる。この値は
ＦＲＯＭ７５から読出されかつクロック信号Ｃ１の位相
の制御のために利用される。

時間および速度エラーの補正の際、カラーテレビジョン
信号において色同期信号の評価が行なわれる。このため
には、次のようにすることで効果的な前提条件を作り出
すことができる。

即ち色同期信号を、挿入された信号の、前身って決めら
れた関数に続きかつその振幅値が有利には、第３図に示
されているように、ビデオ信号の振幅領域の５０％のと
ころにある部分に重畳するのである。

クロック発生器１４および２５（第１図）は、次の要求
を満たさなければならない：走査線開始に対する位相と
同時に周波数も、外部から供給される制御信号によって
制御可能であるべきである；周波数の安定性は、色副搬
送波に類似して、１０−６の領域になければならない；
位相および周波数は制御信号の変化に殆んどおくれなく
追従しなければならない。

これらの要求は、水晶発振器およびスタート・ストップ
発振器のような従来の発振器によっては殆んど満たされ
ない。それ故に、第５図および第６図に図示のデジタル
クロック発生器が使用される。

第５図の装置において１０１で示すのは、出力側１０２
および第１入力側１０３および第２入力側１０４を有す
る２０桁の加算器である。

出力側１０２の２０桁の２進値は、２０段のレジスタ１
０５の入力側に接続されている。このレジスタの出力側
は加算器１０１の第１入力側１０３に接続されている。

レジスタ１０５は、１０６に供給されるクロック信号Ｃ
２によって制御される。

１０６にクロックパルスが供給される都度、加算器１０
１の入力側１０４に供給される値がその都度加算される
。加算器がその最大容量に達すると、加算器は再び零か
ら始まる。

入力側１０４の８つの低い位の桁は、レジスタ１０７を
介して第１の８桁の入力側１０９に接続されている。第
２の８桁の入力側１１０は、別のレジスタ１１１を介し
て入力側１０４の８つの高い位の桁に接続されている。

入力側１０手の４つのその間にある桁には、図にはアー
ス記号で示されているが零が加わるようになっている。

更に、最上位に次ぐ重みを有する入力側１０４の桁には
、レジスタ１０７を介して１を印加することができる。

レジスタ１０７および１１１のクロック入力側に、クロ
ック信号Ｃ２が入力側１０６を介して供給される。更に
レジスタは、入力側１１２に供給きれる同期・ぐルスに
よって交互に阻止することができ、そのために同期パル
スはレジスタ１０７にイン・々−タ１１３を介して供給
される。このように、１１２に供給される同期・ぐルス
を用いてレジスタ１゜７および１１１を交互に阻止する
ことにより、一方において短期間入力側１０４の８つの
位の高い桁が１１０に供給される信号の値にセットサレ
ルようになり、他方において同期パルスの間において最
上位につぐ重みの桁に１が加わりかつ入力側１０４の低
い位の桁には１０９に供給される信号が加わるようにな
り、その際残シの桁は零にセットされることになる。

最上位に次ぐ桁に加わる１と１０９に供給される値とを
繰返し加算することによって、加算器１０１ないしレジ
スタ１０５の出力信号は時間に対してリニヤに上昇する
値を有することになる。加算器１０１の容量に達すると
値は再び零に復帰しかつそれから再び時間的にリニヤに
上昇する。最上位の次の桁に加わる１によって周波数が
実質的に決められる。１０９に供給される値によって上
昇の勾配、ひいてはレジスタ１０５の出力信号の周波数
を非常に精密に段階付けて制御することができる。この
場合出力信号の周波数とは勿論クロック周波数ではなく
て、デジタル信号によって表示されるアナログ信号のこ
とである。

同期パルスの期間中短時間入力側１１０を介して供給さ
れる値が、入力側１０４の８つの高い位の桁に転送され
ると、のこぎり波状電圧の時間に対してリニヤに上昇す
る部分が初期値にセットされ、そこから上昇が続行する
。したがって１１０に供給される信号の値によって、レ
ジスタ１０５の出力信号と１１２に供給される同期パル
スとの間の位相の設定調整が可能になる。

レジスタ１０５の出力側における周波数は、１０６に供
給されるクロック信号Ｃ２の周波数のほぼ１／４に相応
する。

後で行なわれる周波数逓倍を容易にするために、プロミ
ング可能な読取り専用メモリ（ＦＲＯＭ）１１４におい
てのこぎυ波関数が正弦波関数に変換される。このため
に、のこぎり波関数の、正弦波関数への変換値がＦＲＯ
Ｍに格納され、その結果レジスタ１０５の出力信号がア
Ｐレス入力側に入力されると、データ出力側に、正弦波
関数を表わす信号が現われる。

発生すべきクロック信号をレジスタ１０５の出力信号か
ら導出するためには、レジスタ１゜５の、加算器１０１
を用いて累算過程を実施するために選択された場合程高
い精度が必要でない。それ故にＰＲＯＭ１１４には単に
レジスタ１０５の出力信号の高い方の位の１０桁だけが
供給される。ＰＲＯＭ１１４の出力信号も１０ビット幅
しか有せずかつレジスタ１１８を介してＤＡ変換器１１
５に転送される。この変換器の出力側は周波数逓倍器１
１６に接続されている。

この周波数逓倍器１１６の出力側１１７に現われるクロ
ック信号は、その周波数を１０６に供給されるクロック
信号Ｃ２の周波数の領域において変化することができる
。更に、複数のクロック周期にわたる位相シフトが可能
である。デジタルクロック発生器１４（第１図）として
使用される回路において、周波数は極めて僅かなステッ
プにおいて変化することができる。従って例えば入力側
１０９に加わるＬＳＢの変化は、走査線当り０．４６ｎ
ｓの水平同期パルスに対する位相位置の変化に相応する
。

加算器１０１、レジスタ１０５，１０７および１１１、
並びに回路１１４は、通例のデジタルモノニールによっ
て容易に実現することができる。比較的高い周波数のた
め具体化されている例においてはシリーズＦ　（ｆａｓ
ｔ　）のＴＴＬモジュールが採用されてきた。その際レ
ジスタは型名Ｆ３７４のモジュールによって実現されて
おり、その際高いビット幅のため、複数のレジスタが並
列接続された。型名Ｆ２８３の５つのモジュールによっ
て実現されていた加算器１０１においても類似の構成で
ある。回路１１４は、型名ＴＢＰ　２＋５４１　のＰＲ
ＯＭお！び型名ＴＢＰ２８５８６のＦＲＯＭによって実
現することができる。最後に、適当なりＡ変換器は型名
ＴＤＣＩＯ１６で市販されている。

周波数逓倍器の構成も当業者には何ら困難なものではな
いが、第６図に略示されている回路に基いて簡単な倍周
器の構成について説明したい。回路１１６（第５図）に
おいてはこのような倍周器が２つ縦続接続されている。

ＤＡ変換器１１５（第１図）から送出される正弦波状の
信号は、回路点１２０を介して乗算器１２１の２つの入
力側に供給される。このようにして乗算器１２１の出力
側に、２倍の周波数および同じ直流電圧成分を有する正
弦波振動から成る信号が現われる。直流電圧成分はそれ
自体簡単なＲＣ結合によって取除くこともできる。しか
し図示の回路では、直流電圧成分の他に、乗算器１２１
の非直線性によって場合により生じることもある高調波
を取除り・クンＰ−ξスフィルタ２２．２３．２４が設
けられている。それから出力側１２５に、２倍の周波数
を有する正弦波振動が取出される。

周波数逓倍器として別の回路、例えばＰＬＬ回路を使用
することもできる。

第７図は、回路１１および３７（第１図）において行な
われるような２　Ｈパルスおよび２ｖ・ぐルスの挿入お
よび分離を略示する。９つの並列データ線の２つに、パ
ルス形成器１３３によって制御される切換スイッチ１３
１，１３２が挿入接続されている。パルス形成器は、水
平・ぐルスＨによってクロック制御されかつ５００ｎｓ
幅の、６ルスを切換スイッチ１３１および１３２に送出
する。この時間の期間中、回路６１（第１図）から供給
される２Ｈ−ξルスおよび２ｖ−ξルスが挿入される。

走査線周期の残りの部分の期間中は切換スイッチ１３１
および１３２は上側の位置にあり、このようにして第７
および第８ビツトに対して線路を導通状態に切換える。

回路３７において第７および第８ビツトに対する線路は
、パルスＨによってクロック制御される２重構成のＤレ
ジスタ１３４の入力側に接続されている。それからＤレ
ジスタの出力側にパルス２Ｈおよび２■が取出されるよ
うになっている。

第８図には、速度エラーを検出するだめの回路１６（第
１図）が詳しく図示されている。回路２．１２．１３お
よび１４並びにその働きについては既に第１図との関連
において説明している。

デジタルカラーテレビ、クヨン信号が供給される回路１
２６は、色同期信号の期間中選択された標本値を形成す
る選択回路を成している。回路１３６において、色同期
信号の期間中デジタル信号の標本値が、その都度の標本
値によって位相位置に関して申し分なく正確なデータを
得るために、正弦波関数の勾配が申し分なく大きい領域
内にあるかどうかについて検査される。

このことは色同期信号の振幅領域において、即ち正弦波
が−０，５と＋０．５との間にある位相において生じる
。

標本値を位相値に換算するために、回路１３６の出力信
号はアークサイ／形成回路１３７に供給される。回路１
３７は実質的に、相応の関数表が書込まれている読出し
専用メモリ（ＰＲＯＭ）から成る。色同期信号は、位相
測定に不都合に作用する統計学的なノイズが重畳されて
いることがあるので、回路１３８において色同期信号内
の手回の測定からの平均値が形成される。

回路１２を用いた位相調整によって規定されて、クロッ
ク信号Ｃ１は走査線の開始時に位相の跳曜的変化を有す
ることが有シ得るので、この位相の跳曜的変化に相応す
る、位相制御信号の値が減算回路１３９において回路１
３８の出力信号から減算される。それ以前に求められた
、色同期信号の絶対位相位置を特徴付ける信号は、クロ
ック信号Ｈが供給されるＤレジスタ１４０および減算回
路１４１を用いて、走査線の長さを特徴とする請求めら
れる。交換体によれば、減算の別の順序を選択すること
もできる。

プログラミング可能な読出し専用メモリ１４２を用いて
、この値は走査線長さに対する目標値と比較される。こ
の目標値は、色副搬送波の位相角として、プログラミン
グ可能な読出し専用メモリに格納されている。

従って回路１４２の出力側に、クロック信号Ｃ１の周波
数に関連した、速度エラーの値が現われる。クロック信
号Ｃ１の周波数はこの場合も、クロック発生器１４に供
給される周波数制御信号に依存している。それ故に速度
エラーの絶対値を形成するために、周波数制御信号が加
算器１４３において付加加算される。このようにして生
じた信号はＤレジスタ１４４を介してクロック発生器１
４に次の走査線に対する周波数制御信号として供給する
ことができる。

速度エラー信号を複数の走査線にわたって平均化するよ
うにすることができ、このことは図ではレジスタ１４５
および加算回路１４６によって示されている。

セグメント走査が行なわれる磁気テープ装置において、
場合によっては１セグメントのそれぞれ最初の走査線に
対する補正信号の別個の導出が必要である。この形式Ω
回路は１４７で示されており、第９図および第１０図と
の関連において詳細に説明する。制御回路１４９を介し
てヘラＰ交代・ぐルスＫによって制御されるスイッチ１
４８を用いて、回路１４７の出力信号は別の走査線に対
する補正信号に挿入される。

第９図に図示の波形図は、第１図のビデオプロセッサに
供給される信号において発生する可能性があるような速
度エラーを、時間の関数として示す。曲線は、４つのセ
グメント１，２゜３および生の標本化期間中゛の速度エ
ラーの経過を示す。セグメントの始めでそれぞれ、急激
な変化Ａないし日が生じ、一方速度エラーは５２の走査
線から成るセグメント内において極めて僅かしか変化し
ない。セグメント１および３は第１の磁気ヘラＰによっ
て再生されかつセグメント２および４け第２磁気ヘツｒ
によって再生される。

そこで、速度エラーの急激な変化は、一方のヘッドから
他方のヘラＰへの移行の際実質的に一定に維持されるこ
とが認められる。しかし速度エラー全体の高さは別の統
計学的な変動の影響を受けている。

使用の方法では、次のことから出発している。

即ちセグメント内において速度エラーをそれ自体公知の
手法で走査線の長さの測定によって求めかつ引続く走査
線において補正のために使用することができる。しかし
第１走査線の補正のために、先行する走査線から類似の
値を使用することかできないので、先行する同方向のヘ
ラＰ交代からの跳躍的変化Ａ乃至日の高さが、一方のセ
グメントの最後の走査線からの値を用いて、次の次のセ
グメントの第１の走査線に対する補正値を予測すること
ができるようにするために、使用される。

数多くの使用例において、跳躍的変化ＡおよびＢの値は
実際に同じであシ、その結果１つのセグメント交代から
次のセグメント交代を予測することで十分である。セグ
メント化走査が行なわれる公知の磁気テープ装置では、
走査の際それぞれのセグメントの最後の走査線後この走
査線の長さを求めるための信号を取り出すことができな
い。それ故に本発明の方法の実施例においては、その前
の回の走査線の速度エラーが、跳躍的変化ＡおよびＢを
求めるため、並びに次のセグメントの第１走査線の速度
エラーに対して使用される。

以下に数値例を用いて、本発明の方法をもう少し詳しく
説明する。セグメント４の第１走査線に対して補正値を
求めるものとする。このために、５２番目の走査線にお
いて同様補正値として使用される、先行するセグメント
３の５１番目の走査線に対して測定された値が量Ａに付
加加算される。量Ａは、セグメント２の第１走査線およ
びセグメント１の５２番目の走査線に対して求められた
値の差から計算され、その際後者は、第１のセグメント
の５１番目の走査線の長さから導き出されている。

回路１４７および１４８（第８図）の機能を実施する第
１０図の装置は、水平パルスによってクロック制御され
るＤレジスタ１５５を介して、実質的に走査線長さの測
定によって求められた速度エラーが９ビット幅のデジタ
ル信号として供給される。５１番目の走査線の終りで求
められた値が、５２番目の走査線の期間中単に補正のた
めにだけではなく、跳躍的変化Ａないし日を求めるため
にも使用することができるように、第１の走査線の始め
においてＨパルスはＤレジスタ１５５のクロック入力に
は供給されない。

補正値を表わすデジタル信号は、加算器１５６を通って
いるが、ここでは単に第１走査線においてその都度値Ａ
ないし日が付加加算される。

加算器１５６には制限器１５７が接続されているが、制
限器は、加算器１５６における加算によってオーツマフ
ローないしアンダーフローが生じるとき、９桁の２進値
によって与えられる最大ないし最小値が転送されること
を、保証する。

制限器１５７は、水平パルスによってクロック制御され
るレジスタ１５８を介して出力側１５９に接続されてい
る。出力側から補正信号をそれ自体公知の補正回路に供
給することができる。

制限器１５７の出力信号はその他に、別のし・ジスタ１
６０に供給される。このレジスタは、それぞれのセグメ
ントの５２番目の走査線に対する補正値を、第１走査線
の長さ測定によって得られる次の補正値の形成まで記憶
する。し・ジスタ１６０から記憶された信号が反転した
形において取り出され、その結果加算器１６１において
セグメントのそれぞれ第１の走査線の補正値と先行する
セグメントの最後の補正値との差が形成される。この値
Ａおよび日は別個にレジスタ１６２もしくは１６３にそ
の都度２つのセグメントの持続時間の間記憶されかつ１
セグメント分ずらされてその都度次の次のセグメントの
始めに加算器１５６に供給される。

レジスタ１６２および１６３は、水平クロックＨによっ
てクロック制御される。これらの出力側はそれぞれｏＣ
入力側を介して相応の信号ｏＣ１およびＯＣ２によって
、加算器１５６に第２ないし５２番目の走査線の期間中
、レジスタ１６２および１６３から信号が供給されない
ように、制御される。

既述のように、所定の前提条件において信号跳躍的変化
ＡおよびＢが実際に等しくなる可能性があるので、この
場合レジスタ１６２ないし１６３のうち１つで十分であ
る。

【図面の簡単な説明】

第１ａ図および第１ｂ図は、本発明のビデオプロセッサ
の実施例のブロック回路図であり、第２図は第１図の回
路の一部を詳しく説明するブロック回路図であり、第３
図は、第２図の回路において発生する信号の電圧一時間
一信号波形図であり、第４図は第３図とは異なった時間
尺度を有する別の電圧一時間一信号波形図であり、第５
図は、デジタルクロック発生器のブロック回路図であり
、第６図は、デジタルクロック発生器の詳細を示す回路
図であり、第７図は、２Ｈおよび２Ｖ−ξルスの挿入お
よび分離を説明する図であり、第８図は、速度エラーを
求めるための回路の詳しいブロック回路図であり、第９
図は、速度エラーの時間的経過を例として説明する図で
あり、第１０図は、第８図の部分を詳しく示すブロック
回路図である。 １６・・・速度エラー検出回路、１８・・・ドロップア
ウト補償回路、３１・・・画像メモリ、３３．３生・・
・１走査線遅延回路、３５．４２・・・加算回路、３６
・・・信号スイッチ、３８．３９・・・ＤＡ変換器、４
０・・・ローノξスフイルタ、４１・・・等化回路、４
３・・・ノζンＰ／ξスフイルタ Ｌ　　　　　　　　　　　　　−Ｊ −一　　　＋　　　　Ｊ セグメント

Claims (1)

1. 【特許請求の範囲】 １、情報担体から取出されたビデオ信号がデジタル信号
   に変換されかつデジタル形において記憶されるビデオ信
   号プロセッサであつて、ＡＤ変換およびデジタル信号の
   、第１の一時メモリへの書込みのために第１クロック信
   号が使用されかつ読出しのために第２クロック信号が供
   給される前記第１の一時メモリの出力側に、信号ドロッ
   プアウト個所を補償する回路が接続されておりかつ該回
   路の出力側には、デジタル信号が第２クロック信号によ
   つて書込まれかつデジタル信号が第３クロック信号によ
   って読出される第２の一時メモリが接続されている形式
   のものにおいて、前記信号ドロップアウト個所を補償す
   るための回路（１８）に更に、デジタル画像メモリ（３
   １）が接続されておりかつ該デジタル画像メモリ（３１
   ）の出力側は、前記画像メモリ（３１）から取出された
   信号の色成分および輝度成分を別個に処理するための回
   路（３３、３４、３５、３６）に接続されていることを
   特徴とするビデオ信号プロセッサ。 ２、画像メモリ（３１）に供給されるデジタル信号は、
   カラーテレビジョン信号として供給されるビデオ信号の
   ＡＤ変換（■ｇｅｓｃｈｌｏｓｓｅｎｅ　Ｃｏｄｉｅｒ
   ｕｎｇ）によつて導出されたものである特許請求の範囲
   第１項記載のビデオ信号プロセッサ。 ３、画像メモリの出力側に、１走査線遅延回路（３３、
   ３４）、加算回路（３５）および信号スイッチ（３６）
   が、次のように後置接続されている、即ち第１フィール
   ド期間中輝度信号および色信号が１フィールドに所属す
   るデジタル信号から取り出されかつ第２フィールド期間
   中同じフィールドの２つの連続的に続く走査線の輝度信
   号が補間されかつ色信号が同じフィールドの色信号の繰
   返しによつて取出されるように、後置接続されている特
   許請求の範囲第２項記載のビデオ信号プロセッサ。 ４、信号スイッチ（３６）の出力信号はそれぞれＤＡ変
   換器（３８、３９）に供給され、かつ色信号に対して設
   けられているＤＡ変換器（３９）の出力は、バンドパス
   フィルタ（４３）および色副搬送波位相回路（４４）を
   介して加算回路（４２）の一方の入力側に供給され、か
   つ輝度信号に対して設けられているＤＡ変換器（３８）
   の出力は、ローパスフィルタ（４０）および等化回路（
   ４１）を介して前記加算回路（４２）の他方の入力側に
   供給され、かつ色副搬送波位相回路（４４）は、色同期
   信号と基準搬送波との間の位相比較を用いて制御可能で
   ある制御可能な移相器を含んでいる特許請求の範囲第３
   項記載のビデオ信号プロセッサ。 ５、情報担体から取出されたビデオ信号がデジタル信号
   に変換され、該デジタル信号は時間エラー補正および信
   号消失補償後デジタル画像メモリに書込まれる、ビデオ
   信号プロセッサにおいて、前記画像メモリ（３１）に供
   給されるデジタル信号に、該デジタル信号の、フィール
   ド列およびそれぞれのカラーテレビジョン方式によつて
   規定される、色副搬送波のシーケンスを考慮した基準カ
   ラーテレビジョン信号に対する時間的関係に関する情報
   を含んでいる識別信号が付加され、かつ前記画像メモリ
   の後に、これら情報を評価するための回路が設けられて
   おり、該回路は前記画像メモリ（３１）の後に設けられ
   ている信号スイッチ（３６）を、前記メモリから読出さ
   れた信号がフィールド列および色副搬送波切換時相に関
   して基準カラーテレビジョン信号に整合されるように、
   制御することを特徴とするビデオ信号プロセッサ。 ６、情報担体から取出されたビデオ信号がデジタル信号
   に変換されかつデジタル形において記憶されるビデオ信
   号プロセッサであつて、ＡＤ変換およびデジタル信号を
   第１の一時メモリに書込むために第１クロック信号が使
   用され、読出しのために、第２クロック信号が供給され
   る前記第１一時メモリの出力側に、信号ドロップアウト
   個所を補償する回路が接続されておりかつ該回路の出力
   側に、デジタル信号が第２クロック信号によつて書込ま
   れかつデジタル信号が第３クロック信号によつて読出さ
   れる第２の一時メモリが接続されている形式のものにお
   いて、デジタル信号は、速度エラーを求めるための回路
   （１６）に供給されかつ該速度エラーを求めるための回
   路（１６）の出力信号は、第１および第３クロック信号
   の発生のために設けられているクロック発生器（１４、
   ２５）に、第１および第３クロック信号の周波数を制御
   するために供給されることを特徴とするビデオ信号プロ
   セッサ。 ７、第１の一時メモリは、書込み−読出しメモリ（ＲＡ
   Ｍ）（１７）が接続されているＦＩＦＯ回路（１３）に
   よつて形成されている特許請求の範囲第６項記載のビデ
   オ信号プロセッサ。 ８、ＡＤ変換の前に、供給されたビデオ信号中に含まれ
   ている色同期信号が、色同期信号の振幅を一定に保持す
   る制限器およびフィルタ回路（５）によつて導き出され
   る特許請求の範囲第６項記載のビデオ信号プロセッサ。 ９、ＰＡＬカラーテレビジョン方式に相応する色同期信
   号において走査線毎に交番する位相は、ＡＤ変換の前に
   切換えられる特許請求の範囲第８項記載のビデオ信号プ
   ロセッサ。 １０、第１クロック信号の位相を制御するための第１ク
   ロック発生器（１４）に、ＡＤ変換の前にビデオ信号に
   挿入された、前以つて決められた関数に従つて第１の値
   から第２の値に移行する信号の標本化によつて導出され
   る制御信号が供給される特許請求の範囲第６項記載のビ
   デオ信号プロセッサ。 １１、前以つて決められた関数に従つて第１の値から第
   ２の値に移行する信号は、パルス発生回路から送出され
   る水平同期パルスに結合されており、かつパルス発生回
   路は、チャネルスイッチ（５９）、復調器（６０）並び
   にパルス分離回路（６１）を含んでおり、かつ前記チャ
   ネルスイッチ（５９）の入力側（５７、５８）に、２つ
   の磁気ヘッドからビデオ信号が供給可能でありかつ前記
   チャネルスイッチ（５９）は走査線掃引期間の間に切換
   られる特許請求の範囲第１０項記載のビデオ信号プロセ
   ッサ。 １２、第１および第２のクロック発生器（１４、２５）
   に、高精度のクロック信号（Ｃ２）が供給可能でありか
   つ供給された高精度のクロック信号に対して、発生され
   るクロック信号（Ｃ１、Ｃ３）の位相および周波数偏差
   が供給されるデジタル信号によつて制御可能である特許
   請求の範囲第６項記載のビデオ信号プロセッサ。 １３、デジタル加算器（１０１）の出力側（１０２）が
   レジスタ（１０５）を介して前記デジタル加算器（１０
   １）の第１入力側（１０３）に接続されておりかつ更に
   前記デジタル加算器（１０１）の第２入力側（１０４）
   に、水平同期パルスによつてトリガされて、短期間第１
   の値が供給可能でありかつ残りの走査線期間の間別の値
   が供給可能である、少なくとも１つのデジタルクロック
   発生器（１４、２５）が使用されていることを特徴とす
   るビデオ信号プロセッサ。 １４、別のレジスタ（１０７、１１１）が第２入力側（
   １０４）に前置接続されており、前記レジスタによつて
   水平同期パルスに依存してその都度前記第２入力側（１
   ０４）の複数の高い位の桁が第１の値に対する入力側（
   １１０）に接続可能でありまたは複数の低い値の桁が第
   ２の値に対する入力側（１０９）に接続可能である特許
   請求の範囲第１３項記載のビデオ信号プロセッサ。 １５、デジタル加算器（１０１）およびレジスタ（１０
   ５）は２０の２進桁用に構成されている特許請求の範囲
   第１４項記載のビデオ信号プロセッサ。 １６、レジスタ（１０５）のクロック入力側（１０６）
   に、周波数が一定でありかつ発生すべきクロック信号の
   周波数の領域にあるクロック信号が供給され、かつ第２
   の値の領域の相応の選択によつて、前記レジスタ（１０
   ５）の出力信号の周波数が、供給されるクロック信号の
   周波数の一部分でありかつ前記レジスタ（１０５）の出
   力側に、ＤＡ変換器（１１５）を介して周波数逓倍器（
   １１６）が接続されている特許請求の範囲第１３項記載
   のビデオ信号プロセッサ。 １７、レジスタ（１０５）とＤＡ変換器（１１５）との
   間に、正弦波振動を形成するための回路（１１４）が設
   けられている特許請求の範囲第１６項記載のビデオ信号
   プロセッサ。 １８、周波数逓倍器（１１６）は、それぞれアナログ乗
   算器（１２１）および出力周波数に設定されているフィ
   ルタ（１２２、１２３、 １２４）を含んでいる複数の倍周器から成る特許請求の
   範囲第１７項記載のビデオ信号プロセッサ。