JPS6267477A - プリント板試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既要〕 本発明は、内部のゲート展開が不可能な集積回路部品（
以下、ＩＣと称する）を搭載したプリント板の回路試験
用に開発された試験装置であって、当該ＩＣの周辺部に
配設されたゲート回路と実装ｒＣ用アダプタとの連携動
作によってプリント板の回路試験時には、試験に障害を
来す該ＩＣの特定の出力ピンがプリント板の回路構成か
ら除外されるようになっている。

〔産業上の利用分野〕

本発明はプリント板の回路試験装置の改良に係り、特に
内部のゲート展開が不可能なｒｃを搭載したプリント板
の試験装置に関する。

〔従来の技術〕

従来、内部のゲート展開が不可能なＩＣをプリント仮に
搭載する場合は該ＩＣの挿抜を容易にするため、プリン
ト板ＱこＩＣを直接実装（半田付け）せずにＩＣソケッ
トを介して実装するソケット実装方式が通例になってい
る。

これはプリント板の回路試験時を配慮したもので、当該
ＩＣは通常の動作時にはプリント板の回路構成要素とし
て使用されるが、プリント板の回路試験時はソケットか
ら抜去され、これを回路構成から除外した上で回路試験
が行われる。

〔発明が解決しようとする問題点〕

しかしながら上記従来のＩＣ実装方法は、高価なＩＣソ
ケットを使用するために製造コストがアップする上、特
に経年変化や動作中の振動衝撃等に起因するＩＣのリー
ドピンとソケット端子との接触不良か懸念される。

〔問題点を解決するための手段〕

本発明は、その実施例図面第１図〜第２図に示すように
、プリント板２０上に半田付は実装されたＩＣｌ０の周
辺部に実装置Ｃ用アダプタ１５を介して該ＩＣ１０の出
力を制御するゲート回路１３が付設された構成になって
いる。

〔作用〕

このように構成されたものにおいては、前記ＩＣ１０に
内蔵されたトライステートコントロール（以下ＴＳＣと
略称する）ではハイインピーダンス化が不可能な出力側
リードピン３ｂからの出力が、前記ゲート回路１３と実
装置Ｃ用アダプタ１５の連携作用によって接地される（
即ち当該出力側リードピン３ｂからの出力が接地される
ことによって、プリント板２０の回路構成から除外され
る）ので、以後の回路をファンクションテスタ１６によ
って自在に制御することが可能となる。

〔実施例〕

以下図面に示した実施例に基づいて本発明の詳細な説明
する。

第１図は本発明に用いるゲート回路の一構成例を示すブ
ロック図、 第２図は本発明の一実施例を示す要部斜視図である。

なお全図を通じて同一符号は同一物を示すものとする。

第１図において、ゲート回路１３は入力側ゲート１１と
、出力側ゲート１２と、入力端子５ａ＋　グランド端子
５ｂ、出力端子５ｃより成るゲート側端子５とを具備し
、プリント板２０上に半田付は実装されたＩＣ１０の周
辺部に配置されている。

そして通常の動作時、入力側ゲート１１から入力側リー
トピン３ａを介してＩＣｌ０に入力されたトライステー
ト人力８は、該ＩＣｌ０に内蔵されているＴＳＣ機能に
よってハイインピーダンス化されて出力側リードピン３
ｂからトライステート出力９として出力される。なお３
０は各構成に対する供給電圧を制御するだめの電圧制御
器である。

ところが３１　Ｉ　Ｃ１０に入力される信号中には前記
ＴＳＣ機能でもハイインピーダンス化されない回路があ
り、この場合は出力側リードピン３ｂからのトライステ
ート出力９を叶Ｆにしなければ回路試験を行うことがで
きない。

従って上記のような場合には、第２図に示す実装置Ｃ用
アダプタ１５とゲート回路１３とによって出力側リード
ピン３ｂの出力をＯＦＦにする操作が必要となる。

以下この操作を第１図〜第２図を用いて説明する。

第２図に示す実装置Ｃ用アダプタ１５は、複数個のアク
ションピン７と、該アクションピン７とファンクション
テスク１６とを結合するための試験用ケーブル１７とを
具備している。

そしてアクションピン７がそれぞれ対応するＩＣ１０の
入力側リードピン３ａ＋　出力側リードピン３ｂ。

入力端子５ａ、出力端子５　ｃ　＋　グランド端子５ｂ
に接触することにより、これら各端子とファンクション
テスタ１６間の回路が構成される。なおグランド端子５
ｂは接地ケーブル１８を介して接地される。

これにより出力側ゲート１２の出力がハイインピーダン
ス化され、Ｉｃｌ０の入力端と出力側とがファンクンヨ
ンテスタ１６によって自在に制御されるようになる。

なお以上述べた実施例は、１ｃ１（１０入出力回路部に
入力側ゲート１１および出力側ゲート１２より成るゲー
ト回路１３を使ったが、例えばショートサーキットのよ
うな回路切断手段を用いても良い。

〔発明の効果〕

本発明は以上説明したように、ゲート回路と実装置Ｃ用
アダプタとの連携動作により、内部のゲート展開が不可
能なＩＣが実装された状態のままでプリント板の総合的
な回路試験を実施し得るため回路試験効率が向上し、特
にＩＣのソケット実装化に起因する接触不良事故の発生
が的確に防止されるといった効果大なるものである。

【図面の簡単な説明】

第１図は本発明に用いるゲート回路の一構成例を示すブ
ロック図、 第２図は本発明の一実施例を示す要部斜視図である。 図中、３は入力側リードビン３ａ、出力側リードビン３
ｂより成るＩＣのリードピン、５は入力端子５ａ。

Claims (1)

1. 【特許請求の範囲】 内部のゲート展開が不可能な集積回路部品（１０）を実
   装したプリント板（２０）の試験装置であって、該試験
   装置は、前記集積回路部品（１０）の周辺部に配設され
   たゲート回路（１３）と、 前記集積回路部品（１０）のリードピン（３）および前
   記ゲート回路（１３）側の端子（５）に当接する複数個
   のアクションピン（７）を有して成る実装集積回路部品
   用アダプタ（１５）とを具備し、 前記プリント板（２０）の通常動作時には、前記ゲート
   回路（１３）の入力側ゲート（１１）を介して入力され
   る信号によって作動する前記集積回路部品（１０）が、
   該プリント板（２０）の回路試験時には、前記ゲート回
   路（１３）と前記実装集積回路部品用アダプタ（１５）
   との連携動作によって前記プリント板（２０）の回路構
   成から除外されるようにしたことを特徴とするプリント
   板試験装置。