JPS626547A - Phase control circuit - Google Patents
Phase control circuitInfo
- Publication number
- JPS626547A JPS626547A JP60144626A JP14462685A JPS626547A JP S626547 A JPS626547 A JP S626547A JP 60144626 A JP60144626 A JP 60144626A JP 14462685 A JP14462685 A JP 14462685A JP S626547 A JPS626547 A JP S626547A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- output
- control voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は位相制御回路に係り、特に不定位相に位相ロ
ックされることを防止した位相制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a phase control circuit, and more particularly to a phase control circuit that prevents phase locking to an indefinite phase.
一般に、所定位相の信号を得る方法として、電圧、制御
形発振器を用いる方法と電圧制御形位相器を用いる方法
とがある。電圧制御形発振器を用いる方法は１本質的に
は周波数引込動作を利用するもので１．系を安定に制御
する上で問題がある。 。Generally, methods for obtaining a signal with a predetermined phase include a method using a voltage controlled oscillator and a method using a voltage controlled phase shifter. One method using a voltage controlled oscillator essentially uses frequency pull-in operation.1. There is a problem in stably controlling the system. .
一方電圧制御形位相器では、系の安定度は上記電圧制御
形発振器を利用した場合に比べ優れているが、位相誤差
の蓄積の問題、不所望位相に位相が ゛ロックされ
る等の問題がある。On the other hand, with a voltage-controlled phase shifter, the stability of the system is superior to that using the above-mentioned voltage-controlled oscillator, but there are problems such as accumulation of phase errors and phase locking to an undesired phase. be.
第２図は、従来の位相制御回路を示す回路図であシ、同
図において、端子Ｐ１には被制御信号である制御すべき
位相情報を有する入力データｘ （ｔ）が印加され、端
子Ｐｔには基準位相情報を有する基準位相データが印加
される。また、端子Ｐ、には位相比較のタイミングを規
定するゲート信号が印加される。FIG. 2 is a circuit diagram showing a conventional phase control circuit, in which input data x (t) having phase information to be controlled, which is a controlled signal, is applied to a terminal P1, and a terminal Pt Reference phase data having reference phase information is applied to. Further, a gate signal that defines the timing of phase comparison is applied to the terminal P.
上記端子Ｐ１に印加されたデータ（第３図（ａ））のエ
ツジ部はエツジ検出回路１によって検出され。The edge portion of the data applied to the terminal P1 (FIG. 3(a)) is detected by the edge detection circuit 1.
このエツジ検出回路１の出力端には、上記入力データ（
第３図（ａ））の変化に応じたデータ（第３図（ｂ））
が出力される。そして上記エツジ検出回路１の出力は位
相比較器の一方入力端子に印加され。The output terminal of this edge detection circuit 1 is connected to the input data (
Data according to changes in Figure 3 (a)) (Figure 3 (b))
is output. The output of the edge detection circuit 1 is applied to one input terminal of the phase comparator.
位相比較器２の他方入力端子には電圧制御形位相器３の
出力が印加される。The output of the voltage-controlled phase shifter 3 is applied to the other input terminal of the phase comparator 2.
上記位相比較器２は１例えば、排他的論理和（エクスク
ルシイブーオア）回路で構成されている。このため制御
電圧によ多端子Ｐ、に印加された基準位相データ（第３
図（Ｃ））を所定位相だけ移相した電圧制御形位相器３
の出力（第３図（ｄ））と。The phase comparator 2 is composed of, for example, an exclusive OR circuit. Therefore, the reference phase data (the third
Voltage controlled phase shifter 3 that shifts the phase of Figure (C)) by a predetermined phase.
(Fig. 3(d)).
上記エツジ検出回路１の出力との排他的論理和演算が位
相比較器２で行なわれる。この排他的論理和演算によっ
て上記エツジ検出回路１の出力と上記電圧制御形位相器
２との位相誤差情報（第３図（ｅ））が得られる。この
誤差情報は電圧情報としてコンデンサＣ０に端子Ｐｓに
印加されるゲート信号に呼応して充電される。また、コ
ンデンサＣ０の充電電圧はループフィルタ４を介して電
圧制御形位相器の電圧制御端子に加えられる。これによ
シ、ヨ記ループフィルター４の出力電圧に応じて、基準
位相データの位相が所定量移相され、最終的には。A phase comparator 2 performs an exclusive OR operation with the output of the edge detection circuit 1. By this exclusive OR operation, phase error information (FIG. 3(e)) between the output of the edge detection circuit 1 and the voltage-controlled phase shifter 2 is obtained. This error information is charged as voltage information to the capacitor C0 in response to the gate signal applied to the terminal Ps. Further, the charging voltage of the capacitor C0 is applied to the voltage control terminal of the voltage controlled phase shifter via the loop filter 4. As a result, the phase of the reference phase data is shifted by a predetermined amount according to the output voltage of the loop filter 4, and finally.
端子Ｐ１に加えられる入力データと端子ｐ、 Ｋ印加さ
ｄる基準位相データとが位相同期するように系が働らく
。The system works so that the input data applied to the terminal P1 and the reference phase data applied to the terminals p and K are phase-synchronized.
との場合に、上記位相比較器２の入力慣号間の位相差と
上記電圧制御多位相比較器３に対する制御電圧との関係
は、第４図に示すような特性となる。In this case, the relationship between the phase difference between the input inertias of the phase comparator 2 and the control voltage for the voltage-controlled multi-phase comparator 3 has a characteristic as shown in FIG.
第４図（ａ）は１位相比較器２の入力間の位相誤差と位
相比較器２の出力電圧との関係を示す。同図（ロ）は、
上記位相比較器２で検出された位相誤差と上記ループフ
ィルタ４の出力電圧との関係を示し。FIG. 4(a) shows the relationship between the phase error between the inputs of the single phase comparator 2 and the output voltage of the phase comparator 2. The same figure (b) is
The relationship between the phase error detected by the phase comparator 2 and the output voltage of the loop filter 4 is shown.
制御電圧の下限をｖＬ、上限をｖＨとしである。第４図
の場合は１位相誤差出力電圧の中心値Ｑ、（Ｖ）は。The lower limit of the control voltage is vL, and the upper limit is vH. In the case of Fig. 4, the center value Q, (V) of the 1-phase error output voltage is.
上記電圧制御形位相器３に対する制御電圧範囲の半値と
略一致するので、安定に負帰還動作が得られ所定位相に
位相側−御される。Since it substantially matches the half value of the control voltage range for the voltage controlled phase shifter 3, a stable negative feedback operation is obtained and the phase side is controlled to a predetermined phase.
しかし１位相比較器２の出力特性と上記電圧制御形位相
器３の入力制御電圧との相対的な関係が第５図になるよ
うな関係にある場合、不所望な位相に引込まれる問題が
発生する。However, if the relative relationship between the output characteristics of the 1-phase comparator 2 and the input control voltage of the voltage-controlled phase shifter 3 is as shown in FIG. 5, the problem of being drawn into an undesired phase may occur. Occur.
即ち１位相検波器２の出力電圧の平衡点電圧がＱ！（Ｖ
）であると、上記電圧制御形位相器３への制御電圧はＱ
ｓ（Ｖ）で平衡となるよう系が動作するが、電源投入過
渡時等の過渡期において電圧制御形位相器３の制御電圧
がＱ、（Ｖ）となったとすると、系は制御電圧を下げる
ように動作する。この状態において制御電圧を下げるよ
うに系が動作すると、平衡電圧とはかけ離れる様に電圧
制御が行なわれ、制御電圧は遂次下がシ、最終的には制
御電圧の下限値ｖＬとなる。That is, the equilibrium point voltage of the output voltage of the 1-phase detector 2 is Q! (V
), the control voltage to the voltage-controlled phase shifter 3 is Q
The system operates to achieve equilibrium at s (V), but if the control voltage of the voltage-controlled phase shifter 3 becomes Q, (V) during a transition period such as when the power is turned on, the system lowers the control voltage. It works like this. When the system operates to lower the control voltage in this state, the voltage is controlled so as to deviate from the equilibrium voltage, and the control voltage gradually decreases until it finally reaches the lower limit value vL of the control voltage.
このため、不所望な位相にロックされることが起き、第
２図において電圧制御形位相器の出力でデータをラッチ
する際、正しいデータのラッチができないという問題が
発生する。いいかえると。For this reason, the device may be locked to an undesired phase, and when data is latched by the output of the voltage-controlled phase shifter in FIG. 2, a problem arises in that correct data cannot be latched. In other words.
従来の位相制御回路にあっては１位相引込過渡時に一担
、不所望な位相に引込まれると、その位相状態から脱し
得ないという問題を有する。Conventional phase control circuits have a problem in that once they are pulled into an undesired phase during one phase pull-in transition, they cannot escape from that phase state.
この発明は上述の点に鑑みて、安定に帰還動作を行なわ
せ、不所望な位相にロックされることのない位相制御回
路を提供することを目的とする。In view of the above-mentioned points, it is an object of the present invention to provide a phase control circuit that stably performs a feedback operation and is not locked to an undesired phase.
〔０発明の実施例〕 以下１図面を参照し、この発明の一実施例を説明する。[0 Example of invention] An embodiment of the present invention will be described below with reference to one drawing.
第１図は、この発明に係る位相側り１回路の一実施例を
示す回路図であり、第１図に記した従来の位相制御回路
と対応する機能ブロックについては同一符号を付し、そ
の説明を省略する。FIG. 1 is a circuit diagram showing an embodiment of one phase-side circuit according to the present invention, and functional blocks corresponding to those of the conventional phase control circuit shown in FIG. 1 are given the same reference numerals. The explanation will be omitted.
第１図中、端子へに入力された基準位相データは端子Ｐ
４に印加される制御電圧に応じて電圧制御形位相器３０
によって移相される。In Figure 1, the reference phase data input to the terminal is the terminal P.
voltage-controlled phase shifter 30 according to the control voltage applied to 4.
The phase is shifted by
この電圧制御形位相器園は、端子Ｐ！に入力された基準
位相データに対して、バッファ３１で正相分を、インバ
ータ３２で逆相分を得て、抵抗ｒ０．バラクタダイオー
ドの容量Ｃ０とにょる移相回路で移相されたベクトル合
成を行なうことで所定位相の出力を端子Ｐ、に得る。This voltage controlled phase shifter has terminal P! With respect to the reference phase data inputted to the reference phase data, the buffer 31 obtains a positive phase part, the inverter 32 obtains a negative phase part, and the resistor r0. An output of a predetermined phase is obtained at a terminal P by performing phase-shifted vector synthesis using a phase shift circuit based on the capacitance C0 of the varactor diode.
いま、バラクタダイオードに印加される電圧に応じた容
量をＣ０とし、電圧制御形位相器加の電圧ベクトルを９
ｍとすると、出力での電圧ベクトル？ＯＵＴは、Ｃ＞＞
Ｃ０，Ｒ＞＞ｒｏの仮定のもとに次式で示される。Now, let the capacitance corresponding to the voltage applied to the varactor diode be C0, and the voltage vector applied to the voltage controlled phase shifter be 9.
If m is the voltage vector at the output? OUT is C>>
It is expressed by the following equation on the assumption that C0, R>>ro.
ここで、バラクタダイオードに印加する電圧を制御電圧
として変化せしめると、上式から判るように、基準位相
データに対して一一〜−の位相が得られる。この範囲で
の位相制御は１位相比較器２の出力をループフィルタ４
で平滑化して得る直流電圧に対応して行なわれる。この
場合１位相制御範囲に応じた臨界制御電圧付近では系が
不安定となる問題があることは前述した通シであるが。Here, if the voltage applied to the varactor diode is changed as a control voltage, as can be seen from the above equation, a phase of 11 to - is obtained with respect to the reference phase data. For phase control in this range, the output of phase comparator 2 is transferred to loop filter 4.
This is done in response to the DC voltage obtained by smoothing it. In this case, as mentioned above, there is a problem that the system becomes unstable near the critical control voltage corresponding to the one-phase control range.
この実施例では、ループフィルタ４で発生する制御電圧
が安定制御電圧内にあるか否かを制御電圧判別回路口で
判別し、この判別結果に応じてスイッチＳＷ、を制御す
る。In this embodiment, a control voltage determining circuit determines whether or not the control voltage generated by the loop filter 4 is within the stable control voltage range, and the switch SW is controlled in accordance with the result of this determination.
即ち、上記制御電圧判別回路（イ）は、ループフィルタ
４の出力電圧が設定した制御電圧範囲の臨界電圧の下限
電圧ｖＬから上限電圧ｖＨまでの範囲内であるか否かを
比較器６１．６２によって判別する。That is, the control voltage determination circuit (A) uses comparators 61 and 62 to determine whether the output voltage of the loop filter 4 is within the range from the lower limit voltage vL to the upper limit voltage vH of the critical voltage of the set control voltage range. Determine by.
この場合、比較器６１．６２によシ制御電圧値がｖＬ′
〜ｖＨの範囲内にないことが検出されると、オアゲート
０Ｖｃパルスが出力される。このパルスは、単安定マル
チバイブレータ刺によりパルス幅伸張され、スイッチＳ
Ｗ、を閉成する。スイッチＳＷ０には制御電圧の上下限
臨界電圧の平均値電圧が印加されており、上記スイッチ
ＳＷ０が閉成されるとコンデンサＣ０の端子電圧は（Ｖ
Ｌ＋ＶＨ）／２に設定される。In this case, the comparators 61 and 62 determine the control voltage value vL'
If it is detected that the voltage is not within the range of ~vH, an OR gate 0Vc pulse is output. This pulse is pulse-width-stretched by a monostable multivibrator prick, and the switch S
Close W. The average voltage of the upper and lower limit critical voltages of the control voltage is applied to the switch SW0, and when the switch SW0 is closed, the terminal voltage of the capacitor C0 becomes (V
L+VH)/2.
このことは、ループフィルタ４の出力が系を正帰還に導
くような制御電圧となった場合に、上記コンデンサＣ６
の端子電圧を強制的に安定電圧に設定し、この後に系を
負帰還動作とし上記電圧制御形位相器Ｘの出力を所定位
相とする。これによシ基準位相データＣｏ（ｔ）と入力
データｘ（ｔ）との相対的位相差が「０」となるような
系の帰還動作を確保する。This means that when the output of the loop filter 4 becomes a control voltage that leads the system to positive feedback, the capacitor C6
The terminal voltage of is forcibly set to a stable voltage, and then the system is set to negative feedback operation, and the output of the voltage-controlled phase shifter X is set to a predetermined phase. This ensures feedback operation of the system such that the relative phase difference between the reference phase data Co(t) and the input data x(t) is "0".
上述したように、この発明によれば、ループフィルタの
出力電圧が安定制御電圧範囲内にないことを制御電圧判
別回路口によって判別して、この判別の結果に応じて上
記ループフィルタの出力電圧を所定電圧にクランプする
ので系の正帰還動作を防止し、安定した所定位相を出力
し得る位相制御回路を提供し得るものである。As described above, according to the present invention, it is determined by the control voltage determination circuit port that the output voltage of the loop filter is not within the stable control voltage range, and the output voltage of the loop filter is determined according to the result of this determination. Since the voltage is clamped to a predetermined voltage, a positive feedback operation of the system can be prevented and a phase control circuit capable of outputting a stable predetermined phase can be provided.
このことは、実質的に位相追従範囲を拡大したことに相
当し、負帰還動作領域が拡められ、安定位相を広い位相
範囲において得ることができる。This corresponds to substantially expanding the phase tracking range, expanding the negative feedback operation region, and making it possible to obtain a stable phase over a wide phase range.
なお、上記の説明では位相データがバースト状に到来し
端子Ｐ、に印加されるゲートパルスに応じて位相比較を
行なう例を説明したが、この場合にはバースト間隔にお
けるコンデンサＣ０からの放電による影響によってルー
プフィルタ電圧が不適切となった場合に効果を奏する。In addition, in the above explanation, an example was explained in which phase data arrives in a burst form and phase comparison is performed according to a gate pulse applied to terminal P, but in this case, the influence of discharge from capacitor C0 during the burst interval is This is effective when the loop filter voltage becomes inappropriate.
しかしこの発明は。But this invention...
位相データがバースト状【伝送される場合に限らず、連
続して位相データが到来する場合にも適用でき、系の動
作を安定に保つ効果を得る。It can be applied not only when the phase data is transmitted in burst form, but also when the phase data arrives continuously, and has the effect of keeping the operation of the system stable.
第１図は、この発明に係る位相制御回路の一実施例を示
す回路図であり、第２図は従来の位相制御回路を示す回
路図、第３図、第４図及び第５図は第２図の回路動作を
説明するための特性図である。
２・・・位相比較器。
Ｃ０・・・コンデンサ。
加・・・電圧制御形位相器。
ω・・・制御電圧判別回路。
ＳＷ、、Ｅ、・・・クランプ手段。
代理人弁理士 則近憲佑（ほか１名）
Ｌ−−ｍ−−−−−−−−」
−ぐ−
第１図 ω
第２図
第３図FIG. 1 is a circuit diagram showing an embodiment of a phase control circuit according to the present invention, FIG. 2 is a circuit diagram showing a conventional phase control circuit, and FIGS. FIG. 2 is a characteristic diagram for explaining the circuit operation of FIG. 2; 2...Phase comparator. C0... Capacitor. Addition: Voltage controlled phase shifter. ω...Control voltage discrimination circuit. SW,,E,...clamping means. Representative Patent Attorney Kensuke Norichika (and 1 other person) L--m-------" -gu- Figure 1 ω Figure 2 Figure 3
Claims (1)
前記位相データと位相比較すべき比較位相データが印加
され、両者の位相比較を行なう位相比較器と、 この位相比較器の出力電圧に応じた電圧をホールドする
コンデンサと、 このコンデンサと端子電圧に応じて基準位相を移相し、
前記比較位相データを前記位相比較器の他方入力端に出
力する電圧制御形位相器と、前記コンデンサの出力が安
定制御電圧であるか否かを判別する制御電圧判別回路と
、 この制御電圧判別回路の出力に応じて前記コンデンサの
端子電圧に呼応して前記電圧制御形位相器を制御する制
御電圧を所定電圧にクランプするクランプ手段とを有す
る位相制御回路。[Scope of Claims] A phase comparator, in which input phase data is applied to one input terminal, comparison phase data to be compared in phase with the phase data is applied to the other input terminal, and the phases of the two are compared; A capacitor holds a voltage corresponding to the output voltage of the device, and a reference phase is shifted according to this capacitor and the terminal voltage.
a voltage-controlled phase shifter that outputs the comparative phase data to the other input terminal of the phase comparator; a control voltage determining circuit that determines whether the output of the capacitor is a stable control voltage; and this control voltage determining circuit. clamping means for clamping a control voltage for controlling the voltage-controlled phase shifter to a predetermined voltage in response to a terminal voltage of the capacitor according to an output of the voltage-controlled phase shifter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144626A JPS626547A (en) | 1985-07-03 | 1985-07-03 | Phase control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144626A JPS626547A (en) | 1985-07-03 | 1985-07-03 | Phase control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626547A true JPS626547A (en) | 1987-01-13 |
Family
ID=15366410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144626A Pending JPS626547A (en) | 1985-07-03 | 1985-07-03 | Phase control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626547A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306708A (en) * | 1987-06-09 | 1988-12-14 | Sony Corp | Afc circuit |
| JPS6422113A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Pll circuit |
-
1985
- 1985-07-03 JP JP60144626A patent/JPS626547A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306708A (en) * | 1987-06-09 | 1988-12-14 | Sony Corp | Afc circuit |
| JPS6422113A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Pll circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JPS626547A (en) | Phase control circuit | |
| JPS59123481A (en) | Controller for motor | |
| JP4050303B2 (en) | Phase locked loop (PLL) circuit, phase synchronization method thereof, and operation analysis method thereof | |
| JP3849368B2 (en) | PLL circuit | |
| JP3442931B2 (en) | PLL circuit | |
| JP2000516057A (en) | Frequency locked indicator for FPLL demodulated signal with pilot | |
| JP3097080B2 (en) | Phase locked loop circuit | |
| JPH07212668A (en) | Burst signal occurrence circuit of image processing system | |
| JP3356149B2 (en) | PLL circuit | |
| JPS6329304Y2 (en) | ||
| JPH0287822A (en) | Automatic phase control circuit | |
| JP2979043B2 (en) | Multi-loop gain weakly coupled oscillator | |
| JPH0530089B2 (en) | ||
| JPH06216769A (en) | Pll circuit and digital demodulation circuit provided with the same | |
| JPS5944813B2 (en) | phase synchronized circuit | |
| JPH02180429A (en) | Pll circuit | |
| JP2503747Y2 (en) | PLL circuit | |
| JPH04369188A (en) | Pll lock detector | |
| JPS5822346Y2 (en) | phase synchronized oscillator | |
| JPH05152947A (en) | Phase locked loop circuit | |
| JP2783586B2 (en) | Phase detector | |
| JPH08130468A (en) | Phase-locked circuit | |
| JPH04360417A (en) | Pll circuit | |
| JPH0629837A (en) | Phase locked loop circuit |