JPS6263994A

JPS6263994A - エフエクト装置

Info

Publication number: JPS6263994A
Application number: JP60203791A
Authority: JP
Inventors: 半沢　耕太郎; 重則森川; 利久中村
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-09-14
Filing date: 1985-09-14
Publication date: 1987-03-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、波形メモリを含むデジタル回路と、電圧制
御型フィルタとを用いて構成したエフェクト装置に関す
る。

〔発明のＶｒ景〕

従来より楽器音に対し神々のエフェクト（効果）を付与
して、原音とはかなり相違する音傍を得るようにした所
Ｍエフェクターが棒々開発されているが、これらのエフ
ェクターのうち、出力音を入力側に帰還するフィードバ
ックループを有してものもあるが、単純に出力音を入力
側へ帰還するものであるため出力信号は単調なものであ
り、好ましいものではなかった。

〔発明の目的〕

この発明は、以上の点に鑑みてなされたもので、多様な
エフェクトを入力される原音に付加できるエフェクト装
置を提供することを目的とする。

〔発明の要点〕

この発明は、上述した目的を達成するためになされたも
ので、入力される波形信号をデジタル信号に変換し、そ
のデジタル信号を波形メモリ手段に一度書込み、この書
込まれたデジタル信号を複数の波形読出・書込チャンネ
ルにて読出し、アナログ信号に変換して音響出力とし、
更にこのアナログ信号の少なくとも１つを電圧制御型Ｖ
イルタを介して音色制御した後入力信号として帰還する
フィードバックループを設けたことを要点とする。

〔実施例〕

以下、本発明を、外音信号をＰＣＭ（ＰｕｌｓｅＣｏｄ
ｅｄ　　Ｍｏｄｕｌａｔｌｏｎ）などの変調を行ってデ
ジタル記録し、それをキーボード楽器の音源信号として
用いることができる所謂サンプリング機能を有する電子
楽器を用いて構成した一実施例に３　一つき説明する。

第１１￥１は、本実施例の回路Ｗｔ成を示し、入力（１
号（ＩＮ）は、入力アンプ１にて適宜増幅された後、ア
ナｐグ加算回路２に供給され、フィルター３に供給され
て不要な高斌成分を適当に除去された後、サンプル・ホ
ールド回路（８／Ｈ）５にて適当なサンプリング周波数
で、サンプリングされ、しかる後、Ａ／ＤｔＲ換器６＃
こ供給される。Ａ／Ｄ変換器６では、入力するアナログ
信号を対応するデジタル（６号に変換し、発音制御部８
に供給する。

この発音１１７１１ｍ部８は、例えば４つの波形読出中
叢込チャンネル／ｆｒ−備え、夫々独立的に波形メモリ
７に対する波形信号の書込み才たは読出しができる◎ この発音制＃部８は、マイクロコンピュータ尋からなる
ＣＰＵ９からの制御に基づき動作するようになっており
、その１１ｐ細は後述するが、この発音制御部８の４つ
の波形読出・書込チャンネルに対応して時分割的に最大
４皆に対応するデジタル信号が、波形メモリ７から読出
されて、Ｄ／Ａ変換器ｌＯに時分割的に印加され、しか
る後、サンプルｌホー／ｌ／ド回路（Ｓ　／　Ｈ）　１
１　ａ　〜１１　ｄに供給される。

このサンプル・ホールド回路１１ａ〜ｌｉｄは、後述す
るようなタイミング信号口〜歇４によって、各時分割処
理チャンネル時間毎に、サンプリング動作を行う。

そして、このサンプルψホールド回路１１ａ〜ｌｉｄに
ホールドされた電圧信号は、ＶＣＦ（１！圧制御型フイ
ルタ）１２ａ〜１２ｄに、対応して供給される０この夫
々のＶＣＦ１２ａ−１２ｄには、後述する電圧信号ＦＣ
ＶＩ−ＦＣＶ４が供給され、この電圧信号ＦＣＶＩ−Ｆ
ＣＶ４に従って、夫々独立的にフィルタリング処理がな
される０そして、こ（１’）　Ｖ　ＣＦ　１２　ａ−１２ｄ　ハ
、ＶＣＡ（電圧制御型増幅器）　１３ａ〜１３ｄへフィ
ルタリング後のアナログ波形信号を送出する。

このＶＣＡ１３ａ〜１３ｄは、供給される制御電圧信号
ＡＣＶ１〜ＡＣＶ４により独立的にその増幅率が制御さ
れ、ＶＣＦ１２ａ〜１２ｄより供給される波形信号に対
する出力レベル、あるいは青葉エンベロープが決定され
る。

そして、この■ＣＡ１３ａ〜１３ｄの出力信号は夫々各
チャンネルの出力ＯＵＴ　１〜０ＵＴ４として、外部に
送出され、適宜増幅された復音・４Ｍ号として放音され
ることになる。また、このＶＣＡ１３ａ〜１３ｄの出力
は、アナログ加算回路１４１こ供給され、ミックスされ
て、ミックス出力ＯｔＪ　ＴＭＩＸとして、外部１こと
り出すことも可能きなっている。

また、上述した第４チヤンネルに対応する■ＣＦ１２ｄ
の出力と、アナログ加算回路１４の出力とは、上述した
ＣＰＵ９からの制御信号に従って切換動作をするアナロ
グスイッチ１５に供給されるＯこのアナログスイッチ１５は、ＶＣＦＩ　２ｄの出力と
、アナログ加算回路１４の出力とを選択して、Ｖ　ＣＡ
　ＩＥＥＭｍｍ＃１ｌｌｆＮＧ）　１６１ｃ供給する。

ＶＣＡｔ６では、供給されるＭｊ御電圧信号ＡＣＶ。

ζこ応じて増幅し、上述したアナログ加算回路２にフィ
ードバックして供給するようになる。

従って、入力アンプｌを介して供給される外音信号と、
波形メモリ７を読出して得られる波形信号とをこのアナ
ログ加算回路２にて混合して、再度、波形メモリ７に供
給することができ、いわゆるオーバーダビング機能を本
実施例では一現することが可能となる。なお、オーバー
ダビングをしないときは、ＶＣＡＩ６に対する電圧制御
信号ＡＣＶＯをゼロレベルに設定する。

スイッチ１５、ＶＣＡＩ　６を介して与えられ、入力信
号とともｉこ再度サンプル・ホールド回路５、Ａ／Ｄ変
換器６によってデジタル化されて、波形メモリ７に書込
まれる。その結果、入力信号（ＩＮ）に対し、適宜ＶＣ
Ｆ’１２ｄでフィルタリングした出力信号を帰還入力す
ることができる。従って、フィードバックループを通過
する都度徐々に原音信号の高調波成分を減少してゆくエ
フェクトが実現できることになる。また、ＶＣＡＩ６に
て、適宜音電レベルを例えば減少してゆくエフェクトも
実現できる。

図中符号４は、演萎鍵や各種制御スイッチを有するキー
ボードと、各種状態表示を行う液晶表示パネル等とから
なるキーボード中表示部であって、ＣＰＵ９とこのキー
ボード・表示部４とはデータの授受を行う。

また、このＣＰ　Ｕ　９は、ソフト処理によって、）を
、発生するためにデジタル信号を１）　／　Ａ変換器群
１７に供給し、夫々の電圧信号に変換せしめるＯこのＤ／Ａ変換器群１７は、制御信号Ｃ■の個数に対応
する個数の１）／Ａ変候器を有していてもよく、あるい
は、ひとつのＩ）　／　Ａ変換器を時分割的に使用し、
サンプル・ホールド回路と組合せて、必要な個数の制御
信号Ｃｖを得てもよい。

次に、発音制御部８の詳細回路構成を第２図を用いて説
明する。

Ａ／Ｄ変換器６から供給されるデジタル信号は、ゲート
８１を介して、波形メモリ７に供給されるほか、ゲート
８２を介してＤ／Ａ変換器ｌＯへ送出される。

上述のゲート８１に対しては、ＣＰＵ９が発生する制御
指令に基づき、この発音制御部８内部の図示しない制御
回路から発生するリードライト信号）１．／Ｗが供給さ
れて、開閉制御がなされる。

即ち、波形メモリ７に波形信号を書込む場合はこのゲー
ト８１は開成され、波形メモリ７から波形信号を読出す
場合は、このゲー）８１は閉成される。

才た、上記ゲート８２には、制御回路からの制御信号１
こ基づき開閉信号発生装ｆｌｆｔ８３からのゲート信号
Ｇａ　ｔ　ｅが与えられ、上記ゲート８１を介して供給
されるデジタル信号を出力する場合、もしくは波形メモ
リ７から読出されたデジタル信号を出力する場合に限り
、このゲート８２は開成され、その他の場合は、このゲ
ート８２は閉成されて、その出力はゼロレベルに設定さ
れる。

第２図中符号８４は、４段の所定ビット数からなるシフ
トレジスタから構成されたアドレスレジスタであり、後
述するマスタークロックφ露で、シフト１１作が行われ
る。そして、このアドレスレジスタ８４は、４チヤンネ
ルのアドレスレジスタとして時分割的に動作することに
なり、その最終段の内容は、波形メモリ７に対しアドレ
スデータとして供給され、上述したゲート８１を介して
入力する波形（ｒｆｉ号を、リードライト信号Ｒ，／Ｗ
がＬｏｗレベルのときに限り、当該メモリアドレスに誓
込み、また波形メモリ７から、上記リードライト信号Ｒ
／ＷがＨｉｇｈレベルのときに、デジタル信号を当該メ
モリアドレスから読出すようになる。

また、上記アドレスレジスタ８４の内容は、ゲート８５
に供給されるほか、開閉ｆ１号発生装腺８３、図示しな
い制御回路に供給される。

上記ゲート８５を介したアドレス信号は、加算８４にフ
ィードバックされる。

また、この加算器８６には、ゲート８７を介して、制御
回路からイニシャルアドレス１６人）が供給される。

即ち、ゲート８５＃こはロード信号ＬＤが直接供給され
、ゲート８７には、インバータ８８を介して反転されて
与えられ、ロード信号ＬＤがＬｏｗレベルであれば、制
御回路からのイニシャルアドレス（ＣＡ）がゲート８７
が開成することにより加算器８６に供給され、一方上記
ロード信号ＬＤがＨｉ　ｇ　ｈレベルであれば、ゲート
８５が開成して、アドレスレジスタ８４からの内容が加
算器８６に供給される。

上記加算器８６には、クロック発生回路８９からりｐツ
ク信号が与えられ、音階周波数に従って波形メモリ７か
らデジタル信号を読出す際は、制御回路からのピッチデ
ータに応じたレートでりｐツク信号が加算器８６に与え
られるが、エフェクト装置として本実施例が機能すると
きは、常時クロック信号が、このクロック発生回路８９
から発−生し、加算器８６に供給されることになる。

第３図は、波形メモリ７のエリア分割の状態を示してお
り、例えばＮ個の波形情報が可変長で記録できるように
なっている。

次に、本実施例の動作につき説明する。第４図は、発音
制御部８の複数チャンネルの時分割処理状態ト、サンプ
ルホールド回路１１　ａ　Ｎ１１　ｄ　ニ供給するタイ
ミング信号１〜【４との関係を示しており、上述したよ
うに、本実施例では４つの波形読出・書込チャンネルを
時分割構成で実現しており、各波形読出・書込チャンネ
ル毎に、読出しくリード）処理を行うか、書込（ライト
）処理を行うかを選択的に指定できるようになっていて
、第４図に示す状態では、チャンネル１（ｃｈｉ）の処
理によって波形メモリ７に、フィルター３、サンプル・
ホールド回路５、Ａ／Ｉ）変換器６を介して得られる波
形信号を書込むようになっており、その他のチャンネル
２〜４（ｃｈ２〜４）は、波形メモリ７から、所定エリ
アのデジタル波形イぎ号を読出すことが可能となってい
る。

また、上述したタイミング信号ｕ〜ｔ４は、夫々のチャ
ンネル（ｃ　ｈ　１〜４）に対応する時間に、ｈｉｇｈ
レベルをとるようになっていて、各チャンネル時間でＤ
／Ａ変換器ｌＯから出力するアナログ波影信号を、サン
プル参ホールド回路１１１〜ｌｉｄにて、サンプリング
し、以降ホールドするようになる。

また、発音制御部８の各波形読出−書込チャンネルは、
独立的にリード９ライトするエリアを指定できるように
なっていて、例えば、チャンネル２％　３．４で、第３
図のトーン１，２．３を読出し、それをＶＣＦ１２ｂ　
〜１２ｄ、ＶＣ”Ａ１３ｂ　〜１３ｄへ供給し、必要に
応じて外部音信号とミキシングした後、サンプル参ホー
ルド回路５、Ａ／Ｄ変換器６を介して入力させ、チャン
ネルｌの処理によって、トーンＮとして、再び波形メモ
リ７に記録する。即ちオーバーダビング処理を行わせる
こともｉＪ能である。

また、ＣＰＵ９からアナログスイッチ１５に対し、切換
信号を送出して、チャンネル４の処理によって波形メモ
リ７から読出された波形イハ号をサンプル・ホールド回
路１ｉｄＳＶＣＦ１２ｄを介して、更にＶＣＡ１６に印
加するようにし、このようにして得られる波形信号を、
アナログ加算回路２へ供給し、以下上述したのと同様に
して外部音信号とミキシングした後、波形メモリ７の所
定エリアに書込むようにすることもできる。

次に、本実施例を、エフェクト装置として使用した場合
の動作につき第５図及び第６図を参照して説明する。

先ず、この動作を行うための波形メモリ７の使用領域は
、第６図番こ示すとおリアドレスｎ”−’ｍまでとする
と、発音制御部８内の制御回路は、第２図に示すアドレ
スレジスタ８４に対し、イニシャルアドレスとしてチャ
ンネルｌ　　（ｃｈｉ）にあってはｎ、チャンネル２（
ｃｈ２）にあってはｎ−１、チャンネル３（ｃｈ３）に
あってはｎ−３゜チャンネル４　（ｃｈ４）にあっては
ｎ−６を入力する。

即ち、第５図に示すように、チャンネルｌ〜４の１サイ
クル間、ロード信号ＬＤをＬｏｗ　　レベルにセットし
、イニシャルアドレス（ＣＡ）として、チャンネル１に
ついてはｎ−１％チャンネル２についてはｎ−２、チャ
ンネル３についてはｎ−４、チャンネル４についてはｎ
　−７を入力し、加算器８６で＋１処理をして、上述し
た夫々の値をアドレスデータとして設定する。

そして、チャンネル１を、Ａ／Ｄ変換器６からのデジタ
ル信号を波形メモリ７に順次書込む処理を行うように、
上記リードライト信号Ｒ／ＷをＬｏｗ　レベルに設定し
、その他のチャンネル２〜４は、波形メモリ７からチャ
ンネルｌにて波形メモリ７番こ直前に書込んだデジタル
信号を読出す処理を行うように、上記リードライト信号
Ｒ／Ｗを）（ｉｇｈレベルに設定する。

才た、開閉信号発生装置８３からは、チャンネル１のタ
イミングでは、常に上記ゲート８２を開成するゲート信
号Ｇａ　ｔ　ｅを発生し、その他のチャンネル２〜４で
は、アドレスレジスタ８４が、第６図に示すアドレスｎ
以降を指定するようになったときにはじめて、ゲート８
２を開成するよう番こする。

その結果、波形メモリ７には、チャンネル１の動作によ
って、第６図に示すように波高値ｆ　（ｒｌ）、ｆ　（
ｎ＋１）　、ｆ　（ｎ＋２）　、・・・・・・が書込ま
れてゆくと共に、そのデータは、ゲート８２を介してＤ
／Ａ変換器１０に供給され、サンプル脅ホールド回路１
１　ａ　ｓ　Ｖ　ＣＦ　１２　ａ　ｓ　Ｖ　ＣＡ　１３
　ａを介して音響信号に変換され、放音出力されること
になる。

また、チャンネル２においては、第５図に示すとおりチ
ャンネルｌの動作によって波形メモリ７に書込まれたデ
ジタル信号を４チャンネル時間ディレィかけて、即ちＩ
Ｔ（Ｔ＝４Ｘチャンネル時間）おくれで、波形メモリ７
から読出し、同様にチャンネル３においては、３Ｔデイ
レイかけて読出し、チャンネル４においては６Ｔデイレ
イかけて読出すようになる。

即ち、各チャンネル２〜４はイニシャルアドレス（ＣＡ
）として設定した差の値だけ、時間的にずれて第６図１
こ示す波高値に対応するデジタル信号を１）　／　Ａ変
換器１０Ｊこ送出する。

その結果、チャンネル２〜４の波形信号は、■ＣＦ１２
ｂ−１２ｄ、ＶＣＡ１３ｂ−１３ｄを介して出力され、
原音であるチャンネル１の波形信号とは別の音色・音量
制御をして音―出力きすることもできる。

以下、チャンネル１が、Ａ／Ｄ変換器６を介して供給さ
れる波形信号を波形メモリ７に書込み、それをチャンネ
ル２では時間をＩＴずらせて、チャンネル３では時間を
３Ｔずらせて、チャンネル４では時間を６Ｔずらせて夫
々波形メモリ７から読出し、４個の音を同時発生してゆ
き、第６図の波形メモリ７のアドレスｍに、アドレスデ
ータが到達すれば、イニシャルアドレスをｎ−１として
再入力して、チャンネルｌでは波形メモリ７のアドレス
ｎから再度新たな波形信号を書込み、且つそれをチャン
ネル２〜４は読出すようにすれば継続して、長時間のび
譬に供し得るようになる。

そして、この演奏の際に、ＣＰＵ９からスイ、。

チ１５に対し切換信号を出力して、ＶＣＦ１２ｄからの
出力信号を、ＶＣＡ１６へ供給するようにする。ＶＣＡ
１６では、制御電圧信号ＡＣＶｏによって、増幅率が設
定され、その増幅レベルでもって上記アナログ加算回路
２に対する波形信号を供給する。

従って、編４チャンネルの読出処理によって波形メモリ
７に誓込才れた波形信号が、フィードバックされて、再
びＡ／Ｄ変換器６にてデジタル信号に変換された後、チ
ャンネルｌの書込処理によって、上述した６Ｔのディレ
ィ時間をもって波形メモリ７に書込まれることになる。

そして、この再び書き込才れる波形信号は、ＶＣＦ１２
ｄ、ＶＣＡ１６で、音色、ｆｌｉｔが可変制御サレルタ
メ、このｖＣＦ１２ｄ１スイッチ１５、ＶＣＡＩ６等か
らなるフィードバックループを通過する夏毎に、例えば
？ｉ＆調波成分が徐々に減少し、且つ音量が徐々に減少
してゆくというエフェクトを実現でき、しかも、このよ
うにしてフィードバックループを介して波形メモリ７に
書書込みされた波形信号が、夫々ディレイタ４９色、音
量を異ならされて、第１チヤンネル〜第４チヤンネルの
出力０ＵＴ１〜４あるいはミックス出力ＯＵＴＭＩＸと
なるから、エフェクトも多様化でき、音楽的にも好まし
い音響を得ることができる。

なお、上記説明では、４チヤンネル全てを動作させて、
４音量時生成を可能としたが、それよりも少ないチャン
ネルを選択的に動作させて、原音と１乃至複数のディレ
ィがかかった音とを出力するようにしてもよい。

また、上記説明では、チャンネル２．３．４のチャンネ
ル１に対するディレィ時間は、ＩＴ、３’１６ｊＩ’と
したが、キーボード・表示部４にて夫々指定ｉｒＪ能で
ある。

なお、上述した実施例にあっては、ＶＣＦ１２゜〜１２
ｄＳＶＣＡ１３ａ　Ｎ１５ｄによって音色と音量とを可
貧制御するようにしたが、更にその他の処理を波形信号
に施してもよい。

また、発音制御部８の回路構成としては、上記実施例の
ように時分割処理により接散の波形読出書込チヤンネル
を構成するもののほか、別個のハードウェアで、つまり
チャンネル数分同じ回路構成のものを使用して、′ｍ数
の波形読出・書込チャンネルを設けるものであってもよ
い。

更に、複数のチャンネルのうち、特定のチャンネルを、
波形メモリ７に波形信号を書込む・書込専用のチャンネ
ルとし、そのほかのチャンネルを、波形メモリ７から波
形信号を読出す読出専用のチャンネルとしてもよい。本
発明での［波形読出・書込チャンネル］とは、読出しと
書込みのいずれか一方のみ、あるいは双方の動作をｉＪ
能としたチャンネルのいずれをも意味するものである。

また、上記実施例は、サンプリング機能を有する電子楽
器に本発明を適用したものであったが、本発明は専用の
回路構成をもつデジタルエフェクト装置として実現する
ことができることは勿論のことである。

また、上記実施例では、■ＣＦ１２ｄの出力のみを帰還
入力すべく、スイッチ１５を介してＶＣＡ１６に与えた
が、アナログ加算回路１４から得られるチャンネル１〜
４の全ての出力をスイッチ供給できるようにスイッチ等
を別設してもよく、その場合には、更に汎用性の向上が
はかれる。

〔発明の効果〕

この発明は、上述したように、簡単な回路構成にて、エ
フェクト装置を実現したため、安価であり、しかも、フ
ィードバックループのなかに、電圧制御型フィルタを設
けたので、音楽的に好ましく、多様な演奏形態をとるこ
とが可能であるという効果を奏する０

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はその全体回路
構成図、第２図は発音制御部８の詳細回路構成図、第３
図は波形メモリ７の分割使用状態図、第４図は本実施例
の基本的動作の説明図、第５図は六≠≠清エフェクト装
置として動作させたときのタイムチャートを示す図、第
６図は第５図の動作状態を説明するための図である。６・・・Ａ／Ｄ変換器、　７・・・波形メモリ、８・・
・発音制御部、　　９・・・ＣＰＵ、１ｇ・Ｉ）／Ａ変
換器、１２　ａ　〜１２　ｄ　”・Ｖ　ＣＰ　。１３　ａ　〜ｌ　３　ｄ−Ｖ　ＣＡ　。１５・・・スイッチ、　　　１６・・・ＶＣＡ。８１、　　８２．　　８５．　　８７　　・・・　ゲ　
−　ト　、８４・・・アドレスレジスタ、８６・・・加算器。

Claims

【特許請求の範囲】

（１）入力波形信号をデジタル信号に変換するアナログ
デジタル変換手段と、このアナログデジタル変換手段から出力するデジタル信
号を記憶する波形メモリ手段と、この波形メモリ手段に対し上記デジタル信号の読出し、
書込み処理を行う波形読出・書込チャンネルを複数有す
る制御手段と、この制御手段の１つの波形読出・書込チャンネルにより
上記アナログデジタル変換手段から供給される上記デジ
タル信号を上記波形メモリ手段に書込ませ、更にこの波
形メモリ手段に書込んだ上記デジタル信号を上記制御手
段の少なくとも２つの波形読出・書込チャンネルにより
読出させる手段と、上記複数の波形読出・書込チャンネルに対応して設けら
れ、夫々独立的にフィルタ特性を可変することができる
複数の電圧制御型フィルタと、上記波形メモリ手段から
上記少なくとも２つの波形読出・書込チャンネルにより
読出される上記デジタル信号をデジタルアナログ変換し
た後夫々対応する上記電圧制御型フィルタに供給し、音
響出力を得る手段と、上記複数の電圧制御型フィルタを介して出力する波形信
号のうち少なくとも１つの波形信号を、上記アナログデ
ジタル変換手段へ帰還入力するフィードバック手段とを具備したことを特徴とするエフェクト装置。
（２）上記アナログデジタル変換手段にて変換されて得
られる上記デジタル信号は、上記制御手段の上記少なく
とも２つの波形読出・書込チャンネルにより上記波形メ
モリ手段から読出される上記デジタル信号とともに、デ
ジタルアナログ変換された後、対応する上記電圧制御型
フィルタに送出されて、夫々音響出力とされることを特
徴とする特許請求の範囲第１項記載のエフェクト装置。
（３）上記制御手段は、上記少なくとも２つの波形読出
・書込チャンネルにより上記波形メモリ手段から上記デ
ジタル信号を読出す際のディレィ時間を可変設定するこ
とができる可変設定手段を有することを特徴とする特許
請求の範囲第１項または第２項記載のエフェクト装置。