JPS62598B2 - - Google Patents

Info

Publication number
JPS62598B2
JPS62598B2 JP53150280A JP15028078A JPS62598B2 JP S62598 B2 JPS62598 B2 JP S62598B2 JP 53150280 A JP53150280 A JP 53150280A JP 15028078 A JP15028078 A JP 15028078A JP S62598 B2 JPS62598 B2 JP S62598B2
Authority
JP
Japan
Prior art keywords
plating
electrolytic copper
hole
chemical
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53150280A
Other languages
English (en)
Other versions
JPS5577196A (en
Inventor
Kazuhiko Nakamura
Akira Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP15028078A priority Critical patent/JPS5577196A/ja
Publication of JPS5577196A publication Critical patent/JPS5577196A/ja
Publication of JPS62598B2 publication Critical patent/JPS62598B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は印刷配線板の製造方法の改良に関する
ものである。
従来、印刷配線板を製造するには、銅張積層板
を素材とし、銅箔を選択エツチングして所望の回
路パターンを形成する、いわゆるサブトラクテイ
ブ法が採用されている。しかしながら、このサブ
トラクテイブ法はエツチング液の排出等による公
害問題や、サイドエツチングによるパターン精度
の低下、その他経済性の悪さ等の問題がある。
このようなことから、最近、公害誘発の抑制、
パターン精度の向上等を改善するために、化学メ
ツキだけでパターンを形成するアデイテイブ法
や、化学メツキと電気メツキを併用したセミアデ
イテイブ法が注目されている。
しかしながら、前者のアデイテイブ法は前記サ
ブトラクテイブ法に比べてスルホールの信頼性が
劣るため、実用的ではない。他方、後者のセミア
デイテイブ法はアデイテイブ法に比べてパターン
の信頼性が向上するものの、下地となる化学メツ
キ層を塩化第二鉄水溶液等で溶解除去する場合、
スルホール内壁及び回路パターンの電気銅メツキ
膜もエツチングされ、しかもスルホール内壁は回
路パターンの部分に比してエツチングの液切れが
悪いために、エツチング度合が該回路パターンの
2〜5倍となる。その結果、スルホール内壁と回
路パターンとの電気メツキ膜間の厚さにバラツキ
が生じて接続性が低下し、しかもスルホール内壁
の断線が起り易く信頼性に欠ける印刷配線板とな
る問題があつた。
一方、上記セミアデイテイブ法の改良手段とし
て、下地となる化学メツキ層を溶解除去する前
に、スルホール及び回路パターンの電気銅メツキ
膜上に錫メツキ、半田メツキを施して、化学メツ
キ層のエツチング時におけるスルホール及び回路
パターンの電気銅メツキ膜のエツチングを防止す
ることが行なわれている。しかし、この方法にあ
つては印刷配線板の製造工程が煩雑化するばかり
か、新たに錫半田メツキの設備が必要となり、生
産性の低下及び生産コストの高騰化を招く欠点が
ある。
これに対し、本発明者は上記欠点を解消するた
めに鋭意研究を重ねた結果、電気銅メツキ処理に
より形成されたスルホール内壁及び回路パターン
上に半田付が可能な不活性化層を形成することに
よつて、スルホール内壁及び回路パターン以外の
下地としての化学メツキ層部分をエツチング液で
溶解除去するに際し、スルホール内壁及び回路パ
ターンの電気銅メツキ膜のエツチングを前記不活
性化層の保護作用により防止でき、さらに製造後
の電気銅メツキ層を不活性化層で外界から保護で
きると共に、該スルホール内壁及び回路パターン
への半田付時にその上の不活性化層が一部残存し
ても良好な半田付けを遂行でき、もつて長期間安
定した半田付性を有し、かつ接続性が良好でスル
ホール内壁の断線のない極めて信頼性の高い印刷
配線板の製造法を見い出した。
すなわち、本発明方法はスルホール孔を有する
化学メツキ用接着剤付基板に化学メツキ処理を施
して化学メツキ層を形成する工程と、孔内壁及び
所望の回路パターン領域を除く化学メツキ層部分
にメツキレジスト膜を被膜する工程と、電気銅メ
ツキ処理を施してメツキレジスト膜から露出した
孔内壁及び回路パターン領域に所望厚さの電気銅
メツキ膜を形成する工程と、電気銅メツキ膜表面
に半田付けが可能な材料からなる不活性化層を被
膜する工程と、メツキレジスト膜を除去後、露出
する化学メツキ層部分を溶解除去せしめる工程
と、を具備したことを特徴とするものである。
本発明に使用する化学メツキ用接着剤として
は、例えばアクリロニトリルゴムとノボラツク
型、レゾール型のフエノール樹脂、或いはエポキ
シ樹脂とからなり、必要に応じてジルコニウム化
合物、シリカ粉を配合したもの等を挙げることが
できる。
本発明に使用する基板としては、エポキシ樹脂
などから成る絶縁基板、或いは内層板を有する多
層基板等を挙げることができる。
本発明における化学メツキ層とは、化学銅メツ
キ層或いは化学ニツケルメツキ層であるが、とく
に化学銅メツキ層は電気抵抗が低く、メツキ厚さ
を均一にできるため有益である。
本発明に使用する不活性化層の材料は半田付時
に半田乗りを阻害せず、かつ下地としての化学メ
ツキ層のエツチング液に対して耐溶解性が優れた
ものであり、具体的にはイミダゾール化合物又は
その塩類等を挙げることができる。
なお、本発明においては、化学メツキ層を電気
銅メツキ膜の材料と異なる化学ニツケルメツキ層
で形成し、かつ不活性化層の材料を選定すること
によつて、電気銅メツキ膜のみに不活性化層を被
着できることから、電気銅メツキ処理後にメツキ
レジスト膜を除去した後、化学ニツケルメツキ層
が露出した状態で不活性化層を形成してもよい。
次に、本発明の実施例を第1図〜第8図を参照
して説明する。
実施例 まず、第1図に示す如くエポキシ樹脂製の基板
1に、アクリロニトリルゴム40重量部、レゾール
型フエノール樹脂20重量部、ビスフエノール型エ
ポキシ樹脂20重量部、シリカゲル10重量部及び硬
化剤10重量部をメチルエチルケトン−ブチルセル
ソルブ混合溶媒で溶媒した化学メツキ用接着剤を
デイツプ方式で塗布し、風乾後160℃で40分間乾
燥して厚さ20μmの接着剤層2を形成した。つづ
いて、この基板の所望部分を第2図に示す如くド
リルで穴明け加工してスルホール孔3を設けた
後、クロム−硫酸混液で親水化処理し、常法に従
つて活性化処理し、さらに化学銅メツキ液に浸漬
してスルホール孔3を含む基板1全面に化学ニツ
ケルメツキ層4を形成した(第3図図示)。その
後、第4図に示す如くスルホール孔3内壁及び所
定の回路パターン領域を除く化学ニツケルメツキ
層4部分にマスク印刷でメツキレジスト膜5を被
覆し乾燥した後、硫酸溶液15%で活性化し、電気
銅メツキ処理を施してスルホール孔3及び回路パ
ターン領域の化学ニツケルメツキ層上に電気銅メ
ツキ膜6を形成した(第5図図示)。
次いで、電気銅メツキ処理後の基板をイミダゾ
ール化合物溶液(四国化成工業(株)製商品名;
グリコートL)に5分間浸漬した後水洗し、スル
ホール孔3及び回路パターン領域の電気銅メツキ
膜6上に半田付可能な不活性化層7を被覆した
(第6図図示)。その後、第7図の如くメツキレジ
スト膜5を剥離した後、過硫酸アンモニウム250
g/、ベンゾトリアゾール1g/からなるエ
ツチング液に浸漬して露出した化学ニツケルメツ
キ層4部分をエツチングして第8図の如きスルホ
ール8及び回路パターン9を有する印刷配線板1
0を得た。
得られた印刷配線板はエツチング工程での電気
銅メツキ膜の溶解が全くなく、接続性が良好で断
線のない信頼性の高いスルホールが形成されてい
ることがわかつた。また、この印刷配線板を1カ
月間放置後、そのスルホールに部品のリード線を
半田により実装したところ、はんだ揚り率は95%
以上で、部品接続信頼性も良好であつた。
以上詳述した如く、本発明によればスルホール
内壁及び回路パターンの電気銅メツキ膜のエツチ
ングを防止でき、さらに、製造後の電気銅メツキ
膜を半田付性の阻害化を招くことなく、外界から
保護でき、もつて接続性が良好でスルホール内壁
の断線がなく、しかも長期間放置しても良好な半
田付性を有する極めて信頼性の高い印刷配線板を
提供できるものである。
【図面の簡単な説明】
第1図〜第8図は本発明の実施例における印刷
配線板の製造工程を示す断面図である。 1……基板、2……接着剤層、3……スルホー
ル孔、4……化学ニツケルメツキ層、5……メツ
キレジスト膜、6……電気銅メツキ膜、7……不
活性化層、8……スルホール、9……回路パター
ン、10……印刷配線板。

Claims (1)

    【特許請求の範囲】
  1. 1 スルホール孔を有する化学メツキ用接着剤付
    基板に化学メツキ処理を施して化学メツキ層を形
    成する工程と、孔内壁及び所望の回路パターン領
    域を除く化学メツキ層部分にメツキレジスト膜を
    被覆する工程と、電気銅メツキ処理を施してメツ
    キレジスト膜から露出した孔内壁及び回路パター
    ン領域に所望厚さの電気銅メツキ膜を形成する工
    程と、電気銅メツキ膜表面に半田付けが可能な材
    料からなる不活性化層を被覆する工程と、メツキ
    レジスト膜を除去後、露出する化学メツキ層部分
    を溶解除去せしめる工程と、を具備したことを特
    徴とする印刷配線板の製造方法。
JP15028078A 1978-12-05 1978-12-05 Method of fabricating printed circuit board Granted JPS5577196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15028078A JPS5577196A (en) 1978-12-05 1978-12-05 Method of fabricating printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15028078A JPS5577196A (en) 1978-12-05 1978-12-05 Method of fabricating printed circuit board

Publications (2)

Publication Number Publication Date
JPS5577196A JPS5577196A (en) 1980-06-10
JPS62598B2 true JPS62598B2 (ja) 1987-01-08

Family

ID=15493510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15028078A Granted JPS5577196A (en) 1978-12-05 1978-12-05 Method of fabricating printed circuit board

Country Status (1)

Country Link
JP (1) JPS5577196A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4983867A (ja) * 1972-12-20 1974-08-12
JPS5027033A (ja) * 1973-07-11 1975-03-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4983867A (ja) * 1972-12-20 1974-08-12
JPS5027033A (ja) * 1973-07-11 1975-03-20

Also Published As

Publication number Publication date
JPS5577196A (en) 1980-06-10

Similar Documents

Publication Publication Date Title
US3698940A (en) Method of making additive printed circuit boards and product thereof
US3854973A (en) Method of making additive printed circuit boards
US4976808A (en) Process for removing a polyimide resin by dissolution
JPS6343470B2 (ja)
JPH02238942A (ja) 銅箔と樹脂との密着性向上方法
JPS62598B2 (ja)
JPS586319B2 (ja) プリント配線板の製造方法
JPS5952557B2 (ja) 印刷配線板の製造法
GB2118369A (en) Making printed circuit boards
JPS6220719B2 (ja)
IE49971B1 (en) Manufacture of printed circuits
JPH05259614A (ja) プリント配線板の樹脂埋め法
JPH0219990B2 (ja)
JPS5843920B2 (ja) 印刷配線板の製造方法
JPS6070797A (ja) 印刷配線板の製造方法
JPS5950239B2 (ja) プリント配線板の製造方法
JPS62248290A (ja) 回路基板の製造方法
JPH02238696A (ja) 銅箔と樹脂との密着性向上方法
JPS5924560B2 (ja) 印刷配線板の製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPH0352238B2 (ja)
JPH0370396B2 (ja)
JPS6016494A (ja) プリント回路板の製造法
JPS60263496A (ja) 配線板の製造法
JPS5932916B2 (ja) 回路基板の製造方法