JPS6257262A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS6257262A
JPS6257262A JP60195945A JP19594585A JPS6257262A JP S6257262 A JPS6257262 A JP S6257262A JP 60195945 A JP60195945 A JP 60195945A JP 19594585 A JP19594585 A JP 19594585A JP S6257262 A JPS6257262 A JP S6257262A
Authority
JP
Japan
Prior art keywords
layer
josephson junction
superconducting layer
superconducting
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60195945A
Other languages
English (en)
Other versions
JPH0260230B2 (ja
Inventor
Mutsuo Hidaka
睦夫 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60195945A priority Critical patent/JPS6257262A/ja
Publication of JPS6257262A publication Critical patent/JPS6257262A/ja
Publication of JPH0260230B2 publication Critical patent/JPH0260230B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はエツチングにより接合領域を規定するトンネル
型ジョセフソン接合素子の製造方法に関し、より詳しく
は量子干渉計等、比較的厚い絶縁層を有するジョセフソ
ン接合素子の製造方法に関する。
(従来技術) 従来例として、第3図にアイ、イー、イー、イー件ラン
ザクジョン・オン・マグネティクス第19巻3号198
3年827ヘーシ(東海林地)(IEEE TRANS
ACTIONS ONMAGNETIC8,vol 1
9. NO,3p827 (1983))で発表された
ジョセフソン接合素子の形成方法を示す。第3図Aに示
すように第1の超伝導層31トンネル障壁層32、第2
の超伝導層33の接合構成層を形成した後フォトレジス
ト34を用いたパターニングを行う。
次に第3図Bに示すように、前記フォトレジスト34を
マスクにしてエツチングを行いジョセフソン接合領域以
外の第2の超伝導体33を除去し、ジョセフソン接合領
域を規定する。その後第3図Cのように、第1の超伝導
層31と第3図りに示す第3の超伝導層36との絶縁を
とるための絶縁層35を被着する。
前記フォトレジスト34を用いリフトオフを行いジョセ
フソン接合、領域上の前記絶縁層35を除去した後、上
部配線36を被着形成して第3図りに示すジョセフソン
接合素子を完成する。
(従来技術の問題点) 一例としてブリッジ型二接合量子干渉計を考える。ブリ
ッジ型量子干渉計ではジョセフソン接合素子の」二に絶
縁層を介して、この量子干渉計に磁界を与える制御線が
形成される。このためジョセフソン接合素子上1面に段
差があると、制御線の段切れや制御線と第3の超伝導層
36との間の短絡が生じる恐れがある。また、上記短絡
を防ぐために、前記絶縁層を厚くすると、制御線と量子
干渉計との磁気的結合が弱く′なる。このためこの量子
干渉計に用いるジョセフソン接合素子は上面を平坦にす
る必要がある。一方この量子干渉計では、制御線との間
の相互インダクタンスが、二つのジョセフソン接合素子
間の絶縁層35の断面積に比例するので、集積度を上げ
るためには絶縁層35の膜厚を増加する必要がある。従
来の製造方法では、絶縁層35の膜厚が増加すると、ジ
ョセフソン接合素子」二面の平坦性を保つために、ジョ
セフソン接合領域を規定するエツチング深さも増加する
必要があった。このためエツチング深さの増加に伴うパ
ターン細りが著しくジョセフソン接合寸法の制御がil
l I、かった。また、前記エツチングに反応性イオン
エツチングを用いた場合、エツチングレートが周辺部と
中央部で異なるため、エツチング深さが増加するほど基
板内でのジョセフソン接合寸法のばらつきが大きくなっ
ていた。
このように、従来の製造方法では、ジョセフソン接合素
子」二面の平坦性と、絶縁層35の膜厚の増加の二つの
要求を同時に満足した場合、ジョセフソン接合寸法の制
御性や均一性が損なわれるという欠点を有していた。
(発明の目的) 本発明は、このような従来技術の欠点を取り除いたジョ
セフソン接合素子の製造方法を提供することを目的とし
ている。
(発明の構成) 本発明によればトンネル型ジョセフソン接合素導層を除
去しかつ少なくとも前記第1の超伝導層の磁場侵入深さ
に相当する膜厚を残すエツチングをジョセフソン接合領
域以外の前記接合構成層に対して行いジョセフソン接合
領域を規定する工程と、前記エツチングにより残された
前記接合構成層上の前記ジョセフソン接合領域以外の部
分に第1の絶縁層を形成する工程と、前記第2の超伝導
層および前記第1の絶縁上の前記ジョセフソン接合領域
を覆う部分に第3の超伝導層を形成する工程と、前記第
2の超伝導層および前記第1の絶縁層上の前記第3の超
伝導層および前記第2の絶縁層上に配線のだめの第4の
超伝導層を形成する工程を含むことを特徴とするジョセ
フソン接合素子の製造方法が得られる。
(発明の詳細な説明) 本発明のジョセフソン接合素子の製造方法においてはジ
ョセフソン接合構成層と上部配線となる第4の超伝導層
の間に第3の超伝導層を形成する工程を有している。こ
の第3の超伝導層の存在により、ジョセフソン接合領域
を規定するエツチングの深さと、絶縁層の厚さを、ジョ
セフソン接合素子上面の平坦性を損なうことなしに独立
に決めることができる。従って、ジョセフソン接合領域
を規定するエツチングの深さを必要最小限にすることが
でき、接合寸法の制御性や基板内での均一性の良いジョ
セフソン接合素子が得られる。
(実施例) 本発明の実施例として第2図に示すブ1ルンジ型二接合
量子干渉計の製造方法を示す。第1図は本実施例の製造
方法を説明するための図であり、第2図に示す量子干渉
計のうちジョセフソン接合素子部分が示しである。以下
、第1図、第2図を用いて本実施例を説明する。第1の
超伝導層11としてニオブをスパッタにより200nm
被着した後、トンネルバリア層12としてニオブ酸化膜
を自然酸化5nmで成長させ、その上に第2の超伝導層
13としてニオブを80nmスパッタで被着し接合構成
層を形成する。次にフォトレジスト14を用いてパター
ニングを行い、CF4を用いた反応性イオンエツチング
で1100nの深さまでエツチングを行い接合領域を規
定する(第1図A)。次に第1の絶縁層15としてSi
Oを1.00nm蒸着した後、フォトレジスト14を用
いたリフトオフで接合領域上のSiOを取り除く(第1
図B)、続いてアルゴンガスを用いたスパッタクリーニ
ングで′接で、接合領域を覆う部分を残して第3の超伝
導層を除去する(第1図C)。その後、第2の絶縁層1
8を400nm蒸着した後、フォトレジスト16を用い
たリフトオフを行い、第3の超伝導層17上の第2の絶
縁層を取り除く。アルゴンガスを用いたスパッタクリー
ニングで、第3の超伝導層17」二のニオブ酸化物や不
純物を除去した後、第4の超伝導層19としてニオブを
200nmを被着する。第4の超伝導層19上にフォト
レジストを用いてパターニングを行い、CF4を用いた
反応性イオンエツチングで、第4の超伝導層19の不要
な部分を除去し、このジョセフソン接合素子の」二部配
線とする(第1図D)。
このジョセフソン接合素子が二つ並んだ基板上(第2図
)に第3の絶縁層21−としてSiO膜を1100n蒸
着した後、第5の超伝導層22としてニオブを200n
mスパッタで被着し、フォトレジストでパターニングを
行い、CF4を用いた反応性イオンエツチングで加工、
成形する。以」二足した工程を経て、第2図に示す二接
合のブリッジ型量子干渉計を製造する。なお第5の超伝
導層22はこの量子干渉計に磁界を与え3の絶縁層18
との段差を解消し、上面を平坦に保つことできる。その
ため接合構成層のエツチングは絶縁層の厚さに関係なく
必要最小限することができ、ジョセフソン接合寸法の制
御性や基板内での均一性を下げることなく回路の集積度
を上げることができる。本実施例では従来例に比べ接合
構成層のエツチング深さが5分の1になっている。
(発明の効果) 以上説明したように、本発明の製造方法を用いれば、接
合構成層と上部配線の間の絶縁層の厚さに関係なく、接
合構成層のエツチング深さを必要最小限にすることがで
きるので、厚い前記絶縁層を用いた場合でも、接合寸法
の制御性や基板内での均一性の良いジョセフソン接合素
子が得られる。
【図面の簡単な説明】
第1図は、本発明によるジョセフソン接合素子の製造方
法を説明するための図、第2図は、実施例による量子干
渉計の断面図、第3図は、従来の製造方法を示すための
図である。 図において 11−9.第1の超伝導層  12・・件ンネル障壁層
1339.第2の超伝導層  14・・・フォトレジス
ト]5・・・第1の絶縁層   160.・フォトレジ
スト17・・・第3の超伝導層  18・・・第2の絶
縁層19・・・第4の超伝導層  21・・・第3の絶
縁層22・・・第5の超伝導層  31−・・・第1の
超伝導層32・・件ンネル障壁層  33・・・第2の
超伝導層34・・・フォトレジスト  35・・・絶縁
層36・・・第3の超伝導層 上盛1ごジ二5r、1院長 第f図 躬づ 第21 旧 図

Claims (1)

    【特許請求の範囲】
  1. トンネル型ジョセフソン接合素子の製造方法において、
    第1の超伝導層上にトンネル障壁層を介して第2の超伝
    導層が被着した接合構成層を形成する工程と、少なくと
    も前記第2の超伝導層を除去しかつ少なくとも前記第1
    の超伝導層の磁場侵入深さに相当する膜厚を残すエッチ
    ングをジョセフソン接合領域以外の前記接合構成層に対
    して行いジョセフソン接合領域を規定する工程と、前記
    エッチングにより残された前記接合構成層上の前記ジョ
    セフソン接合領域以外の部分に第1の絶縁層を形成する
    工程と、前記第2の超伝導層および前記第1の絶縁層上
    の前記ジョセフソン接合領域を覆う部分に第3の超伝導
    層を形成する工程と、前記第2の超伝導層および前記第
    1の絶縁層上の前記第3の超伝導層以外の部分に第2の
    絶縁層を形成する工程と、前記第3の超伝導層および前
    記第2の絶縁層上に配線のための第4の超伝導層を形成
    する工程を含むことを特徴とするジョセフソン接合素子
    の製造方法。
JP60195945A 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法 Granted JPS6257262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195945A JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195945A JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6257262A true JPS6257262A (ja) 1987-03-12
JPH0260230B2 JPH0260230B2 (ja) 1990-12-14

Family

ID=16349584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195945A Granted JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6257262A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904619A (en) * 1987-03-24 1990-02-27 Hitachi Ltd. Method of forming Josephson junction devices
JPH0461178A (ja) * 1990-06-22 1992-02-27 Agency Of Ind Science & Technol ジョセフソン集積回路の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904619A (en) * 1987-03-24 1990-02-27 Hitachi Ltd. Method of forming Josephson junction devices
JPH0461178A (ja) * 1990-06-22 1992-02-27 Agency Of Ind Science & Technol ジョセフソン集積回路の作製方法

Also Published As

Publication number Publication date
JPH0260230B2 (ja) 1990-12-14

Similar Documents

Publication Publication Date Title
EP0063887A1 (en) Method of manufacturing Josephson junction integrated circuit devices
JPS6161280B2 (ja)
JPS6257262A (ja) ジヨセフソン接合素子の製造方法
JP2526402B2 (ja) 超伝導ジョセフソン素子の製造方法
JPS6257263A (ja) ジヨセフソン集積回路の製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPH0234195B2 (ja)
JP2535539B2 (ja) ジョセフソン回路の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS59189687A (ja) ジヨセフソン接合素子の製造方法
JPS62173776A (ja) ジヨセフソン接合素子の製造方法
JPS61115360A (ja) ジヨセフソン集積回路の作製方法
JPH05198851A (ja) ジョセフソン集積回路用抵抗体とその製造方法
JPH02307231A (ja) 半導体装置の製造方法
JPS58125880A (ja) ジヨセフソン接合素子
JPS63205972A (ja) 超伝導回路装置とその製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPS6135577A (ja) ジヨセフソン接合素子
JPS61244078A (ja) 超伝導線路の作製方法
JPH09162449A (ja) 半導体結合超伝導素子の製造方法
JPS63194376A (ja) ジヨセフソン接合素子
JPH04239782A (ja) ジョセフソンデバイスの製造方法
JPS61166083A (ja) ジヨセフソン集積回路の製造方法
JPH03135071A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term