JPS6257250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6257250A JPS6257250A JP19589785A JP19589785A JPS6257250A JP S6257250 A JPS6257250 A JP S6257250A JP 19589785 A JP19589785 A JP 19589785A JP 19589785 A JP19589785 A JP 19589785A JP S6257250 A JPS6257250 A JP S6257250A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- gto thyristor
- base layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は逆導通サイリスタ、特に逆導通ゲートターンオ
フサイリスタ（以下ゲートターンオフサイリスタをＧＴ
Ｏサイリスタと略記する）の素子基板の構造に関する。
フサイリスタ（以下ゲートターンオフサイリスタをＧＴ
Ｏサイリスタと略記する）の素子基板の構造に関する。
逆導通ＧＴＯサイリスタは、同一半導体基板内にＧＴＯ
サイリスクとフライホイールダイオードを作り込んだ半
導体素子であり、通常のＧＴＯサイリスタの如く、単体
のフライホイールダイオードを逆並列接続する必要がな
い。
サイリスクとフライホイールダイオードを作り込んだ半
導体素子であり、通常のＧＴＯサイリスタの如く、単体
のフライホイールダイオードを逆並列接続する必要がな
い。
しかし、従来の逆導通ＧＴＯサイリスタは、ＧＴＯサイ
リスタ領域のｐベース層とダイオード領域のｐエミッタ
層を完全に分離し、かつ高耐圧化することができなかっ
た。すなわち、第２図の如く分離領域１２のｐベース層
部分に溝２０ａを設け、または特開昭５１−３８９８５
号公報に記載のように第３図の如くｎ型層２０ｂを設け
てｐペース層比抵抗Ｒを高めた逆導通ＧＴＯサイリスタ
１０では、ＧＴＯサイリスタ領域１１のｐベース層ｐＢ
とダイオード領域１３のｐエミッタ層ｐを完全に分離す
ることができない。また、第４図の如く、ＧＴＯサイリ
スタ領域１１のｐベース層ｐＢとダイオード領域１３の
ｐエミッタ層ｐを単に分離形成した逆導通ＧＴＯサイリ
スタ１０でに、ダィオード領域１３の逆回復電流がＧＴ
Ｏザイリスタ領域１１に流入するのを防ぐため、分離層
２０Ｃの横方向距離を充分に大きく取らねばならない。
リスタ領域のｐベース層とダイオード領域のｐエミッタ
層を完全に分離し、かつ高耐圧化することができなかっ
た。すなわち、第２図の如く分離領域１２のｐベース層
部分に溝２０ａを設け、または特開昭５１−３８９８５
号公報に記載のように第３図の如くｎ型層２０ｂを設け
てｐペース層比抵抗Ｒを高めた逆導通ＧＴＯサイリスタ
１０では、ＧＴＯサイリスタ領域１１のｐベース層ｐＢ
とダイオード領域１３のｐエミッタ層ｐを完全に分離す
ることができない。また、第４図の如く、ＧＴＯサイリ
スタ領域１１のｐベース層ｐＢとダイオード領域１３の
ｐエミッタ層ｐを単に分離形成した逆導通ＧＴＯサイリ
スタ１０でに、ダィオード領域１３の逆回復電流がＧＴ
Ｏザイリスタ領域１１に流入するのを防ぐため、分離層
２０Ｃの横方向距離を充分に大きく取らねばならない。
従ってアノード電極１４とカソード電極１９の間に電圧
を印加した時ｐｎ接合１６および１６′の近傍に空乏層
２３および２３′がそれぞれ形成さ−，，）Ｌ、、表面
パッシベーション膜２２に近い基板表面゛−′で強度の
大きい電界を生ずるので、高耐圧化に支障を来す。なお
、第２図〜第４図において、１４はアノード電極、１５
，１６．１６’ 、１７はｐｎ接合、１８はゲート電極
、１９はカソード電極、２１は端面パッシベーション樹
脂である。
を印加した時ｐｎ接合１６および１６′の近傍に空乏層
２３および２３′がそれぞれ形成さ−，，）Ｌ、、表面
パッシベーション膜２２に近い基板表面゛−′で強度の
大きい電界を生ずるので、高耐圧化に支障を来す。なお
、第２図〜第４図において、１４はアノード電極、１５
，１６．１６’ 、１７はｐｎ接合、１８はゲート電極
、１９はカソード電極、２１は端面パッシベーション樹
脂である。
本発明の目的は、逆導通ＧＴＯサイリスクのＧＴＯサイ
リスタ領域とダイオード領域の完全な分離を、高耐圧化
の可能な方法てよって行ない、ターンオフ特性の良好な
高耐圧逆導通ＧＴＯサイリスタを提供することにある。
リスタ領域とダイオード領域の完全な分離を、高耐圧化
の可能な方法てよって行ない、ターンオフ特性の良好な
高耐圧逆導通ＧＴＯサイリスタを提供することにある。
この目的を達成するため、本発明では、ＧＴ０サイリス
タ領域のｐベース層とダイオード領域のｐエミッタ層を
分離形成し、かつ前記ｐベース層と前記ｐエミッタ層の
間の分離領域にｐ型の電界緩和層を設け、アノード電極
とカソード電極の間に電圧が印加された時の分離領域表
面での空乏層の伸びを大きくすることによって、ＧＴＯ
サイリスク領域とダイオード領域の完全な分離と高耐圧
化を同時に実現した。
タ領域のｐベース層とダイオード領域のｐエミッタ層を
分離形成し、かつ前記ｐベース層と前記ｐエミッタ層の
間の分離領域にｐ型の電界緩和層を設け、アノード電極
とカソード電極の間に電圧が印加された時の分離領域表
面での空乏層の伸びを大きくすることによって、ＧＴＯ
サイリスク領域とダイオード領域の完全な分離と高耐圧
化を同時に実現した。
以下、本発明の一実施例を第１ａ図および第４ｂ図によ
シ説明する。第１図〜第３図と同一符号は、同一または
相当部分を示す。
シ説明する。第１図〜第３図と同一符号は、同一または
相当部分を示す。
第１ａ図に平面図、第１ｂ図に断面図を示す逆導通ＧＴ
Ｏサイリスタ１０は、ＧＴＯサイリスク領域１１のｐベ
ース層１）Ｂとダイオード領域１３のｐエミッタ層ｐを
分離形成し、分離領域１２にｐ型の電界緩和層２０ｄを
形成したものである。
Ｏサイリスタ１０は、ＧＴＯサイリスク領域１１のｐベ
ース層１）Ｂとダイオード領域１３のｐエミッタ層ｐを
分離形成し、分離領域１２にｐ型の電界緩和層２０ｄを
形成したものである。
この場合、電界緩和領域２０ｄは公知の選択拡散技術に
よ［ｐイー２層Ｉ）ｎおよびｐエミッタ層ｐと同時に拡
散形成することができる。
よ［ｐイー２層Ｉ）ｎおよびｐエミッタ層ｐと同時に拡
散形成することができる。
本実施例のアノード電極１４とカソード電極１９の間に
規定の電圧を印加すると、ｐｎ接合１６および１６′の
近傍に空乏層２３が形成される。その際、電界緩和層２
ｎｄは、例えば５ｉｏ２などからなる表面パッシベーシ
ョン膜２２に近い基板表面で空乏層２３を分離領域１２
全体に広げ、その電界強度を低下させることができる。
規定の電圧を印加すると、ｐｎ接合１６および１６′の
近傍に空乏層２３が形成される。その際、電界緩和層２
ｎｄは、例えば５ｉｏ２などからなる表面パッシベーシ
ョン膜２２に近い基板表面で空乏層２３を分離領域１２
全体に広げ、その電界強度を低下させることができる。
従って、本実施例によれば、ＧＴＯサイリスタ領域１１
のｐベース層１）Ｂとダイオード領域１３のｐエミッタ
層ｐを完全に分離し、かつ高耐圧化を実現することがで
き、ターンオフ特性の良好な高耐圧逆導通ＧＴＯサイリ
スタ１０を提供することができる。
のｐベース層１）Ｂとダイオード領域１３のｐエミッタ
層ｐを完全に分離し、かつ高耐圧化を実現することがで
き、ターンオフ特性の良好な高耐圧逆導通ＧＴＯサイリ
スタ１０を提供することができる。
以上の説明から明らかなように、本発明によれハ、逆導
通ＧＴＯサイリスタのＧＴＯサイリスタ領域とダイオー
ド領域を完全に分離することができ、かつ高耐圧化が可
能であるので、ターンオフ特性の良好な高耐圧逆導通Ｇ
ＴＯサイリスタを提供することができる。
通ＧＴＯサイリスタのＧＴＯサイリスタ領域とダイオー
ド領域を完全に分離することができ、かつ高耐圧化が可
能であるので、ターンオフ特性の良好な高耐圧逆導通Ｇ
ＴＯサイリスタを提供することができる。
第１ａ図および第１ｂ図はそれぞれ本発明の一実施例に
よる逆導通ＧＴＯザイリスタの平面図および断面図、第
２図〜第４図は従来の逆導通ＧＴＯサイリスクの構造を
示す断面図である。
よる逆導通ＧＴＯザイリスタの平面図および断面図、第
２図〜第４図は従来の逆導通ＧＴＯサイリスクの構造を
示す断面図である。
Claims (1)
- １、半導体基板と、該半導体基板の一部分に作り込まれ
た少なくとも２つ以上のｐｎ接合を有する第１の領域と
、前記半導体基板内に前記第１の領域に隣接しかつ前記
第１の領域に逆並列接続されたダイオードを含む第２の
領域とをそなえ、前記第１の領域のベース層と、該ベー
ス層と同一の電導型式を有する前記ダイオードのエミッ
タ層をプレーナー型に分離し、前記ベース層と前記エミ
ッタ層の間に前記ベース層および前記エミッタ層と同一
の電導型式を有する電界緩和層を設置したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19589785A JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19589785A JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257250A true JPS6257250A (ja) | 1987-03-12 |
Family
ID=16348806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19589785A Pending JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257250A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311764A (ja) * | 1987-06-15 | 1988-12-20 | Nippon Inter Electronics Corp | 半導体装置 |
| US5428230A (en) * | 1993-03-25 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting gate turn-off thyristor |
| JPH07176720A (ja) * | 1993-12-17 | 1995-07-14 | Toyo Electric Mfg Co Ltd | 電界緩和分離構造を有する逆導通型サイリスタ |
| JPH0846178A (ja) * | 1994-07-27 | 1996-02-16 | Toyo Electric Mfg Co Ltd | 自己消弧型逆導通サイリスタ |
| US6388276B1 (en) | 2000-07-27 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
-
1985
- 1985-09-06 JP JP19589785A patent/JPS6257250A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311764A (ja) * | 1987-06-15 | 1988-12-20 | Nippon Inter Electronics Corp | 半導体装置 |
| US5428230A (en) * | 1993-03-25 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting gate turn-off thyristor |
| JPH07176720A (ja) * | 1993-12-17 | 1995-07-14 | Toyo Electric Mfg Co Ltd | 電界緩和分離構造を有する逆導通型サイリスタ |
| JPH0846178A (ja) * | 1994-07-27 | 1996-02-16 | Toyo Electric Mfg Co Ltd | 自己消弧型逆導通サイリスタ |
| US6388276B1 (en) | 2000-07-27 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102497A (ja) | 電力用半導体素子 | |
| JPS6257250A (ja) | 半導体装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
| JPH02309676A (ja) | 逆導通形インシュレティッドゲートバイポーラトランジスタ | |
| JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
| JPS6016105B2 (ja) | 半導体制御整流素子 | |
| JPH0666464B2 (ja) | 双方向性半導体スイッチング素子 | |
| JPH0786567A (ja) | 半導体装置 | |
| JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JP3183037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPS621262B2 (ja) | ||
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS5840861A (ja) | 半導体装置 | |
| JPS62144357A (ja) | スイツチング用半導体装置 | |
| JPS6050067B2 (ja) | 静電誘導形逆導通サイリスタ | |
| JP2023519984A (ja) | サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス | |
| JPS621263B2 (ja) | ||
| JPH0244776A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPS63265465A (ja) | 半導体装置 | |
| JPS621273A (ja) | 逆導通ｇｔｏサイリスタ | |
| RU2059327C1 (ru) | Планарный тиристор | |
| JPH0217939B2 (ja) |