JPS6257250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6257250A JPS6257250A JP19589785A JP19589785A JPS6257250A JP S6257250 A JPS6257250 A JP S6257250A JP 19589785 A JP19589785 A JP 19589785A JP 19589785 A JP19589785 A JP 19589785A JP S6257250 A JPS6257250 A JP S6257250A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- gto thyristor
- base layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は逆導通サイリスタ、特に逆導通ゲートターンオ
フサイリスタ(以下ゲートターンオフサイリスタをGT
Oサイリスタと略記する)の素子基板の構造に関する。
フサイリスタ(以下ゲートターンオフサイリスタをGT
Oサイリスタと略記する)の素子基板の構造に関する。
逆導通GTOサイリスタは、同一半導体基板内にGTO
サイリスクとフライホイールダイオードを作り込んだ半
導体素子であり、通常のGTOサイリスタの如く、単体
のフライホイールダイオードを逆並列接続する必要がな
い。
サイリスクとフライホイールダイオードを作り込んだ半
導体素子であり、通常のGTOサイリスタの如く、単体
のフライホイールダイオードを逆並列接続する必要がな
い。
しかし、従来の逆導通GTOサイリスタは、GTOサイ
リスタ領域のpベース層とダイオード領域のpエミッタ
層を完全に分離し、かつ高耐圧化することができなかっ
た。すなわち、第2図の如く分離領域12のpベース層
部分に溝20aを設け、または特開昭51−38985
号公報に記載のように第3図の如くn型層20bを設け
てpペース層比抵抗Rを高めた逆導通GTOサイリスタ
10では、GTOサイリスタ領域11のpベース層pB
とダイオード領域13のpエミッタ層pを完全に分離す
ることができない。また、第4図の如く、GTOサイリ
スタ領域11のpベース層pBとダイオード領域13の
pエミッタ層pを単に分離形成した逆導通GTOサイリ
スタ10でに、ダィオード領域13の逆回復電流がGT
Oザイリスタ領域11に流入するのを防ぐため、分離層
20Cの横方向距離を充分に大きく取らねばならない。
リスタ領域のpベース層とダイオード領域のpエミッタ
層を完全に分離し、かつ高耐圧化することができなかっ
た。すなわち、第2図の如く分離領域12のpベース層
部分に溝20aを設け、または特開昭51−38985
号公報に記載のように第3図の如くn型層20bを設け
てpペース層比抵抗Rを高めた逆導通GTOサイリスタ
10では、GTOサイリスタ領域11のpベース層pB
とダイオード領域13のpエミッタ層pを完全に分離す
ることができない。また、第4図の如く、GTOサイリ
スタ領域11のpベース層pBとダイオード領域13の
pエミッタ層pを単に分離形成した逆導通GTOサイリ
スタ10でに、ダィオード領域13の逆回復電流がGT
Oザイリスタ領域11に流入するのを防ぐため、分離層
20Cの横方向距離を充分に大きく取らねばならない。
従ってアノード電極14とカソード電極19の間に電圧
を印加した時pn接合16および16′の近傍に空乏層
23および23′がそれぞれ形成さ−,,)L、、表面
パッシベーション膜22に近い基板表面゛−′で強度の
大きい電界を生ずるので、高耐圧化に支障を来す。なお
、第2図〜第4図において、14はアノード電極、15
,16.16’ 、17はpn接合、18はゲート電極
、19はカソード電極、21は端面パッシベーション樹
脂である。
を印加した時pn接合16および16′の近傍に空乏層
23および23′がそれぞれ形成さ−,,)L、、表面
パッシベーション膜22に近い基板表面゛−′で強度の
大きい電界を生ずるので、高耐圧化に支障を来す。なお
、第2図〜第4図において、14はアノード電極、15
,16.16’ 、17はpn接合、18はゲート電極
、19はカソード電極、21は端面パッシベーション樹
脂である。
本発明の目的は、逆導通GTOサイリスクのGTOサイ
リスタ領域とダイオード領域の完全な分離を、高耐圧化
の可能な方法てよって行ない、ターンオフ特性の良好な
高耐圧逆導通GTOサイリスタを提供することにある。
リスタ領域とダイオード領域の完全な分離を、高耐圧化
の可能な方法てよって行ない、ターンオフ特性の良好な
高耐圧逆導通GTOサイリスタを提供することにある。
この目的を達成するため、本発明では、GT0サイリス
タ領域のpベース層とダイオード領域のpエミッタ層を
分離形成し、かつ前記pベース層と前記pエミッタ層の
間の分離領域にp型の電界緩和層を設け、アノード電極
とカソード電極の間に電圧が印加された時の分離領域表
面での空乏層の伸びを大きくすることによって、GTO
サイリスク領域とダイオード領域の完全な分離と高耐圧
化を同時に実現した。
タ領域のpベース層とダイオード領域のpエミッタ層を
分離形成し、かつ前記pベース層と前記pエミッタ層の
間の分離領域にp型の電界緩和層を設け、アノード電極
とカソード電極の間に電圧が印加された時の分離領域表
面での空乏層の伸びを大きくすることによって、GTO
サイリスク領域とダイオード領域の完全な分離と高耐圧
化を同時に実現した。
以下、本発明の一実施例を第1a図および第4b図によ
シ説明する。第1図〜第3図と同一符号は、同一または
相当部分を示す。
シ説明する。第1図〜第3図と同一符号は、同一または
相当部分を示す。
第1a図に平面図、第1b図に断面図を示す逆導通GT
Oサイリスタ10は、GTOサイリスク領域11のpベ
ース層1)Bとダイオード領域13のpエミッタ層pを
分離形成し、分離領域12にp型の電界緩和層20dを
形成したものである。
Oサイリスタ10は、GTOサイリスク領域11のpベ
ース層1)Bとダイオード領域13のpエミッタ層pを
分離形成し、分離領域12にp型の電界緩和層20dを
形成したものである。
この場合、電界緩和領域20dは公知の選択拡散技術に
よ[pイー2層I)nおよびpエミッタ層pと同時に拡
散形成することができる。
よ[pイー2層I)nおよびpエミッタ層pと同時に拡
散形成することができる。
本実施例のアノード電極14とカソード電極19の間に
規定の電圧を印加すると、pn接合16および16′の
近傍に空乏層23が形成される。その際、電界緩和層2
ndは、例えば5io2などからなる表面パッシベーシ
ョン膜22に近い基板表面で空乏層23を分離領域12
全体に広げ、その電界強度を低下させることができる。
規定の電圧を印加すると、pn接合16および16′の
近傍に空乏層23が形成される。その際、電界緩和層2
ndは、例えば5io2などからなる表面パッシベーシ
ョン膜22に近い基板表面で空乏層23を分離領域12
全体に広げ、その電界強度を低下させることができる。
従って、本実施例によれば、GTOサイリスタ領域11
のpベース層1)Bとダイオード領域13のpエミッタ
層pを完全に分離し、かつ高耐圧化を実現することがで
き、ターンオフ特性の良好な高耐圧逆導通GTOサイリ
スタ10を提供することができる。
のpベース層1)Bとダイオード領域13のpエミッタ
層pを完全に分離し、かつ高耐圧化を実現することがで
き、ターンオフ特性の良好な高耐圧逆導通GTOサイリ
スタ10を提供することができる。
以上の説明から明らかなように、本発明によれハ、逆導
通GTOサイリスタのGTOサイリスタ領域とダイオー
ド領域を完全に分離することができ、かつ高耐圧化が可
能であるので、ターンオフ特性の良好な高耐圧逆導通G
TOサイリスタを提供することができる。
通GTOサイリスタのGTOサイリスタ領域とダイオー
ド領域を完全に分離することができ、かつ高耐圧化が可
能であるので、ターンオフ特性の良好な高耐圧逆導通G
TOサイリスタを提供することができる。
第1a図および第1b図はそれぞれ本発明の一実施例に
よる逆導通GTOザイリスタの平面図および断面図、第
2図〜第4図は従来の逆導通GTOサイリスクの構造を
示す断面図である。
よる逆導通GTOザイリスタの平面図および断面図、第
2図〜第4図は従来の逆導通GTOサイリスクの構造を
示す断面図である。
Claims (1)
- 1、半導体基板と、該半導体基板の一部分に作り込まれ
た少なくとも2つ以上のpn接合を有する第1の領域と
、前記半導体基板内に前記第1の領域に隣接しかつ前記
第1の領域に逆並列接続されたダイオードを含む第2の
領域とをそなえ、前記第1の領域のベース層と、該ベー
ス層と同一の電導型式を有する前記ダイオードのエミッ
タ層をプレーナー型に分離し、前記ベース層と前記エミ
ッタ層の間に前記ベース層および前記エミッタ層と同一
の電導型式を有する電界緩和層を設置したことを特徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19589785A JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19589785A JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6257250A true JPS6257250A (ja) | 1987-03-12 |
Family
ID=16348806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19589785A Pending JPS6257250A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6257250A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63311764A (ja) * | 1987-06-15 | 1988-12-20 | Nippon Inter Electronics Corp | 半導体装置 |
US5428230A (en) * | 1993-03-25 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting gate turn-off thyristor |
JPH07176720A (ja) * | 1993-12-17 | 1995-07-14 | Toyo Electric Mfg Co Ltd | 電界緩和分離構造を有する逆導通型サイリスタ |
JPH0846178A (ja) * | 1994-07-27 | 1996-02-16 | Toyo Electric Mfg Co Ltd | 自己消弧型逆導通サイリスタ |
US6388276B1 (en) | 2000-07-27 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
-
1985
- 1985-09-06 JP JP19589785A patent/JPS6257250A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63311764A (ja) * | 1987-06-15 | 1988-12-20 | Nippon Inter Electronics Corp | 半導体装置 |
US5428230A (en) * | 1993-03-25 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting gate turn-off thyristor |
JPH07176720A (ja) * | 1993-12-17 | 1995-07-14 | Toyo Electric Mfg Co Ltd | 電界緩和分離構造を有する逆導通型サイリスタ |
JPH0846178A (ja) * | 1994-07-27 | 1996-02-16 | Toyo Electric Mfg Co Ltd | 自己消弧型逆導通サイリスタ |
US6388276B1 (en) | 2000-07-27 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05102497A (ja) | 電力用半導体素子 | |
JPS6257250A (ja) | 半導体装置 | |
JPH0654796B2 (ja) | 複合半導体装置 | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
JPH02309676A (ja) | 逆導通形インシュレティッドゲートバイポーラトランジスタ | |
JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
JPS6016105B2 (ja) | 半導体制御整流素子 | |
JPH0666464B2 (ja) | 双方向性半導体スイッチング素子 | |
JPH0786567A (ja) | 半導体装置 | |
JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP2502696B2 (ja) | 半導体集積回路装置 | |
JP3183037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPS621262B2 (ja) | ||
JPS61232671A (ja) | 逆導通gtoサイリスタ | |
JPS5840861A (ja) | 半導体装置 | |
JPS62144357A (ja) | スイツチング用半導体装置 | |
JPS6050067B2 (ja) | 静電誘導形逆導通サイリスタ | |
JP2023519984A (ja) | サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス | |
JPS621263B2 (ja) | ||
JPH0244776A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPS63265465A (ja) | 半導体装置 | |
JPS621273A (ja) | 逆導通gtoサイリスタ | |
RU2059327C1 (ru) | Планарный тиристор | |
JPH0217939B2 (ja) |