JPS6256081A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPS6256081A JPS6256081A JP16021586A JP16021586A JPS6256081A JP S6256081 A JPS6256081 A JP S6256081A JP 16021586 A JP16021586 A JP 16021586A JP 16021586 A JP16021586 A JP 16021586A JP S6256081 A JPS6256081 A JP S6256081A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- signal
- digital data
- period
- stores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［従来技術とその問題点コ
最近、ドツトマトリクス方式の液晶表示）々ネルの表示
品質は良くなってきておシ、これにともなって液晶テレ
ビジランの実用化が計られている。
品質は良くなってきておシ、これにともなって液晶テレ
ビジランの実用化が計られている。
しかして、日本のテレビジョンは１／３１）に１枚の画
面を送る方式であシ、その走査線は５２５本、そのうち
実際に有効な走査線は約４８０本である。
面を送る方式であシ、その走査線は５２５本、そのうち
実際に有効な走査線は約４８０本である。
また、現行のテレビシ四ン信号は１／６０秒毎にＩＡ画
面ずつインタレース走査で送られている。従って、液晶
パネルでテレビジ１７画像を表示させるには、ｖ２画面
ずつ隣シ合うインタレース走ｉ線を同一の走査電極に表
示させるようにすれば、２４０本の走査電極で実現でき
る。この賜金、１本の走査電極が選択される時間を１バ
ックプレート期間というが、走査電極が２４０本の場合
は１フイ一ルド期間の１／２４０となる。
面ずつインタレース走査で送られている。従って、液晶
パネルでテレビジ１７画像を表示させるには、ｖ２画面
ずつ隣シ合うインタレース走ｉ線を同一の走査電極に表
示させるようにすれば、２４０本の走査電極で実現でき
る。この賜金、１本の走査電極が選択される時間を１バ
ックプレート期間というが、走査電極が２４０本の場合
は１フイ一ルド期間の１／２４０となる。
まだ、テレビ２１７画面の縦横比は３：４であるから、
必要とされる信号電極数はほぼ３２０本でおる。
必要とされる信号電極数はほぼ３２０本でおる。
しかしながら、ポケッタブルテレビ−）Ｍン受像機に用
いる超小型の液晶表示パネルでは表示ドツト数を２４０
Ｘ３２０とすることは１／２４０デユーテイで駆動しな
ければならず困難でめる。
いる超小型の液晶表示パネルでは表示ドツト数を２４０
Ｘ３２０とすることは１／２４０デユーテイで駆動しな
ければならず困難でめる。
［発明の目的］
この発明は上記事情に鑑みて成されたもので、十分満足
できる画像を表示することができ、しかも実現可能な液
晶表示式のポケッタブルテレビジ璽ン受像機を提供する
ことを目的とする。
できる画像を表示することができ、しかも実現可能な液
晶表示式のポケッタブルテレビジ璽ン受像機を提供する
ことを目的とする。
［発明の要点］
この発明は、テレビジ曹ン映像信号ｔ−４Ｈに１回の割
合でサンプリングしてデジタルデータを記憶し表示させ
る第１系統の回路と、同じ（４Ｈに１回の割合でしかも
上記サンプリング期間とは異なるＨの期間をサンプリン
グしてデジタルデータを記憶し表示させる第２系統の回
路とを設け、第１系統と第２系統の表示データを同一バ
ックプレート期間に表示させることによシ、必要最少限
の情報圧縮で、７″ニーテイ比を極端に増すことなく、
十分実用に耐える解像度のポケッタブルテレビジ田ン受
像機を実現したものである。
合でサンプリングしてデジタルデータを記憶し表示させ
る第１系統の回路と、同じ（４Ｈに１回の割合でしかも
上記サンプリング期間とは異なるＨの期間をサンプリン
グしてデジタルデータを記憶し表示させる第２系統の回
路とを設け、第１系統と第２系統の表示データを同一バ
ックプレート期間に表示させることによシ、必要最少限
の情報圧縮で、７″ニーテイ比を極端に増すことなく、
十分実用に耐える解像度のポケッタブルテレビジ田ン受
像機を実現したものである。
［発明の実施例］
以下、この発明の一実施例を図面を参照して説明する。
第１図は液晶テレビジラン受像機の外観構成を示すもの
で、図中１０は受像機ケースである。このケース１０の
前面には、テレビジョン画像表示窓１１、両用チャンネ
ル表示部１２ ａ 、 ＵＨＦ用チャンネル弐示表示２
ｂ、放音部１３が設けられる。そして、前記表示窓１１
及びチャンネル表示部１２ｍ、１２ｂの前面にはガラス
板１４が取付けら九放音部１３には多数の放音用小孔１
５゜１５が穿設されている。ま九、前記ケース１ｏの上
側面には、電源スィッチとＶＨＦ−ＵＨＦ切換スイッチ
とを兼ねるスライドスイッチの操作っまみ１６が設けら
れておシ、さらに、図示しないが前記ケース１０の側面
には、外部の直流電源（このテレビジ１ン受像機の付属
部品として販売される電池ゲックス）を利用するときに
使用される外部電源接続口および外部アンテナ（例えば
屋外アンテナ）の接続口等が設けられている。更に、ケ
ース１゜の−側部上端には、ロッドアンテナ１７が装着
てれる。このロッドアンテナ１７は、基部がヒンジ１８
によ９回動可能に保持されており、不使用時にはケース
１０の上部に収納されるようになっている。
で、図中１０は受像機ケースである。このケース１０の
前面には、テレビジョン画像表示窓１１、両用チャンネ
ル表示部１２ ａ 、 ＵＨＦ用チャンネル弐示表示２
ｂ、放音部１３が設けられる。そして、前記表示窓１１
及びチャンネル表示部１２ｍ、１２ｂの前面にはガラス
板１４が取付けら九放音部１３には多数の放音用小孔１
５゜１５が穿設されている。ま九、前記ケース１ｏの上
側面には、電源スィッチとＶＨＦ−ＵＨＦ切換スイッチ
とを兼ねるスライドスイッチの操作っまみ１６が設けら
れておシ、さらに、図示しないが前記ケース１０の側面
には、外部の直流電源（このテレビジ１ン受像機の付属
部品として販売される電池ゲックス）を利用するときに
使用される外部電源接続口および外部アンテナ（例えば
屋外アンテナ）の接続口等が設けられている。更に、ケ
ース１゜の−側部上端には、ロッドアンテナ１７が装着
てれる。このロッドアンテナ１７は、基部がヒンジ１８
によ９回動可能に保持されており、不使用時にはケース
１０の上部に収納されるようになっている。
次に、テレビジラン受像機の内部の構成について説明す
る。
る。
まず、第２図に示すテレビジラン受像機の回路構成につ
いて説明すると、このテレビジョン受像機においては、
回路基板をアンテナ基板１００、つまみ基板１１０、リ
ニア基板１２０、電源回路基板１３０、表示駆動制御回
路基板１４０、表示駆動回路基板１５０とに分割し、各
基板１００〜１５０に後述する回路を構成している。ま
た上記各基板１００〜１５０の他には、チューナ１６０
゜スピーカ１７０．Ａネル形画像表示装置１８０が設け
られている。前記パネル形画像表示装置１８０としては
、例えばドツトマトリクス液晶表示パネルやエレクトロ
ルミネセンス表示ノ４ネル等が用いられるが、この実施
例ではドツトマトリクス液晶表示パネル１８１の裏面に
照明用としてエレクトロルミネセンス（ＥＬ）照光パネ
ル１８２を積層配置したものを用いておシ、さらに前記
ドツトマトリクス液晶表示ノ臂ネル１８１としては、例
えば表示ドツト数が１２０Ｘ１６０の二重マトリクス方
式のもので、かつ１／６５ｆ５デユーテイで駆動される
ＴＮ（ツイストネマティック）型のものを使用している
。
いて説明すると、このテレビジョン受像機においては、
回路基板をアンテナ基板１００、つまみ基板１１０、リ
ニア基板１２０、電源回路基板１３０、表示駆動制御回
路基板１４０、表示駆動回路基板１５０とに分割し、各
基板１００〜１５０に後述する回路を構成している。ま
た上記各基板１００〜１５０の他には、チューナ１６０
゜スピーカ１７０．Ａネル形画像表示装置１８０が設け
られている。前記パネル形画像表示装置１８０としては
、例えばドツトマトリクス液晶表示パネルやエレクトロ
ルミネセンス表示ノ４ネル等が用いられるが、この実施
例ではドツトマトリクス液晶表示パネル１８１の裏面に
照明用としてエレクトロルミネセンス（ＥＬ）照光パネ
ル１８２を積層配置したものを用いておシ、さらに前記
ドツトマトリクス液晶表示ノ臂ネル１８１としては、例
えば表示ドツト数が１２０Ｘ１６０の二重マトリクス方
式のもので、かつ１／６５ｆ５デユーテイで駆動される
ＴＮ（ツイストネマティック）型のものを使用している
。
しかして、上記アンテナ基板１００には、受像機に備え
られているロッドアンテナ１７と、外部アンテナ接続ジ
ャックが接続されている。そして、上記ロッドアンテナ
１７または外部アンテナで受信されたテレビジ璽ン電波
は、チューナ１６０へ送られる。また、上記つまみ基板
１１０には、テレビジ箇ン電波を選択操作するためのチ
ューニングつまみ１１１が設けられ、その操作信号はリ
ニア基板１２０に構成される回路へ送られる。上記リニ
ア基板１２０には、チューナ電源回路１２１、チューニ
ング制御回路１２２、フィルタ回路１２３、リニア回路
１２４、音声増幅回路１２５が設けられる。上記チュー
ニング制御回路１２２は、チ。
られているロッドアンテナ１７と、外部アンテナ接続ジ
ャックが接続されている。そして、上記ロッドアンテナ
１７または外部アンテナで受信されたテレビジ璽ン電波
は、チューナ１６０へ送られる。また、上記つまみ基板
１１０には、テレビジ箇ン電波を選択操作するためのチ
ューニングつまみ１１１が設けられ、その操作信号はリ
ニア基板１２０に構成される回路へ送られる。上記リニ
ア基板１２０には、チューナ電源回路１２１、チューニ
ング制御回路１２２、フィルタ回路１２３、リニア回路
１２４、音声増幅回路１２５が設けられる。上記チュー
ニング制御回路１２２は、チ。
−ニングつまみ１１１からの操作に従りてチューナ１６
０ヘチ、−ニング信号を与える。このチ。
０ヘチ、−ニング信号を与える。このチ。
−す１６０は、ロッドアンテナ１７または外部アンテナ
で受信したテレビジ■ン電波を、チューニング制御回路
１２２からのチューニング信号に従って選択し、中間周
波数に変換して上記フィルタ回路１２３へ出力する。こ
のフィルタ回路１２３に、チ、−す１６０で選択された
所要チャンネルの周波数成分のみを通過させ、隣接チャ
ンネルの周波数成分を除去する。そして、ＩＪ ニア回
路１２４は、フィルタ回路１２３から出力される中間周
波信号を増幅した後、映像検波等を行なって映像信号、
音声信号、同期信号を分離する。
で受信したテレビジ■ン電波を、チューニング制御回路
１２２からのチューニング信号に従って選択し、中間周
波数に変換して上記フィルタ回路１２３へ出力する。こ
のフィルタ回路１２３に、チ、−す１６０で選択された
所要チャンネルの周波数成分のみを通過させ、隣接チャ
ンネルの周波数成分を除去する。そして、ＩＪ ニア回
路１２４は、フィルタ回路１２３から出力される中間周
波信号を増幅した後、映像検波等を行なって映像信号、
音声信号、同期信号を分離する。
上記ＩＪ ニア回路１２４から出力される音声信号は、
音声増幅回路１２５で増幅された後、スピーカ１７０へ
送られ、音声として出力される。さらに、上記ＩＪニア
回路１２４から出力される同期信号は上記電源回路基板
１３０に構成される回路へ送られ、映像信号及び同期信
号は餞示駆動制御回路基板１４０に構成される回路へ送
られる。
音声増幅回路１２５で増幅された後、スピーカ１７０へ
送られ、音声として出力される。さらに、上記ＩＪニア
回路１２４から出力される同期信号は上記電源回路基板
１３０に構成される回路へ送られ、映像信号及び同期信
号は餞示駆動制御回路基板１４０に構成される回路へ送
られる。
上記電源回路基板１３０には、電源回路１３１及びパネ
ル駆動回路１３２が設けられており、電源回路１３１は
上記チューナ電源回路１２１と後述する表示駆動用電源
回路１４４とに動作電圧を供給する。また、ノ４ネル駆
動回路１３２は、リニア回路１２４からの同期信号によ
り、表示駆動制御回路基板１４０に形成した連絡回路１
４５ｔ−介してＥＬ照光パネル１８２に発光動作電圧を
供給すると共に、表示駆動制御回路基板１４０に構成さ
れる回路にスイッチング信号を与える。上記ＥＬ照光パ
ネル１８２は、液晶表示パネル１８１を裏面側から照光
することによって、明るい画面でかつコントラストの良
い見易い画像を表示させるためのものである。そして、
上記表示駆動制御回路基板１４０には、アナログ／デジ
タル変換回路（以下〜勺コンバータという）１４１．オ
ートレベルコントロール回路１４２、Ｎ承部動制御回路
１４３、表示駆動用電源回路１４４が設けられる。上記
表示駆動用電源回路１４４はパネル駆動回路１３２から
のスイッチング信号によって出力電圧がＯＮ 、 ＯＦ
Ｆ制御されるもので、その出力電圧は表示駆動制御回路
１４３及び表示駆動回路基板１５０に構成される表示駆
動回路１５１へ動作電源として供給される。上記オート
レベルコントロール回路１４２は、リニア回路１２４か
らの映像信号のレベルを検出して上限基準電位Ｖｎ及び
下限基準電位Ｖｘ、をψコンバータ１４１に与える。
ル駆動回路１３２が設けられており、電源回路１３１は
上記チューナ電源回路１２１と後述する表示駆動用電源
回路１４４とに動作電圧を供給する。また、ノ４ネル駆
動回路１３２は、リニア回路１２４からの同期信号によ
り、表示駆動制御回路基板１４０に形成した連絡回路１
４５ｔ−介してＥＬ照光パネル１８２に発光動作電圧を
供給すると共に、表示駆動制御回路基板１４０に構成さ
れる回路にスイッチング信号を与える。上記ＥＬ照光パ
ネル１８２は、液晶表示パネル１８１を裏面側から照光
することによって、明るい画面でかつコントラストの良
い見易い画像を表示させるためのものである。そして、
上記表示駆動制御回路基板１４０には、アナログ／デジ
タル変換回路（以下〜勺コンバータという）１４１．オ
ートレベルコントロール回路１４２、Ｎ承部動制御回路
１４３、表示駆動用電源回路１４４が設けられる。上記
表示駆動用電源回路１４４はパネル駆動回路１３２から
のスイッチング信号によって出力電圧がＯＮ 、 ＯＦ
Ｆ制御されるもので、その出力電圧は表示駆動制御回路
１４３及び表示駆動回路基板１５０に構成される表示駆
動回路１５１へ動作電源として供給される。上記オート
レベルコントロール回路１４２は、リニア回路１２４か
らの映像信号のレベルを検出して上限基準電位Ｖｎ及び
下限基準電位Ｖｘ、をψコンバータ１４１に与える。
このψコンバータ１４１は、上記基準電位ｖＨ２ＶＬに
より上記リニア回路１２４からの映像信号を４ビツト１
６階調のデジタルデータに変換し、表示駆動制御回路１
４３へ入力する。この表示駆動回路１４３は、リニア回
路１２４からの同期信号に同期して動作し、ドツトマト
リクス液晶表示ノ９ネル１８１の走査側電極に駆動信号
を供給すると共に、表示駆動回路１５１にψコンバータ
１４１からの４ビツトデータを出力する。
より上記リニア回路１２４からの映像信号を４ビツト１
６階調のデジタルデータに変換し、表示駆動制御回路１
４３へ入力する。この表示駆動回路１４３は、リニア回
路１２４からの同期信号に同期して動作し、ドツトマト
リクス液晶表示ノ９ネル１８１の走査側電極に駆動信号
を供給すると共に、表示駆動回路１５１にψコンバータ
１４１からの４ビツトデータを出力する。
しかして、前記液晶表示Ａ？パネル８１は、第３図に示
すようにその信号電極群を４つのブロックに分割して、
前記表示駆動回路基板１５０の４個の信号側電極駆動用
ＬＳ Ｉ ２１ ａ −２１ｂ ｐ ２１ ｃ ＃ ２
１ ｄによシ各ブロックごとに表示駆動されるようにな
りている。上記第３図は液晶表示パネル１８１と信号側
電極駆動用ＬＳＩ ２１ ａ〜２１ｄ及び走査側電極、
駆動用ＬＳＩ ２１ ａとの接続状態を示すもので、走
査側電極駆動用ＬＳＩ ２１・には、上記したようにφ
コンバータ１４１から４ビツトのデータが入力されると
共に、リニア回路１２４から水平及び垂直同期信号が入
力されている。上記ＬＳＩ ２１ ｅは、上記水平及び
垂直同期信号を基準として例えばクロックツ９ルスφ１
．φ２、サンフリンククロノクφａｓ７ツチハルスφＬ
、フレームパルスφｒ、走査電極駆動信号Ｘ１〜Ｘｓｏ
等の各種タイミング（３号を作成すると共に、４Ｒの周
期毎にそれぞれ４つのチップイネーブル信号ＣＥｕ−Ｃ
Ｅ４を発生する。
すようにその信号電極群を４つのブロックに分割して、
前記表示駆動回路基板１５０の４個の信号側電極駆動用
ＬＳ Ｉ ２１ ａ −２１ｂ ｐ ２１ ｃ ＃ ２
１ ｄによシ各ブロックごとに表示駆動されるようにな
りている。上記第３図は液晶表示パネル１８１と信号側
電極駆動用ＬＳＩ ２１ ａ〜２１ｄ及び走査側電極、
駆動用ＬＳＩ ２１ ａとの接続状態を示すもので、走
査側電極駆動用ＬＳＩ ２１・には、上記したようにφ
コンバータ１４１から４ビツトのデータが入力されると
共に、リニア回路１２４から水平及び垂直同期信号が入
力されている。上記ＬＳＩ ２１ ｅは、上記水平及び
垂直同期信号を基準として例えばクロックツ９ルスφ１
．φ２、サンフリンククロノクφａｓ７ツチハルスφＬ
、フレームパルスφｒ、走査電極駆動信号Ｘ１〜Ｘｓｏ
等の各種タイミング（３号を作成すると共に、４Ｒの周
期毎にそれぞれ４つのチップイネーブル信号ＣＥｕ−Ｃ
Ｅ４を発生する。
そして、上記ＬＳＩ ２１・は、液晶表示パネル１８１
に走査電也駆動信号ｘ１〜Ｘｌｌ０を供給すると共に、
チップイネーブル信号ＣＥ１〜ＣＥ、により（ざ号側電
極駆動用ＬＳＩ ２１ ａ〜２１ｄを順次選択し、４ビ
ツトデータ及び上記各種タイミング信号を与える。上記
ＬＳＩ ２１ ｈ〜２１ ｄは、ＬＳＩ ２１ ｅから
のデータ及びタイミング信号に従りて液晶表示パネル１
８１の信号電極端子Ｙ１−ＹＩ Ｏｓ Ｙ ８１〜Ｙｌ
ｌｌ。 Ｙｌ、〜Ｙ′８゜、Ｙ’、１％Ｙ’１６゜を順
次選択して表示駆動する。上記のように液晶表示パネル
１８１を４つのブロックに分けて駆動するようにしてい
るのは、次の理由による。
に走査電也駆動信号ｘ１〜Ｘｌｌ０を供給すると共に、
チップイネーブル信号ＣＥ１〜ＣＥ、により（ざ号側電
極駆動用ＬＳＩ ２１ ａ〜２１ｄを順次選択し、４ビ
ツトデータ及び上記各種タイミング信号を与える。上記
ＬＳＩ ２１ ｈ〜２１ ｄは、ＬＳＩ ２１ ｅから
のデータ及びタイミング信号に従りて液晶表示パネル１
８１の信号電極端子Ｙ１−ＹＩ Ｏｓ Ｙ ８１〜Ｙｌ
ｌｌ。 Ｙｌ、〜Ｙ′８゜、Ｙ’、１％Ｙ’１６゜を順
次選択して表示駆動する。上記のように液晶表示パネル
１８１を４つのブロックに分けて駆動するようにしてい
るのは、次の理由による。
すなわち、この実施例ではドツトマトリクス液晶表示／
？ネル１８１を前述のように二重マトリクス型としてい
るために、信号側電極数が３２０でロシ、従ってこの液
晶表示〕４ネルの信号側電極の駆動には少なくとも合計
で３２０＋αの端子数（ここでαは制御用信号等の入力
のための端子数）のＬＳＩが必要であるが、このような
多端子の大型ＬＳＩはかなシ高価であるし、また汎用性
もないから、多端子の大型ＬＳＩを用いることはコスト
的にデメリットとなる。そこで、この実施例では、二重
マトリクス型ドツトマトリクス液晶表示パネル１８１の
画面ｔ−１／４ずつの４つのブロックに分け、各ブロッ
クの信号側電極の端子Ｙ１〜Ｙ ＩＩ Ｏｅ Ｙ ８１
〜Ｙ１６０ ＋ Ｙ’ｌ 〜ｙ／、 Ｏ＋ ｙ／、 ｌ
−”１８Ｇに前記４個の信号側電極駆動用ＬＳＩ ２１
ａ 、 ２ ｌ ｂ 、 ２１ ｃ 。
？ネル１８１を前述のように二重マトリクス型としてい
るために、信号側電極数が３２０でロシ、従ってこの液
晶表示〕４ネルの信号側電極の駆動には少なくとも合計
で３２０＋αの端子数（ここでαは制御用信号等の入力
のための端子数）のＬＳＩが必要であるが、このような
多端子の大型ＬＳＩはかなシ高価であるし、また汎用性
もないから、多端子の大型ＬＳＩを用いることはコスト
的にデメリットとなる。そこで、この実施例では、二重
マトリクス型ドツトマトリクス液晶表示パネル１８１の
画面ｔ−１／４ずつの４つのブロックに分け、各ブロッ
クの信号側電極の端子Ｙ１〜Ｙ ＩＩ Ｏｅ Ｙ ８１
〜Ｙ１６０ ＋ Ｙ’ｌ 〜ｙ／、 Ｏ＋ ｙ／、 ｌ
−”１８Ｇに前記４個の信号側電極駆動用ＬＳＩ ２１
ａ 、 ２ ｌ ｂ 、 ２１ ｃ 。
２１ｄをそれぞれ接続して液晶表示パネル１８１ヲ１／
４画面ずつ駆動するようにしている。このようにすれば
、前記ＬＳＩ ２１ ａ 、 ２ ｌ ｂ 、 ２１
ｃ 。
４画面ずつ駆動するようにしている。このようにすれば
、前記ＬＳＩ ２１ ａ 、 ２ ｌ ｂ 、 ２１
ｃ 。
２１ｄは端子数が１００の小型のものでよく、この１０
０ピンのＬＳＩは汎用性が高く安価であるからコストの
低減をはかることができる。また、前記二重マトリクス
型のドツトマトリクス液晶表示パネル１８１の走査側電
極数は６０本であるから、表示駆動制御基板１４０に設
けられる走査側電極駆動用ＬＳＩ ２１ ａも１００ピ
ンのものでよい。
０ピンのＬＳＩは汎用性が高く安価であるからコストの
低減をはかることができる。また、前記二重マトリクス
型のドツトマトリクス液晶表示パネル１８１の走査側電
極数は６０本であるから、表示駆動制御基板１４０に設
けられる走査側電極駆動用ＬＳＩ ２１ ａも１００ピ
ンのものでよい。
次に上記表示駆動回路１５１を構成するＬＳＩ２１ｈ〜
２１ｄの１つについて第４図により説明する。同図にお
いて５１は４ピツ）Ｘ８０段のシフトレジスタである。
２１ｄの１つについて第４図により説明する。同図にお
いて５１は４ピツ）Ｘ８０段のシフトレジスタである。
このシフトレジスタ５ノには、第２図のφコンバータ１
４１から表示駆動制御回路１４３を介して送られてくる
４ビツトの映像信号がサンプリングクロックφＳに同期
してホ・を込まれる。この場合、表示駆動制御回路１４
３からのチップイネーブル信号ＣＥ１〜ＣＥ４によって
ＬＳＩ ２１、〜２１ｄが順次選択指定され、第５図に
示すように４Ｈの周期を持つラッチパルスφＬが出力さ
れた後、最初のつまシ第１水平周期における映像信号に
対し、前半の８０ドツト分のデータはＬＳＩ ２１ ａ
にラッチし、後半の８０ドツト分のデータはＬＳＩ ２
１ ｂにラッチする。そして１次の第２水平周期の映像
信号は捨てて第３水平周期の映像信号に対し、前半の８
０ドツト分のデータはＬＳＩ ２１ ｅにラッチし、後
半の８０ドツト分のデ−タはＬＳＩ ２１ ｄに２ツチ
する。次の第４水平同期の映像信号に対してはラッチ動
作は行なわない。
４１から表示駆動制御回路１４３を介して送られてくる
４ビツトの映像信号がサンプリングクロックφＳに同期
してホ・を込まれる。この場合、表示駆動制御回路１４
３からのチップイネーブル信号ＣＥ１〜ＣＥ４によって
ＬＳＩ ２１、〜２１ｄが順次選択指定され、第５図に
示すように４Ｈの周期を持つラッチパルスφＬが出力さ
れた後、最初のつまシ第１水平周期における映像信号に
対し、前半の８０ドツト分のデータはＬＳＩ ２１ ａ
にラッチし、後半の８０ドツト分のデータはＬＳＩ ２
１ ｂにラッチする。そして１次の第２水平周期の映像
信号は捨てて第３水平周期の映像信号に対し、前半の８
０ドツト分のデータはＬＳＩ ２１ ｅにラッチし、後
半の８０ドツト分のデ−タはＬＳＩ ２１ ｄに２ツチ
する。次の第４水平同期の映像信号に対してはラッチ動
作は行なわない。
すなわち、映像信号は１水平周期おきにラッチして表示
するようにしている。そして、上記シフトレジスタ５１
に保持されたデータは、ラッチパルスφＬによシ４ピッ
ト×８０段のバッファ５２にラッチ逼れ、階調信号作成
回路５３へ転送される。
するようにしている。そして、上記シフトレジスタ５１
に保持されたデータは、ラッチパルスφＬによシ４ピッ
ト×８０段のバッファ５２にラッチ逼れ、階調信号作成
回路５３へ転送される。
また、５４は輝度変調パルス発生回路で、ラッチパルス
φＬ及ヒクロック・ぐルスφ２によって輝度変調イ」号
Ｐ１〜Ｐ４を発生し、上記階調信号作成回路５３へ人力
する。上記輝度変調パルス発生回路５３は、ラッチパル
スφしてリセットされ、クロツクノヤルスφ２を分周す
るカウンタからな９、このカウンタにより順次１／２分
周された輝度変調パルスＰ１〜Ｐ４が作成ちれる。しか
して、上記階調１ｎ号作成回路５３は、バッファ５２か
らの信号及び輝度変調・！ルス発生回路５４からの輝度
変調７臂ルスＰ１〜Ｐ４によって時間幅の異なる１６種
の階調信号ｓ ｉ ”” Ｓ、 ｏ全作成し、２チヤン
ネル・アナログ・マルチブレフサ５５へ出力する。この
マルチブレフサ５５は、フレームパルスφｆ及びそれぞ
れレベルの異なるｖｏ、■２．ｖ３．ｖ１１の電圧によ
って駆動信号Ｙ１％Ｙ、。を発生する。この駆動信号Ｙ
１〜ｙｓｏによって液晶表示パネル１８１の信号電極が
駆動される。この場合、上記電圧ｖｏ〜Ｖ、は、ｖｏを
接地レベル、Ｖｓ ’に所定の電位としてその間を０〜
９レベルまで９等分（正確には９．１等分）Ｌ、ＱＣル
ベル’ｔＶｏ、１のレベルをｖ、、２のレベルをｖ２．
６のレベルをｖｓ、７のレベルを■４．９のレベルをｖ
ｓとしている。
φＬ及ヒクロック・ぐルスφ２によって輝度変調イ」号
Ｐ１〜Ｐ４を発生し、上記階調信号作成回路５３へ人力
する。上記輝度変調パルス発生回路５３は、ラッチパル
スφしてリセットされ、クロツクノヤルスφ２を分周す
るカウンタからな９、このカウンタにより順次１／２分
周された輝度変調パルスＰ１〜Ｐ４が作成ちれる。しか
して、上記階調１ｎ号作成回路５３は、バッファ５２か
らの信号及び輝度変調・！ルス発生回路５４からの輝度
変調７臂ルスＰ１〜Ｐ４によって時間幅の異なる１６種
の階調信号ｓ ｉ ”” Ｓ、 ｏ全作成し、２チヤン
ネル・アナログ・マルチブレフサ５５へ出力する。この
マルチブレフサ５５は、フレームパルスφｆ及びそれぞ
れレベルの異なるｖｏ、■２．ｖ３．ｖ１１の電圧によ
って駆動信号Ｙ１％Ｙ、。を発生する。この駆動信号Ｙ
１〜ｙｓｏによって液晶表示パネル１８１の信号電極が
駆動される。この場合、上記電圧ｖｏ〜Ｖ、は、ｖｏを
接地レベル、Ｖｓ ’に所定の電位としてその間を０〜
９レベルまで９等分（正確には９．１等分）Ｌ、ＱＣル
ベル’ｔＶｏ、１のレベルをｖ、、２のレベルをｖ２．
６のレベルをｖｓ、７のレベルを■４．９のレベルをｖ
ｓとしている。
従りて液晶表示パネル１８１は、 １／９．１バイアス
で駆動される。そして、上記液晶表示／？ネル１８１は
、第６図に示すように、Ｘ１〜ＸＳＯの各行において、
左側上段（ＳＯドツト）はＬＳＩ、？Ｊａ、右側上段（
ｓ ｏ ト”ット）はＬＳＩ ２ ｌ ｂ 、左側下段
は、ＬＳＩ ２１ ｃ 、右側下段はＬＳＩ ２１ ｄ
によって表示駆動される。このようにして液晶表示パネ
ル１８ノは、垂直方向１２０ドツト、水平方向１６０ド
ツトの画素によって画面が構成される。そして、２フイ
ールドによって１フレームが構成されるが、第１フイー
ルドと第２フイールドとは、同じラインにおいて表示さ
れる。上記表示方式の場合、そのデユーティＤｕｔｙは の式によって求められる。なお、上式において、Ａは１
フレームの構成フィールド数でｒ２Ｊ、Ｂは１走査電極
に割当てられる映像信号の水平周期数である。この発明
では４Ｈ分１１走査電極で表示しているので、ｒＢ＝４
Ｊである。また、走査線数は日本では５２５本であるの
で、デユーティＤｕｔｙは。
で駆動される。そして、上記液晶表示／？ネル１８１は
、第６図に示すように、Ｘ１〜ＸＳＯの各行において、
左側上段（ＳＯドツト）はＬＳＩ、？Ｊａ、右側上段（
ｓ ｏ ト”ット）はＬＳＩ ２ ｌ ｂ 、左側下段
は、ＬＳＩ ２１ ｃ 、右側下段はＬＳＩ ２１ ｄ
によって表示駆動される。このようにして液晶表示パネ
ル１８ノは、垂直方向１２０ドツト、水平方向１６０ド
ツトの画素によって画面が構成される。そして、２フイ
ールドによって１フレームが構成されるが、第１フイー
ルドと第２フイールドとは、同じラインにおいて表示さ
れる。上記表示方式の場合、そのデユーティＤｕｔｙは の式によって求められる。なお、上式において、Ａは１
フレームの構成フィールド数でｒ２Ｊ、Ｂは１走査電極
に割当てられる映像信号の水平周期数である。この発明
では４Ｈ分１１走査電極で表示しているので、ｒＢ＝４
Ｊである。また、走査線数は日本では５２５本であるの
で、デユーティＤｕｔｙは。
となる。
［発明の効果］
以上述べたようにこの発明によれば、走ｆ：電極と信号
電極がマ） ＩＪクス状に配列されてなる液晶表示パネ
ルを備えたポケッタブルテレビジョン受像機において、
テレビジラン映像信号を４Ｈに１回の割合でサンプリン
グしてデジタルデータを記憶し表示させる第１系統の回
路と、同じ（４Ｈに１回の割合でしかも上記サンプリン
グ期間とは異なるＨの期間をサンプリングしてデジタル
データを記憶し表示させる第２系統の回路とを設け、第
１系統と第２系統の表示データを同一バックプレート期
間に表示させるようにしたので、必要最少限の情報圧縮
で、デユーティ比を極端に増すことなく、十分満足でき
る画像を表示することができ、しかも、実現可能な液晶
表示方式のポクッタプルテレビジ箇ン受像機を実現し得
るものである。
電極がマ） ＩＪクス状に配列されてなる液晶表示パネ
ルを備えたポケッタブルテレビジョン受像機において、
テレビジラン映像信号を４Ｈに１回の割合でサンプリン
グしてデジタルデータを記憶し表示させる第１系統の回
路と、同じ（４Ｈに１回の割合でしかも上記サンプリン
グ期間とは異なるＨの期間をサンプリングしてデジタル
データを記憶し表示させる第２系統の回路とを設け、第
１系統と第２系統の表示データを同一バックプレート期
間に表示させるようにしたので、必要最少限の情報圧縮
で、デユーティ比を極端に増すことなく、十分満足でき
る画像を表示することができ、しかも、実現可能な液晶
表示方式のポクッタプルテレビジ箇ン受像機を実現し得
るものである。
図面はこの発明の一実施例を示すもので、第１図は外観
構成を示す正面図、第２図は全体の回路構成を示すブロ
ック図、第３図は液晶表示Ａ？ネルと表示駆動用ＬＳＩ
との接続関係を示す図、第４図は表示駆動回路における
ＬＳＩの構成を示すブロック図、第５図は表示駆動回路
における映像信号のサンプリング動作を説明するだめの
図、第６図は信号電極駆動用ＬＳＩと液晶表示・母ネル
の駆動位置との対応関係を示す図である。 １０・・・ケース、１１・・・テレビジョン画像表示窓
、１２ａ、１２ｂ・・・チャンネル表示部、１７・・・
ロッドアンテナ、２１ａ〜２１ｄ・・・信号側電極駆動
用ＬＳ１．２Ｊｅ・・・走査側電極駆動用ＬＳＩ、１２
０・・・リニア基板、１３０・・・電極回路基板、１４
０−・・表示駆動制御回路基板、１５０・・・表示駆動
回路基板、１８０・・す９ネル形画像表示装置、１８１
・・・液晶表示ノぐネル。 出願人代理人 弁理士 鈴 江 武 彦第１図
構成を示す正面図、第２図は全体の回路構成を示すブロ
ック図、第３図は液晶表示Ａ？ネルと表示駆動用ＬＳＩ
との接続関係を示す図、第４図は表示駆動回路における
ＬＳＩの構成を示すブロック図、第５図は表示駆動回路
における映像信号のサンプリング動作を説明するだめの
図、第６図は信号電極駆動用ＬＳＩと液晶表示・母ネル
の駆動位置との対応関係を示す図である。 １０・・・ケース、１１・・・テレビジョン画像表示窓
、１２ａ、１２ｂ・・・チャンネル表示部、１７・・・
ロッドアンテナ、２１ａ〜２１ｄ・・・信号側電極駆動
用ＬＳ１．２Ｊｅ・・・走査側電極駆動用ＬＳＩ、１２
０・・・リニア基板、１３０・・・電極回路基板、１４
０−・・表示駆動制御回路基板、１５０・・・表示駆動
回路基板、１８０・・す９ネル形画像表示装置、１８１
・・・液晶表示ノぐネル。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (2)
- （１）複数の走査電極と信号電極がマトリクス状に配列
され、各走査電極が１バックプレート期間毎に走査され
る液晶表示パネルと、テレビジョン映像信号をサンプリ
ングしてデジタルデータに変換するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器が４Ｈ（水平走査期間）に１回の割合で
サンプリングしたデジタルデータを記憶する第１のラッ
チと、上記Ａ／Ｄ変換器が４Ｈに１回の割合で上記サン
プリング期間とは異なるＨをサンプリングしたデジタル
データを記憶する第２のラッチと、上記第１のラッチに
記憶されたデジタルデータと上記第２のラッチに記憶さ
れたデジタルデータとを同一のバックプレート期間に異
なる信号電極へ信号化して出力する手段とを具備したこ
とを特徴とするポケッタブルテレビジョン受像機。 - （２）行方向（左右方向）に複数行配列された走査電極
と、列方向（上下方向）に複数列配列され、交互に上側
からと下側から信号が供給されるよう構成された信号電
極とがマトリクス状に配列され、各走査電極が１バック
プレート期間毎に走査される液晶表示パネルと、 テレビジョン映像信号をサンプリングしてデジタルデー
タに変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器が４Ｈ（水平走査期間）に１回の割合
でサンプリングしたデジタルデータの前半１／２Ｈ分を
記憶する第１のラッチと、 このサンプリングしたデジタルデータの後半１／２Ｈ分
を記憶する第２のラッチと、 上記Ａ／Ｄ変換器が４Ｈに１回の割合で上記サンプリン
グ期間とは異なるＨをサンプリングしたデジタルデータ
の前半１／２Ｈ分を記憶する第３のラッチと、 このサンプリングしたデジタルデータの後半１／２Ｈ分
を記憶する第４のラッチと、 上記第１のラッチに記憶されたデジタルデータを信号化
して上記信号電極群の左半分に上側から供給すると共に
上記第２のラッチに記憶されたデジタルデータを信号化
して上記信号電極群の右半分に上側から供給し、これら
の信号供給と同一バックプレート期間に上記第３のラッ
チに記憶されたデジタルデータを信号化して上記信号電
極群の左半分に下側から供給すると共に上記第４のラッ
チに記憶されたデジタルデータを信号化して上記信号電
極群の右半分に下側から供給する手段とを具備したこと
を特徴とするポケッタブルテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16021586A JPS6256081A (ja) | 1986-07-08 | 1986-07-08 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16021586A JPS6256081A (ja) | 1986-07-08 | 1986-07-08 | 表示装置の駆動回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136028A Division JPS5927687A (ja) | 1982-08-04 | 1982-08-04 | ポケツタブルテレビジヨン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6256081A true JPS6256081A (ja) | 1987-03-11 |
Family
ID=15710222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16021586A Pending JPS6256081A (ja) | 1986-07-08 | 1986-07-08 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6256081A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558161A (en) * | 1978-07-05 | 1980-01-21 | Seiko Epson Corp | Clock generation circuit |
| JPS5528671A (en) * | 1978-08-23 | 1980-02-29 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
| JPS5733798A (en) * | 1980-08-06 | 1982-02-23 | Gadelius Kk | Rotaly generative type heat exchanger |
-
1986
- 1986-07-08 JP JP16021586A patent/JPS6256081A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558161A (en) * | 1978-07-05 | 1980-01-21 | Seiko Epson Corp | Clock generation circuit |
| JPS5528671A (en) * | 1978-08-23 | 1980-02-29 | Seiko Epson Corp | Liquid crystal display unit |
| JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
| JPS5733798A (en) * | 1980-08-06 | 1982-02-23 | Gadelius Kk | Rotaly generative type heat exchanger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570553B2 (en) | Display and its driving method | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR970003044B1 (ko) | 액정 디스플레이 디바이스를 구동하는 장치 및 그 방법 | |
| US5629744A (en) | Active matrix display device and timing generator | |
| JP2003208132A (ja) | 液晶駆動回路 | |
| JPH0776866B2 (ja) | 液晶表示装置における駆動回路 | |
| JP2002196726A (ja) | 表示駆動装置および表示装置モジュール | |
| JPH0736406A (ja) | ドットマトリクス型表示装置及びその駆動方法 | |
| JPH02143781A (ja) | マトリクス表示パネル駆動装置 | |
| JPS6256081A (ja) | 表示装置の駆動回路 | |
| JPH0854862A (ja) | ディスプレイとその駆動方法 | |
| JPS63169884A (ja) | 画像表示装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JPH0725829Y2 (ja) | 液晶駆動装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH06186925A (ja) | 表示装置の駆動回路 | |
| JPS6248880A (ja) | パネル型テレビジョン受像機 | |
| JP3451827B2 (ja) | 表示むら抑制装置及び信号駆動装置並びに画像表示システム | |
| JPS6248881A (ja) | ポケツタブルテレビジヨン受像機 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JPH0614280A (ja) | 画像表示装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPS6138993A (ja) | 表示装置 | |
| JPH01218183A (ja) | 画像表示装置 | |
| JP3242297B2 (ja) | 画像表示装置 |