JP2979682B2 - マップを利用した半導体装置の組立方法 - Google Patents
マップを利用した半導体装置の組立方法Info
- Publication number
- JP2979682B2 JP2979682B2 JP3056924A JP5692491A JP2979682B2 JP 2979682 B2 JP2979682 B2 JP 2979682B2 JP 3056924 A JP3056924 A JP 3056924A JP 5692491 A JP5692491 A JP 5692491A JP 2979682 B2 JP2979682 B2 JP 2979682B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- map
- wafer
- origin
- layout information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【産業上の利用分野】本発明はマップを利用した半導体
装置の組立方法に係わり、特に露光の際に得られるショ
ットレイアウトと1次試験の際に得られる試験データと
を重ね合わせてなるマップ、およびウェーハ検査工程の
1次試験によって得られるチップの位置情報からなるマ
ップとウェーハの外形寸法情報とを組み合わせてチップ
コードの原点を割り出し、マップの原点と一致させてな
るマップを、組立工程におけるチップレイアウト情報と
して利用した半導体装置の組立方法に関する。
装置の組立方法に係わり、特に露光の際に得られるショ
ットレイアウトと1次試験の際に得られる試験データと
を重ね合わせてなるマップ、およびウェーハ検査工程の
1次試験によって得られるチップの位置情報からなるマ
ップとウェーハの外形寸法情報とを組み合わせてチップ
コードの原点を割り出し、マップの原点と一致させてな
るマップを、組立工程におけるチップレイアウト情報と
して利用した半導体装置の組立方法に関する。
【0002】最近、半導体装置は1チップに形成される
素子の微細化、高集積化が進む一方で、ウェーハの大き
さも拡大しており、1枚のウェーハから切れ出されるチ
ップの数も増大している。そこで、チップがウェーハの
どの位置に在って、どのような特性をもっているかを的
確に把握することが重要になっている。
素子の微細化、高集積化が進む一方で、ウェーハの大き
さも拡大しており、1枚のウェーハから切れ出されるチ
ップの数も増大している。そこで、チップがウェーハの
どの位置に在って、どのような特性をもっているかを的
確に把握することが重要になっている。
【0003】ウェーハ上に設けられた素子は、チップと
してスクライブされる前のウェーハプロセスの最終段階
でウェーハ検査が行われる。このウェーハ検査は、プロ
ービングテストとも呼ばれる1次試験で、この1次試験
によって不具合チップが見つかると、かつては例えばイ
ンクマークを付けて区別することが行われていた。しか
し、最近では、ウェーハのどの位置にあるチップが不具
合であるかという情報を、例えば、CPUを介して一旦
フロッピ媒体などに記憶させたり、CPU間を直接オン
ラインで結んだりして、引き続いて行う組立工程の合理
化に役立てるいわゆるマップ(地図)方式が採用される
ようになってきている。
してスクライブされる前のウェーハプロセスの最終段階
でウェーハ検査が行われる。このウェーハ検査は、プロ
ービングテストとも呼ばれる1次試験で、この1次試験
によって不具合チップが見つかると、かつては例えばイ
ンクマークを付けて区別することが行われていた。しか
し、最近では、ウェーハのどの位置にあるチップが不具
合であるかという情報を、例えば、CPUを介して一旦
フロッピ媒体などに記憶させたり、CPU間を直接オン
ラインで結んだりして、引き続いて行う組立工程の合理
化に役立てるいわゆるマップ(地図)方式が採用される
ようになってきている。
【0004】このマップ方式によれば、例えばチップを
幾つかの等級に分類することが容易にできる。また、例
えばチップをダンボンディングする組立工程において、
次にボンディングする良品チップの番地が予め分かるの
で作業効率を向上させることができる。さらに、このマ
ップ方式は、1次試験の試験データによってウェーハプ
ロセスの解析を行ったり、1次試験以後の履歴管理など
を行ったりすることができる有効な方法である。
幾つかの等級に分類することが容易にできる。また、例
えばチップをダンボンディングする組立工程において、
次にボンディングする良品チップの番地が予め分かるの
で作業効率を向上させることができる。さらに、このマ
ップ方式は、1次試験の試験データによってウェーハプ
ロセスの解析を行ったり、1次試験以後の履歴管理など
を行ったりすることができる有効な方法である。
【0005】
【従来の技術】マップ方式において最初に作られるマッ
プは、1次試験つまり電気的試験によって得られるデー
タに基づいて作られる。ところが、一般には円形のウェ
ーハの上に方形のチップを配列しているので、ウェーハ
の端面近傍に配設されたチップは、ウェーハの端面に掛
かってチップの一部が欠けることが間々起こる。このよ
うな欠けチップの発生は、ウェーハにチップ状の素子を
パターニングする露光の際の位置合わせ(アライメン
ト)に起因している。
プは、1次試験つまり電気的試験によって得られるデー
タに基づいて作られる。ところが、一般には円形のウェ
ーハの上に方形のチップを配列しているので、ウェーハ
の端面近傍に配設されたチップは、ウェーハの端面に掛
かってチップの一部が欠けることが間々起こる。このよ
うな欠けチップの発生は、ウェーハにチップ状の素子を
パターニングする露光の際の位置合わせ(アライメン
ト)に起因している。
【0006】図5は露光の際のアライメントの一例の説
明図で、(A)は平面図、(B)は断面図である。図に
おいて、1はウェーハ、2はチップ、3は欠けチップ、
5はファセット、6は面取り面である。
明図で、(A)は平面図、(B)は断面図である。図に
おいて、1はウェーハ、2はチップ、3は欠けチップ、
5はファセット、6は面取り面である。
【0007】図5(A)において、円形のウェーハ1に
は、方向性をもたせるために周縁部を直線状に切り欠い
たファセット(オリフラ、オリエンテーションフラット
の略称)が設けられている。そして、ウェーハ1の上に
素子をパターニングする露光に際しては、ファセット5
の端面をX軸とし、ウェーハ1の右端面をY軸とし、原
点がウェーハ1の外に仮想的に存在するX−Y座標系を
基にしてアライメントが行われる。
は、方向性をもたせるために周縁部を直線状に切り欠い
たファセット(オリフラ、オリエンテーションフラット
の略称)が設けられている。そして、ウェーハ1の上に
素子をパターニングする露光に際しては、ファセット5
の端面をX軸とし、ウェーハ1の右端面をY軸とし、原
点がウェーハ1の外に仮想的に存在するX−Y座標系を
基にしてアライメントが行われる。
【0008】このアライメントの後は、例えばCPUと
対話しながらショットレイアウトがなされる。1ショッ
トは、1回に露光動作が露光できる範囲を示し、チップ
2が1個分のこともあれば、複数個のチップ2がまとめ
て露光される場合もある。
対話しながらショットレイアウトがなされる。1ショッ
トは、1回に露光動作が露光できる範囲を示し、チップ
2が1個分のこともあれば、複数個のチップ2がまとめ
て露光される場合もある。
【0009】こゝに示した例では、1ショットで2個ず
つのチップ2を露光している。そして、ステッパとも呼
ばれる露光装置がX−Y方向に間欠的に移動しながら、
順次露光が行われる。従って、この露光の際に得られる
ショットレイアウト情報が、ウェーハ上のチップの位置
を最も正確に表していることになる。
つのチップ2を露光している。そして、ステッパとも呼
ばれる露光装置がX−Y方向に間欠的に移動しながら、
順次露光が行われる。従って、この露光の際に得られる
ショットレイアウト情報が、ウェーハ上のチップの位置
を最も正確に表していることになる。
【0010】ところで、ウェーハ1の端面は、ダイシン
グの際に発生したばり取りや端面の欠損を防ぐ目的で面
取りが行われており、図5(B)に示したように端面が
面取り面6となっている。そのために、ウェーハ1の端
面近傍にアライメントされたチップ2は、ウェーハ1の
面取り面6に掛かると、見かけ上は露光されていても、
素子として正常に機能しない欠けチップ3になっている
場合がある。
グの際に発生したばり取りや端面の欠損を防ぐ目的で面
取りが行われており、図5(B)に示したように端面が
面取り面6となっている。そのために、ウェーハ1の端
面近傍にアライメントされたチップ2は、ウェーハ1の
面取り面6に掛かると、見かけ上は露光されていても、
素子として正常に機能しない欠けチップ3になっている
場合がある。
【0011】また、同一品種を作るウェーハプロセスで
あっても、ウェーハ1はロットが異なると、図5(A)
の一点破線で示したようにウェーハ1の寸法が異なる場
合がある。そのため、あるロットのウェーハ1では存在
しているチップ2が、別のロットのウェーハ1では存在
しないといった不都合が起こる。
あっても、ウェーハ1はロットが異なると、図5(A)
の一点破線で示したようにウェーハ1の寸法が異なる場
合がある。そのため、あるロットのウェーハ1では存在
しているチップ2が、別のロットのウェーハ1では存在
しないといった不都合が起こる。
【0012】一方、最近、ウェーハの上に配設されたチ
ップに対して、チップコードと呼ばれる識別方法が採ら
れるようになっている。図6はチップコードの座標原点
の説明図であり、1はウェーハ、2はチップ、4は原点
チップである。
ップに対して、チップコードと呼ばれる識別方法が採ら
れるようになっている。図6はチップコードの座標原点
の説明図であり、1はウェーハ、2はチップ、4は原点
チップである。
【0013】チップコードにおいては、ウェーハ1の上
に形成されている複数個のチップ2の中で、ウェーハ1
の幾何学的な中心部Oに最も近いチップ2を原点チップ
4としてチップコードの原点(0,0)にしている。
に形成されている複数個のチップ2の中で、ウェーハ1
の幾何学的な中心部Oに最も近いチップ2を原点チップ
4としてチップコードの原点(0,0)にしている。
【0014】図6(A)、(B)、(C)にいろいろな
原点チップ4の例を示す。そして、例えば(−4,3)
のように、横方向に±X、縦方向に±Yの番地を取って
チップ2を識別している。
原点チップ4の例を示す。そして、例えば(−4,3)
のように、横方向に±X、縦方向に±Yの番地を取って
チップ2を識別している。
【0015】
【発明が解決しようとする課題】このように、ウェーハ
上にレイアウトされるチップは、露光工程におけるショ
ットレイアウトによって決まる。しかし、ウェーハの寸
法がロットごとに異なるため、1次試験によって作られ
るマップもロットごとに異なってしまう。
上にレイアウトされるチップは、露光工程におけるショ
ットレイアウトによって決まる。しかし、ウェーハの寸
法がロットごとに異なるため、1次試験によって作られ
るマップもロットごとに異なってしまう。
【0016】そのため、スクライブしたあとの個々のチ
ップを検査したりダイボンディングしたりする組立工程
で混乱が起こることを防ぐためには、例えば目視によっ
て確認できるようにウェーハごとにマーキングする煩瑣
な作業が必要であった。
ップを検査したりダイボンディングしたりする組立工程
で混乱が起こることを防ぐためには、例えば目視によっ
て確認できるようにウェーハごとにマーキングする煩瑣
な作業が必要であった。
【0017】また、1次試験で設定された座標の原点
は、ソフトウエア上試験を実施する作業者によって任意
にずらすことができるようになっている。そのために、
それぞれのウェーハの上の同じ位置に存在するチップ同
士が、異なった番地に存在することになってしまう場合
が生じてしまい、その後に行われる解析などにおいてデ
ータが使えないといった問題があった。
は、ソフトウエア上試験を実施する作業者によって任意
にずらすことができるようになっている。そのために、
それぞれのウェーハの上の同じ位置に存在するチップ同
士が、異なった番地に存在することになってしまう場合
が生じてしまい、その後に行われる解析などにおいてデ
ータが使えないといった問題があった。
【0018】さらに、1次試験で設定された座標の原点
は、チップコードにおける座標の原点とも異なってお
り、解析などを行う際に不都合であった。そこで本発明
は、露光の際のショットレイアウト情報と1次試験の際
に得られる試験データを組み合わせてなるマップ、およ
び1次試験によって得られるマップとウェーハの外形寸
法情報とを重ね合わせてチップコードの原点を割り出
し、マップの原点と一致させてなるマップを、組立工程
におけるチップレイアウト情報として利用した半導体装
置の組立方法を提供することを目的としている。
は、チップコードにおける座標の原点とも異なってお
り、解析などを行う際に不都合であった。そこで本発明
は、露光の際のショットレイアウト情報と1次試験の際
に得られる試験データを組み合わせてなるマップ、およ
び1次試験によって得られるマップとウェーハの外形寸
法情報とを重ね合わせてチップコードの原点を割り出
し、マップの原点と一致させてなるマップを、組立工程
におけるチップレイアウト情報として利用した半導体装
置の組立方法を提供することを目的としている。
【0019】
【課題を解決するための手段】上で述べた課題は、ウェ
ーハ検査工程の1次試験以降の組立工程で用いるマップ
が、露光工程でウェーハに露光する際に得られるショッ
トレイアウト情報と、該1次試験する際に得られる試験
データとを重ね合わせて構成されているマップを利用し
た半導体装置の組立方法と、マップの原点を、ウェーハ
検査工程で1次試験する際に得られるチップレイアウト
情報とウェーハの寸法とを組み合わせて、チップコード
の原点に一致させてなるように構成されているマップを
利用した半導体装置の組立方法と、によって解決され
る。
ーハ検査工程の1次試験以降の組立工程で用いるマップ
が、露光工程でウェーハに露光する際に得られるショッ
トレイアウト情報と、該1次試験する際に得られる試験
データとを重ね合わせて構成されているマップを利用し
た半導体装置の組立方法と、マップの原点を、ウェーハ
検査工程で1次試験する際に得られるチップレイアウト
情報とウェーハの寸法とを組み合わせて、チップコード
の原点に一致させてなるように構成されているマップを
利用した半導体装置の組立方法と、によって解決され
る。
【0020】
【作用】本発明の第一の発明においては、露光の際のシ
ョットレイアウトから得られるチップレイアウト情報が
最も正しくチップレイアウトを示しており、しかも、1
ショットの中のチップの数や配列、チップコードの原点
などの情報も含まれているので、その情報を記憶媒体な
どに取り出すようにしている。そして、1次試験で得ら
れる試験データと重ね合わせてマップとなすようにして
いる。
ョットレイアウトから得られるチップレイアウト情報が
最も正しくチップレイアウトを示しており、しかも、1
ショットの中のチップの数や配列、チップコードの原点
などの情報も含まれているので、その情報を記憶媒体な
どに取り出すようにしている。そして、1次試験で得ら
れる試験データと重ね合わせてマップとなすようにして
いる。
【0021】本発明の第二の発明においては、マップの
原点を、ウェーハ検査工程で1次試験する際に得られる
チップレイアウト情報とウェーハの外形寸法情報とを組
み合わせて、チップコードの原点を割り出して一致させ
るようにしている。そして、チップコードの原点をX−
Y座標系の原点としたウェーハの第1〜3象限内に生じ
る欠けチップを、第4象限を基準にして補正し、チップ
レイアウト情報となすようにしている。さらに、1品種
に対しては補正を1回行い、そこで得られたチップレイ
アウト情報を一旦記憶し、以降に扱う同一品種のウェー
ハに対して適応するようにしている。
原点を、ウェーハ検査工程で1次試験する際に得られる
チップレイアウト情報とウェーハの外形寸法情報とを組
み合わせて、チップコードの原点を割り出して一致させ
るようにしている。そして、チップコードの原点をX−
Y座標系の原点としたウェーハの第1〜3象限内に生じ
る欠けチップを、第4象限を基準にして補正し、チップ
レイアウト情報となすようにしている。さらに、1品種
に対しては補正を1回行い、そこで得られたチップレイ
アウト情報を一旦記憶し、以降に扱う同一品種のウェー
ハに対して適応するようにしている。
【0022】こうして、露光の際のショットレイアウト
から得られる最も正しいチップレイアウト情報を基準に
して、1次試験のチップレイアウトを補正し、または、
1次試験の後に得られるマップの原点をチップコードの
原点と一致させれば、正確なマップを得ることができ
る。また、これらのマップ情報をCPUに書き込んでマ
ップシステムとすることもできる。
から得られる最も正しいチップレイアウト情報を基準に
して、1次試験のチップレイアウトを補正し、または、
1次試験の後に得られるマップの原点をチップコードの
原点と一致させれば、正確なマップを得ることができ
る。また、これらのマップ情報をCPUに書き込んでマ
ップシステムとすることもできる。
【0023】このマップの欠けチップの情報は、不良デ
ータと不良カテゴリ(不良内訳)を人手を介さずにCP
Uに書き込むことができる。そして、組立工程やそれ以
降の例えばチップの履歴解析といった工程にまで画一的
に利用することができる。
ータと不良カテゴリ(不良内訳)を人手を介さずにCP
Uに書き込むことができる。そして、組立工程やそれ以
降の例えばチップの履歴解析といった工程にまで画一的
に利用することができる。
【0024】
【実施例】図1は本発明の第一の実施例の説明図、図2
はショットレイアウト情報と1次試験データの重ね合わ
せの説明図、図3は本発明の第二の実施例の説明図で、
(A)X軸の決定、(B)はY軸の決定、図4は欠けチ
ップの補正方法の説明図である。図において、1はウェ
ーハ、2はチップ、3は欠けチップ、4は原点チップ、
5はファセットである。
はショットレイアウト情報と1次試験データの重ね合わ
せの説明図、図3は本発明の第二の実施例の説明図で、
(A)X軸の決定、(B)はY軸の決定、図4は欠けチ
ップの補正方法の説明図である。図において、1はウェ
ーハ、2はチップ、3は欠けチップ、4は原点チップ、
5はファセットである。
【0025】実施例:1 図1において、露光装置はステッパとも呼ばれ、こゝで
得られるショットレイアウト情報は、オンライン、もし
くはフロッピディスクなどの記憶媒体に一旦取り出され
てから、プローバとも呼ばれる1次試験装置に送り出さ
れる。そして、このショットレイアウト情報を基準にし
てウェーハ1のアライメントを行う。
得られるショットレイアウト情報は、オンライン、もし
くはフロッピディスクなどの記憶媒体に一旦取り出され
てから、プローバとも呼ばれる1次試験装置に送り出さ
れる。そして、このショットレイアウト情報を基準にし
てウェーハ1のアライメントを行う。
【0026】ウェーハテストの際に用いられる1次試験
装置はプローバとも呼ばれ、一般に数mm以内で粗アラ
イメントを行い、そのあとウェーハ1の中のチップ2に
よって精密なアライメントを行うことができるようにな
っている。そこで、精密なアライメントが終わったら、
露光装置のショットレイアウト情報から得られたチップ
レイアウト情報を基準にして1次試験を実施する。
装置はプローバとも呼ばれ、一般に数mm以内で粗アラ
イメントを行い、そのあとウェーハ1の中のチップ2に
よって精密なアライメントを行うことができるようにな
っている。そこで、精密なアライメントが終わったら、
露光装置のショットレイアウト情報から得られたチップ
レイアウト情報を基準にして1次試験を実施する。
【0027】一方、ウェーハ1の外形寸法情報は1次試
験の際に分かるので、その結果から欠けチップ3を割り
出し、チップレイアウト情報から除いてもよく、その欠
けチップ3には1次試験のデータが存在しないので不良
データを入力してもよい。こうして、欠けチップ3を試
験しないで済ませることができる。
験の際に分かるので、その結果から欠けチップ3を割り
出し、チップレイアウト情報から除いてもよく、その欠
けチップ3には1次試験のデータが存在しないので不良
データを入力してもよい。こうして、欠けチップ3を試
験しないで済ませることができる。
【0028】なお、ショットレイアウト情報からチップ
レイアウト情報を決めるには、チップ2の大きさが予め
分かっているので、CPUなどとの対話によってデータ
入力すれば簡単に決めることができる。
レイアウト情報を決めるには、チップ2の大きさが予め
分かっているので、CPUなどとの対話によってデータ
入力すれば簡単に決めることができる。
【0029】図2において、1次試験が終わったあとの
試験データは、後工程に流すためにデータフォーマット
の書換えが行われる。ところが、露光の際に行われるウ
ェーハ1のアライメントは、図5で説明したようにファ
セット5の端面をX軸とし、右端面をY軸として行われ
る。従って、ウェーハ1の大きさに差異があっても、第
3象限のチップレイアウトは正しいものである。そし
て、X軸とY軸の近傍に沿ってアライメントされた行や
列は、1次試験においても欠けチップ3が存在しない。
試験データは、後工程に流すためにデータフォーマット
の書換えが行われる。ところが、露光の際に行われるウ
ェーハ1のアライメントは、図5で説明したようにファ
セット5の端面をX軸とし、右端面をY軸として行われ
る。従って、ウェーハ1の大きさに差異があっても、第
3象限のチップレイアウトは正しいものである。そし
て、X軸とY軸の近傍に沿ってアライメントされた行や
列は、1次試験においても欠けチップ3が存在しない。
【0030】そこで、ファセット5の端面のX軸に最も
近いチップ行と右端面のY軸に最も近いチップ列をそれ
ぞれ標準行と標準列とし、1次試験の試験データとCP
U上で重ね合わせを行う。そうすると、チップコードの
原点(0,0)が判別でき、1次試験の試験データを補
正が容易にできる。
近いチップ行と右端面のY軸に最も近いチップ列をそれ
ぞれ標準行と標準列とし、1次試験の試験データとCP
U上で重ね合わせを行う。そうすると、チップコードの
原点(0,0)が判別でき、1次試験の試験データを補
正が容易にできる。
【0031】こうして、露光の際のショットレイアウト
情報から得られるチップレイアウト情報と1次試験の際
に得られる試験データを重ね合わせて、1次試験以降の
組立工程などで利用するマップシステムを作ることがで
きる。
情報から得られるチップレイアウト情報と1次試験の際
に得られる試験データを重ね合わせて、1次試験以降の
組立工程などで利用するマップシステムを作ることがで
きる。
【0032】実施例:2 チップコードの原点は、ウェーハ1の中心点に最も近い
チップ2を原点チップ4としてチップコードの原点
(0,0)としているので、この原点チップ4を特定す
るためにX軸とY軸を決める。
チップ2を原点チップ4としてチップコードの原点
(0,0)としているので、この原点チップ4を特定す
るためにX軸とY軸を決める。
【0033】まず、X軸については、1次試験のデータ
から得られたマップとファセット5の方向から、図3
(A)に示したようにファセット5を除いた右側に配列
しているチップ2の縦方向の列のチップ数から中心を割
り出し、これをX軸とする。ただし、欠けチップ3が存
在する場合には、多数決を採って中心を求める。
から得られたマップとファセット5の方向から、図3
(A)に示したようにファセット5を除いた右側に配列
しているチップ2の縦方向の列のチップ数から中心を割
り出し、これをX軸とする。ただし、欠けチップ3が存
在する場合には、多数決を採って中心を求める。
【0034】次いで、Y軸についてもX軸と同様に、ウ
ェーハ1の中心近傍に配列しているチップ2の横方向の
行のチップ数から中心を割り出し、これをY軸とする。
ただし、欠けチップ3が存在する場合には、多数決を採
って中心を求める。
ェーハ1の中心近傍に配列しているチップ2の横方向の
行のチップ数から中心を割り出し、これをY軸とする。
ただし、欠けチップ3が存在する場合には、多数決を採
って中心を求める。
【0035】こうして、決まったX軸とY軸をマップの
座標系とする。そして、このX−Y座標系の原点Oに最
も近い位置に在るチップ2を原点チップ4としたチップ
コードの原点(0,0)を、例えば図示したような位置
に決めることができる。つまり、マップの原点Oとチッ
プコードの原点(0,0)が一致したことになる。
座標系とする。そして、このX−Y座標系の原点Oに最
も近い位置に在るチップ2を原点チップ4としたチップ
コードの原点(0,0)を、例えば図示したような位置
に決めることができる。つまり、マップの原点Oとチッ
プコードの原点(0,0)が一致したことになる。
【0036】一方、図4において、こうして決められた
X−Y座標系の第4象限においては、露光の際に行われ
るアライメントが前掲の図5に示したように行われるの
で、その際得られるショットレイアウト情報は、ウェー
ハ1の寸法の差異に関係なく再現性がよい。しかも、フ
ァセット5の部分のみがY方向で非対称であるが、ウェ
ーハ1の寸法に対して相対的にショットサイズつまりチ
ップの形状が大きくなると、X方向に対してもY方向に
対しても対称となる。
X−Y座標系の第4象限においては、露光の際に行われ
るアライメントが前掲の図5に示したように行われるの
で、その際得られるショットレイアウト情報は、ウェー
ハ1の寸法の差異に関係なく再現性がよい。しかも、フ
ァセット5の部分のみがY方向で非対称であるが、ウェ
ーハ1の寸法に対して相対的にショットサイズつまりチ
ップの形状が大きくなると、X方向に対してもY方向に
対しても対称となる。
【0037】従って、第4象限のチップレイアウト情報
を、X軸およびY軸を中心に反転させれば、1次試験の
チップレイアウトで、欠けチップ3の存在を補正するこ
とができる。ただし、X軸に対して対称なファセット5
と反対側の第1、第2象限の点線で表した部分のチップ
レイアウトは補正がでいないので、1次試験で得られる
データを用いるか、場合によっては目視で確認して補正
する。
を、X軸およびY軸を中心に反転させれば、1次試験の
チップレイアウトで、欠けチップ3の存在を補正するこ
とができる。ただし、X軸に対して対称なファセット5
と反対側の第1、第2象限の点線で表した部分のチップ
レイアウトは補正がでいないので、1次試験で得られる
データを用いるか、場合によっては目視で確認して補正
する。
【0038】こうしたチップレイアウトの補正は、ある
品種の標準的なウェーハに対して1次試験が終わった直
後に1回行う。そして、このチップレイアウト情報を記
憶しておけば、以後の同一品種については、そのチップ
レイアウト情報によって順次補正することができる。
品種の標準的なウェーハに対して1次試験が終わった直
後に1回行う。そして、このチップレイアウト情報を記
憶しておけば、以後の同一品種については、そのチップ
レイアウト情報によって順次補正することができる。
【0039】
【発明の効果】露光工程で得られるショットレイアウト
情報と1次試験の試験データを組み合わせてマップを構
成し、あるいはマップの原点を、1次試験する際に得ら
れるチップレイアウト情報とウェーハの寸法とを組み合
わせて、チップコードの原点に一致させたマップを構成
することにより、正確なマップシステムを確立すること
ができる。
情報と1次試験の試験データを組み合わせてマップを構
成し、あるいはマップの原点を、1次試験する際に得ら
れるチップレイアウト情報とウェーハの寸法とを組み合
わせて、チップコードの原点に一致させたマップを構成
することにより、正確なマップシステムを確立すること
ができる。
【0040】これらのマップ情報は、ウェーハ検査工程
における1次試験や検査工程以降のダイシングなどの組
立工程、あるいはウェーハプロセスに遡った不良の解析
などに対して、効率的な有効手段となる。従って、本発
明は半導体装置の製造工程の効率化に寄与するところが
大である。
における1次試験や検査工程以降のダイシングなどの組
立工程、あるいはウェーハプロセスに遡った不良の解析
などに対して、効率的な有効手段となる。従って、本発
明は半導体装置の製造工程の効率化に寄与するところが
大である。
【図1】 本発明の第一の実施例の説明図である。
【図2】 ショットレイアウト情報と1次試験データの
重ね合わせの説明図である。
重ね合わせの説明図である。
【図3】 本発明の第二の実施例の説明図で、(A)X
軸の決定、(B)はY軸の決定である。
軸の決定、(B)はY軸の決定である。
【図4】 欠けチップの補正方法の説明図である。
【図5】 露光の際のアライメントの一例の説明図で、
(A)は平面図、(B)は断面図である。
(A)は平面図、(B)は断面図である。
【図6】 チップコードの座標原点の説明図である。
1 ウェーハ 2 チップ 3 欠けチップ 4 原点チップ 5 ファセット
Claims (5)
- 【請求項1】 ウェーハ検査工程の1次試験以降の組立
工程で用いるマップが、露光工程でウェーハに露光する
際に得られるショットレイアウト情報と、該1次試験す
る際に得られる試験データとを重ね合わせてなることを
特徴とするマップを利用した半導体装置の組立方法。 - 【請求項2】 マップの原点を、ウェーハ検査工程で1
次試験する際に得られるチップレイアウト情報とウェー
ハの外形寸法情報とを組み合わせて、チップコードの原
点に一致させてなることを特徴とするマップを利用した
半導体装置の組立方法。 - 【請求項3】 前記チップコードの原点を座標系の原点
となしたウェーハの第1〜3象限内に生じる欠けチップ
を、第4象限を基準にして補正し、チップレイアウト情
報となす請求項2記載のマップを利用した半導体装置の
組立方法。 - 【請求項4】 1品種に対して1回行った請求項2記載
の補正によって得られたチップレイアウト情報を記憶
し、以降の同一品種に対して適応する請求項3記載のマ
ップを利用した半導体装置の組立方法。 - 【請求項5】 請求項1記載のマップと請求項2記載の
マップを利用して、チップコードの原点と欠けチップの
情報をCPUに書き込んでマップシステムとなすマップ
を利用した半導体装置の組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3056924A JP2979682B2 (ja) | 1991-03-20 | 1991-03-20 | マップを利用した半導体装置の組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3056924A JP2979682B2 (ja) | 1991-03-20 | 1991-03-20 | マップを利用した半導体装置の組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04291738A JPH04291738A (ja) | 1992-10-15 |
JP2979682B2 true JP2979682B2 (ja) | 1999-11-15 |
Family
ID=13041047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3056924A Expired - Lifetime JP2979682B2 (ja) | 1991-03-20 | 1991-03-20 | マップを利用した半導体装置の組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2979682B2 (ja) |
-
1991
- 1991-03-20 JP JP3056924A patent/JP2979682B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04291738A (ja) | 1992-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4951811B2 (ja) | 半導体装置の製造方法 | |
JP2802561B2 (ja) | 半導体チップのアライメント方法およびレーザ修理用ターゲット | |
US20120024089A1 (en) | Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same | |
JP2008053624A (ja) | アライメント装置 | |
JP2617870B2 (ja) | アライメント方法 | |
KR100389135B1 (ko) | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 | |
JPH01253247A (ja) | ダイの位置決め方法と装置 | |
JP2000228341A (ja) | 半導体集積回路 | |
JP2979682B2 (ja) | マップを利用した半導体装置の組立方法 | |
CN116581106A (zh) | 晶粒完整性的检测方法 | |
JP2595962B2 (ja) | 半導体装置 | |
JP3157751B2 (ja) | 半導体基板のダイシング方法 | |
JPH09306873A (ja) | ウェーハの分割システム | |
US6969620B2 (en) | Semiconductor device inspection system | |
JPH0645428A (ja) | 半導体装置の製造方法 | |
JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
JPH01304721A (ja) | 標識を有する半導体基板 | |
JPS6247142A (ja) | 半導体装置のマ−キング法 | |
JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
JP2012004219A (ja) | 半導体装置の検査方法及び、半導体装置の検査システム | |
JP2002184819A (ja) | ウェハテスト装置およびウェハテスト方法 | |
JPH10339943A (ja) | 半導体装置の製造方法 | |
JP2000138146A (ja) | アライメントマーク及び半導体ウエハ | |
JP2000091275A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |