JP2807296B2 - 半導体単結晶層の製造方法 - Google Patents
半導体単結晶層の製造方法Info
- Publication number
- JP2807296B2 JP2807296B2 JP31139089A JP31139089A JP2807296B2 JP 2807296 B2 JP2807296 B2 JP 2807296B2 JP 31139089 A JP31139089 A JP 31139089A JP 31139089 A JP31139089 A JP 31139089A JP 2807296 B2 JP2807296 B2 JP 2807296B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal layer
- insulating film
- seed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、絶縁膜上に半導体単結晶層を形成する半導
体単結晶層の製造方法に係わり、特に基板シード部から
の横方向の結晶成長を利用した半導体単結晶層の製造方
法に関する。
体単結晶層の製造方法に係わり、特に基板シード部から
の横方向の結晶成長を利用した半導体単結晶層の製造方
法に関する。
（従来の技術） 従来、集積度の向上、デバイス動作の高速化を目的と
して、３次元ICの開発が進められているが、この３次元
ICの実現には絶縁膜上に半導体単結晶層を形成する技術
が必須である。シリコンデバイスでは、SOI（Silicon O
n Insulater）技術として、電子ビームやレーザビーム
等による溶融再結晶化法、固相エピタキシャル成長法等
が積極的に開発されてきた。その中で、固相エピタキシ
ャル成長法は低温で単結晶層を形成可能なため有望な技
術である。
して、３次元ICの開発が進められているが、この３次元
ICの実現には絶縁膜上に半導体単結晶層を形成する技術
が必須である。シリコンデバイスでは、SOI（Silicon O
n Insulater）技術として、電子ビームやレーザビーム
等による溶融再結晶化法、固相エピタキシャル成長法等
が積極的に開発されてきた。その中で、固相エピタキシ
ャル成長法は低温で単結晶層を形成可能なため有望な技
術である。
また、従来より多結晶半導体層を用いてきたデバイス
において、多結晶半導体層を単結晶化することにより素
子信頼性が向上することがある。例えば、フローティン
グタイプのEPROMでは、フローティングゲートとして多
結晶シリコン層を用い、フローティングゲート上の絶縁
膜として多結晶シリコンの酸化膜を用いている。この多
結晶シリコン上の酸化膜は通常、多結晶シリコンを熱酸
化することにより形成している。しかし、酸化温度を低
温化すると、多結晶シリコン表面に突起等の凹凸が生じ
るため、絶縁特性が劣化する問題がある。この問題を回
避するためにフローティングゲートにシリコン単結晶層
を用いることが考えられる。フローティングゲートを単
結晶層にすることにより、フローティングゲート上の絶
縁膜の絶縁特性は飛躍的に向上する。このようなデバイ
スでも、シリコン単結晶層を形成する方法として固相エ
ピタキシャル成長法が有効である。
において、多結晶半導体層を単結晶化することにより素
子信頼性が向上することがある。例えば、フローティン
グタイプのEPROMでは、フローティングゲートとして多
結晶シリコン層を用い、フローティングゲート上の絶縁
膜として多結晶シリコンの酸化膜を用いている。この多
結晶シリコン上の酸化膜は通常、多結晶シリコンを熱酸
化することにより形成している。しかし、酸化温度を低
温化すると、多結晶シリコン表面に突起等の凹凸が生じ
るため、絶縁特性が劣化する問題がある。この問題を回
避するためにフローティングゲートにシリコン単結晶層
を用いることが考えられる。フローティングゲートを単
結晶層にすることにより、フローティングゲート上の絶
縁膜の絶縁特性は飛躍的に向上する。このようなデバイ
スでも、シリコン単結晶層を形成する方法として固相エ
ピタキシャル成長法が有効である。
第４図は、固相エピタキシャル成長法を用いた従来の
シリコン単結晶層製造工程を示す断面図である。まず、
第４図（ａ）に示す如く、シリコン基板１上に絶縁膜２
を形成し、絶縁膜２の一部を除去して基板シード部３を
形成する。このとき、基板シード部３には自然酸化膜４
が形成される。次いで、水素（H2）雰囲気中,1000℃の
高温で熱処理することにより、第４図（ｂ）に示す如く
基板シード部３上の自然酸化膜４を除去する。続いて、
絶縁膜２及び３基板シード部３上に非晶質シリコン膜５
を形成する。次いで、第４図（ｃ）に示す如く、550〜6
50℃の低温でアニールすることにおり、シリコン単結晶
層７を固相エピタキシャル成長させる。このとき、自然
酸化膜４は非晶質シリコン膜５に侵入して消えてしまう
か或いは極めて薄くなる。
シリコン単結晶層製造工程を示す断面図である。まず、
第４図（ａ）に示す如く、シリコン基板１上に絶縁膜２
を形成し、絶縁膜２の一部を除去して基板シード部３を
形成する。このとき、基板シード部３には自然酸化膜４
が形成される。次いで、水素（H2）雰囲気中,1000℃の
高温で熱処理することにより、第４図（ｂ）に示す如く
基板シード部３上の自然酸化膜４を除去する。続いて、
絶縁膜２及び３基板シード部３上に非晶質シリコン膜５
を形成する。次いで、第４図（ｃ）に示す如く、550〜6
50℃の低温でアニールすることにおり、シリコン単結晶
層７を固相エピタキシャル成長させる。このとき、自然
酸化膜４は非晶質シリコン膜５に侵入して消えてしまう
か或いは極めて薄くなる。
しかしながら、この種の方法にあっては次のような問
題があった。即ち、基板シード部３上の自然酸化膜４が
厚い場合は、エピタキシャル成長後に結晶欠陥７を多く
含むシリコン単結晶層６ができてしまうので、自然酸化
膜４を除去することが重要である。基板シード部３上の
自然酸化膜４を除去する工程においては、絶縁膜２の表
面がエッチングされて損傷を受けるため、絶縁膜２の表
面に凹凸が生じる。固相成長させる際には、損傷による
絶縁膜２の表面の凹凸が基板シード部３以外の核発生の
原因となる。このため、基板シード部３から横方向に長
い距離に渡って単結晶層を形成することは困難であっ
た。
題があった。即ち、基板シード部３上の自然酸化膜４が
厚い場合は、エピタキシャル成長後に結晶欠陥７を多く
含むシリコン単結晶層６ができてしまうので、自然酸化
膜４を除去することが重要である。基板シード部３上の
自然酸化膜４を除去する工程においては、絶縁膜２の表
面がエッチングされて損傷を受けるため、絶縁膜２の表
面に凹凸が生じる。固相成長させる際には、損傷による
絶縁膜２の表面の凹凸が基板シード部３以外の核発生の
原因となる。このため、基板シード部３から横方向に長
い距離に渡って単結晶層を形成することは困難であっ
た。
また、EPROMのフローティングゲートを固相エピタキ
シャル成長法でシリコン単結晶層に形成する場合は、絶
縁膜の損傷は絶縁膜の絶縁特性を劣化し、デバイス機能
の信頼性を著しく劣化させる要因となる。
シャル成長法でシリコン単結晶層に形成する場合は、絶
縁膜の損傷は絶縁膜の絶縁特性を劣化し、デバイス機能
の信頼性を著しく劣化させる要因となる。
（発明が解決しようとする課題） このように従来、固相エピタキシャル成長法で絶縁膜
上に半導体単結晶層を形成する場合、成長前に基板シー
ド部上の自然酸化膜を除去する必要があるが、この自然
酸化除去工程により下地に絶縁膜表面に凹凸が形成さ
れ、これが核となるために、単結晶層が横方向に成長し
ない問題や、絶縁膜の絶縁特性を劣化させる問題があっ
た。
上に半導体単結晶層を形成する場合、成長前に基板シー
ド部上の自然酸化膜を除去する必要があるが、この自然
酸化除去工程により下地に絶縁膜表面に凹凸が形成さ
れ、これが核となるために、単結晶層が横方向に成長し
ない問題や、絶縁膜の絶縁特性を劣化させる問題があっ
た。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、基板シード部から絶縁膜上に単結
晶層を横方向に成長させることができ、大面積の単結晶
層を得ると共に絶縁膜の絶縁特性の向上をはかり得る半
導体単結晶層の製造方法を提供することにある。
目的とするところは、基板シード部から絶縁膜上に単結
晶層を横方向に成長させることができ、大面積の単結晶
層を得ると共に絶縁膜の絶縁特性の向上をはかり得る半
導体単結晶層の製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、シード開口のエッチングにより下地
絶縁膜に凹凸が形成されるのを防止するため、シード開
口前に絶縁膜上に半導体層を形成ておくことにある。
絶縁膜に凹凸が形成されるのを防止するため、シード開
口前に絶縁膜上に半導体層を形成ておくことにある。
即ち本発明は、基板シード部からの結晶成長を利用し
て絶縁膜上に半導体単結晶層を形成する半導体単結晶層
の製造方法において、半導体基板上に絶縁膜を形成した
のち、この絶縁膜上に第１の半導体薄膜を形成し、次い
で前記絶縁膜及び第１の半導体薄膜の一部を開口して結
晶成長の核となる基板シード部を形成し、次いで第１の
半導体薄膜及び基板シード部上の自然酸化膜を除去し、
次いで第１の半導体薄膜及び基板シード部上に第２の半
導体薄膜を形成し、しかるのち第１及び第２の半導体薄
膜を熱処理して結晶化するようにした方法である。
て絶縁膜上に半導体単結晶層を形成する半導体単結晶層
の製造方法において、半導体基板上に絶縁膜を形成した
のち、この絶縁膜上に第１の半導体薄膜を形成し、次い
で前記絶縁膜及び第１の半導体薄膜の一部を開口して結
晶成長の核となる基板シード部を形成し、次いで第１の
半導体薄膜及び基板シード部上の自然酸化膜を除去し、
次いで第１の半導体薄膜及び基板シード部上に第２の半
導体薄膜を形成し、しかるのち第１及び第２の半導体薄
膜を熱処理して結晶化するようにした方法である。
（作用） 本発明によれば、絶縁膜を形成したのち該絶縁膜の上
に第１の半導体薄膜を形成し、その後に基板シード部、
第２の半導体薄膜を形成するため、基板シード部上の自
然酸化膜を除去するエッチング工程においては、絶縁膜
は第１の半導体薄膜で覆われている。このため、絶縁膜
の表面が損傷を受け凹凸が生じることはない。従って、
絶縁膜表面に基板シード部以外の核が発生するのを防止
でき、また絶縁膜の絶縁特性が劣化することもない。
に第１の半導体薄膜を形成し、その後に基板シード部、
第２の半導体薄膜を形成するため、基板シード部上の自
然酸化膜を除去するエッチング工程においては、絶縁膜
は第１の半導体薄膜で覆われている。このため、絶縁膜
の表面が損傷を受け凹凸が生じることはない。従って、
絶縁膜表面に基板シード部以外の核が発生するのを防止
でき、また絶縁膜の絶縁特性が劣化することもない。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の第１の実施例方法に係わる半導体結
晶層の製造工程を示す断面図である。まず、第１図
（ａ）に示す如く、シリコン単結晶基板11の上に熱酸化
によるSiO2膜（絶縁膜）12を200Å厚さに形成し、その
上に第１の非晶質シリコン膜13を500Åの厚さに形成す
る。この非晶質シリコン膜13は、LP−CVD法にて、シラ
ン（SiH4）又はジシラン（Si2H6）を500〜550℃の温度
で熱分解することにより形成する。
晶層の製造工程を示す断面図である。まず、第１図
（ａ）に示す如く、シリコン単結晶基板11の上に熱酸化
によるSiO2膜（絶縁膜）12を200Å厚さに形成し、その
上に第１の非晶質シリコン膜13を500Åの厚さに形成す
る。この非晶質シリコン膜13は、LP−CVD法にて、シラ
ン（SiH4）又はジシラン（Si2H6）を500〜550℃の温度
で熱分解することにより形成する。
次いで、第１図（ｂ）に示す如く、第１の非晶質シリ
コン膜13及び絶縁膜12を選択エッチングすることによ
り、基板シード部14を設ける。このとき、僅かな酸素で
或いは何等かの原因によりシリコン膜13の表面及び基板
シード部14の表面には、自然酸化膜15が形成される。
コン膜13及び絶縁膜12を選択エッチングすることによ
り、基板シード部14を設ける。このとき、僅かな酸素で
或いは何等かの原因によりシリコン膜13の表面及び基板
シード部14の表面には、自然酸化膜15が形成される。
次いで、上記試料を弗化水素ガスに晒すことにより自
然酸化膜15を除去したのち、第１図（ｃ）に示す如く第
１の非晶質シリコン膜13及び基板シード部14上に第２の
非晶質シリコン膜16を500Åの厚さに形成する。この第
２の非晶質シリコン膜16の形成は、第１の非晶質シリコ
ン膜13の形成と同様にLPCVD法でシラン又はジシランを
熱分解することにより行う。また、自然酸化膜15を除去
する工程において、下地の絶縁膜12の表面は第１の非晶
質シリコン膜13で覆われているため、該膜12の表面に凹
凸が生じることはない。
然酸化膜15を除去したのち、第１図（ｃ）に示す如く第
１の非晶質シリコン膜13及び基板シード部14上に第２の
非晶質シリコン膜16を500Åの厚さに形成する。この第
２の非晶質シリコン膜16の形成は、第１の非晶質シリコ
ン膜13の形成と同様にLPCVD法でシラン又はジシランを
熱分解することにより行う。また、自然酸化膜15を除去
する工程において、下地の絶縁膜12の表面は第１の非晶
質シリコン膜13で覆われているため、該膜12の表面に凹
凸が生じることはない。
次いで、窒素雰囲気中,550〜650℃の温度でアニール
処理を行い、第１図（ｄ）に示す如く非晶質シリコン膜
13,16を単結晶シリコン層17に変える。この結晶化は、
基板シード部14からの固相エピタキシャル成長である。
処理を行い、第１図（ｄ）に示す如く非晶質シリコン膜
13,16を単結晶シリコン層17に変える。この結晶化は、
基板シード部14からの固相エピタキシャル成長である。
このようにすることにより、従来では基板シート部か
ら10μｍまでしかシリコン単結晶にできなかったのに対
し、この実施例では基板シード部14から15μｍ以上離れ
た領域まで無欠陥のシリコン単結晶層17を得ることが可
能となった。これは、下地の絶縁膜12の表面が平坦化さ
れた状態にあり、常に基板シード部14から結晶成長が進
むためと考えられる。なお、自然酸化膜15を除去する際
のエッチング工程により、第１の非晶質シリコン膜13の
表面に凹凸が生じるが、このシリコン膜13表面の凹凸は
第２の非晶質シリコン膜16により埋められるので、凹凸
が結晶成長の核になることはなく何等問題とならない。
ら10μｍまでしかシリコン単結晶にできなかったのに対
し、この実施例では基板シード部14から15μｍ以上離れ
た領域まで無欠陥のシリコン単結晶層17を得ることが可
能となった。これは、下地の絶縁膜12の表面が平坦化さ
れた状態にあり、常に基板シード部14から結晶成長が進
むためと考えられる。なお、自然酸化膜15を除去する際
のエッチング工程により、第１の非晶質シリコン膜13の
表面に凹凸が生じるが、このシリコン膜13表面の凹凸は
第２の非晶質シリコン膜16により埋められるので、凹凸
が結晶成長の核になることはなく何等問題とならない。
かくして本実施例方法によれば、基板シード部14を設
ける前に絶縁膜12上に第１の非晶質シリコン膜13を形成
しているので、基板シード部14上の自然酸化膜15を除去
する際にエッチング工程で、絶縁膜12の表面に凹凸が生
じる等の不都合を未然に防止することができる。このた
め、基板シード部14からの横方向成長によりシリコン単
結晶層17を形成することができ、絶縁膜12上に大面積の
単結晶層を実現することができる。また、絶縁膜12の表
面に損傷による凹凸がないことから、絶縁膜12の絶縁特
性の向上をはかることができる。
ける前に絶縁膜12上に第１の非晶質シリコン膜13を形成
しているので、基板シード部14上の自然酸化膜15を除去
する際にエッチング工程で、絶縁膜12の表面に凹凸が生
じる等の不都合を未然に防止することができる。このた
め、基板シード部14からの横方向成長によりシリコン単
結晶層17を形成することができ、絶縁膜12上に大面積の
単結晶層を実現することができる。また、絶縁膜12の表
面に損傷による凹凸がないことから、絶縁膜12の絶縁特
性の向上をはかることができる。
第２図は本発明の第２の実施例方法を説明するための
工程断面図である。なお、第１図と同一部分には同一符
号を付して、その詳しい説明は省略する。
工程断面図である。なお、第１図と同一部分には同一符
号を付して、その詳しい説明は省略する。
この実施例方法が先に説明した第１の実施例方法と異
なる点は、非晶質シリコン膜の形成工程にある。即ち本
実施例では、まず、第２図（ａ）に示す如く、シリコン
単結晶基板11上に熱酸化によるSiO2膜（絶縁膜）12及び
第１の多結晶シリコン膜23を形成する。ここで、第１の
多結晶シリコン膜23の形成にはLP−CVD法を用い、シラ
ン又はジシランを600℃以上の温度で熱分解することに
より行った。
なる点は、非晶質シリコン膜の形成工程にある。即ち本
実施例では、まず、第２図（ａ）に示す如く、シリコン
単結晶基板11上に熱酸化によるSiO2膜（絶縁膜）12及び
第１の多結晶シリコン膜23を形成する。ここで、第１の
多結晶シリコン膜23の形成にはLP−CVD法を用い、シラ
ン又はジシランを600℃以上の温度で熱分解することに
より行った。
次いで、第２図（ｂ）に示す如く、先の第１の実施例
方法と同様に多結晶シリコン間23及び絶縁膜12の選択エ
ッチングを行って基板シード部14を設ける。このとき、
第１の多結晶シリコン膜23の表面及び基板シード部14の
上には前述したように自然酸化膜15が形成される。その
後、自然酸化膜15を除去した後、第２図（ｃ）に示す如
く、LPCVD法にて第２の多結晶シリコン膜26を形成す
る。
方法と同様に多結晶シリコン間23及び絶縁膜12の選択エ
ッチングを行って基板シード部14を設ける。このとき、
第１の多結晶シリコン膜23の表面及び基板シード部14の
上には前述したように自然酸化膜15が形成される。その
後、自然酸化膜15を除去した後、第２図（ｃ）に示す如
く、LPCVD法にて第２の多結晶シリコン膜26を形成す
る。
次いで、第２図（ｄ）に示す如く、シリコン，砒素又
は硼素を第１及び第２の多結晶シリコン膜23,26にイオ
ン注入することにより、第１及び第２の多結晶シリコン
膜23,26を非晶質化させる。また、このイオン注入によ
り、基板シード部13上に僅かに残った自然酸化膜も分散
されて除去される。その後、先の第１の実施例と同様
に、窒素雰囲気中の550〜600℃の温度でアニール処理す
ることにより、非晶質シリコン膜13,16を固相エピタキ
シャル成長によりシリコン単結晶層17に変える。
は硼素を第１及び第２の多結晶シリコン膜23,26にイオ
ン注入することにより、第１及び第２の多結晶シリコン
膜23,26を非晶質化させる。また、このイオン注入によ
り、基板シード部13上に僅かに残った自然酸化膜も分散
されて除去される。その後、先の第１の実施例と同様
に、窒素雰囲気中の550〜600℃の温度でアニール処理す
ることにより、非晶質シリコン膜13,16を固相エピタキ
シャル成長によりシリコン単結晶層17に変える。
このような工程であっても、絶縁膜12の表面に凹凸が
生じるのを防止することができ、先の実施例方法と同様
の効果が得られる。
生じるのを防止することができ、先の実施例方法と同様
の効果が得られる。
第３図は本発明の第３の実施例方法を説明するための
工程断面図であり、本発明をEPROMの製造に適用した例
を示している。
工程断面図であり、本発明をEPROMの製造に適用した例
を示している。
まず、第３図（ａ）に示す如く、シリコン単結晶基板
31上に素子分離用酸化膜32,ゲート酸化膜（絶縁膜）33
を形成した後、全面に第１の非晶質シリコン膜34をLPCV
D法によりシラン又はジシランの熱分解により形成す
る。続いて、第３図（ｂ）に示す如く、第１の非晶質シ
リコン膜34上にフォトレジスト35を塗布し、基板シード
部を形成する場所のレジスト35を除去する。そして、レ
ジスト35をマスクとして酸化膜32,33をドライエッチン
グすることにより基板シード部36を設ける。このとき、
基板シード部36上には自然酸化膜37が形成される。
31上に素子分離用酸化膜32,ゲート酸化膜（絶縁膜）33
を形成した後、全面に第１の非晶質シリコン膜34をLPCV
D法によりシラン又はジシランの熱分解により形成す
る。続いて、第３図（ｂ）に示す如く、第１の非晶質シ
リコン膜34上にフォトレジスト35を塗布し、基板シード
部を形成する場所のレジスト35を除去する。そして、レ
ジスト35をマスクとして酸化膜32,33をドライエッチン
グすることにより基板シード部36を設ける。このとき、
基板シード部36上には自然酸化膜37が形成される。
次いで、第３図（ｃ）に示す如く、第１の非晶質シリ
コン膜34の上及び基板シード部36内に、第２の非晶質シ
リコン膜38をLPCVE法にてシラン又はジシランの熱分解
で形成する。続いて、窒素又はアルゴンガス雰囲気中,5
00〜550℃の低温でアニール処理することにより、第３
図（ｄ）に示す如く第１及び第２の非晶質シリコン膜3
4,38を固相エピタキシャル成長によりシリコン単結晶層
39に変える。そして、シリコン単結晶層39に燐，砒素又
は硼素を拡散させる。ここで、シリコン単結晶層39はフ
ローティングゲートとして用いる。また、基板シード部
36上のシリコン単結晶層39は除去する。
コン膜34の上及び基板シード部36内に、第２の非晶質シ
リコン膜38をLPCVE法にてシラン又はジシランの熱分解
で形成する。続いて、窒素又はアルゴンガス雰囲気中,5
00〜550℃の低温でアニール処理することにより、第３
図（ｄ）に示す如く第１及び第２の非晶質シリコン膜3
4,38を固相エピタキシャル成長によりシリコン単結晶層
39に変える。そして、シリコン単結晶層39に燐，砒素又
は硼素を拡散させる。ここで、シリコン単結晶層39はフ
ローティングゲートとして用いる。また、基板シード部
36上のシリコン単結晶層39は除去する。
次いで、第３図（ｅ）に示す如く、シリコン単結晶層
39上に熱酸化膜41を形成し、さらにその上に多結晶シリ
コン膜42を形成し、多結晶シリコン膜42に燐を拡散させ
てコントロールゲートにする。次いで、第３図（ｆ）に
示す如く、多結晶シリコン膜42,熱酸化膜41及びシリコ
ン単結晶層39をゲート電極形状に選択エッチングする。
続いて、多結晶シリコン膜42及びシリコン単結晶39をマ
スクとして、基板31に砒素をイオン注入することによ
り、n-型拡散層43を形成し、図に示すEPROMセルを完成
する。
39上に熱酸化膜41を形成し、さらにその上に多結晶シリ
コン膜42を形成し、多結晶シリコン膜42に燐を拡散させ
てコントロールゲートにする。次いで、第３図（ｆ）に
示す如く、多結晶シリコン膜42,熱酸化膜41及びシリコ
ン単結晶層39をゲート電極形状に選択エッチングする。
続いて、多結晶シリコン膜42及びシリコン単結晶39をマ
スクとして、基板31に砒素をイオン注入することによ
り、n-型拡散層43を形成し、図に示すEPROMセルを完成
する。
なお、フローティングゲート39へのドーピングを固相
成長させる以前に行うこともできる。燐，又は砒素を添
加した多結晶シリコン層の固相成長速度は早いため、む
しろ燐又は砒素を非晶質シリコン中に添加した後に固相
成長させた場合の方が大面積に渡り基板シード部付近か
ら離れた領域までエピタキシャル成長させることができ
る。
成長させる以前に行うこともできる。燐，又は砒素を添
加した多結晶シリコン層の固相成長速度は早いため、む
しろ燐又は砒素を非晶質シリコン中に添加した後に固相
成長させた場合の方が大面積に渡り基板シード部付近か
ら離れた領域までエピタキシャル成長させることができ
る。
かくして本実施例方法によれば、フローティングゲー
ト39の下の熱酸化膜（ゲート酸化膜）33の絶縁耐圧を劣
化させることはなく、フローティングゲート39をシリコ
ン単結晶層にすることが可能となり、フローティングゲ
ート39上の熱酸化膜（シリコン酸化膜）41の絶縁耐圧を
向上させることができる。
ト39の下の熱酸化膜（ゲート酸化膜）33の絶縁耐圧を劣
化させることはなく、フローティングゲート39をシリコ
ン単結晶層にすることが可能となり、フローティングゲ
ート39上の熱酸化膜（シリコン酸化膜）41の絶縁耐圧を
向上させることができる。
また、基板シート部36の面積を広くすることは集積度
を向上させる流れに反する。従って、基板シード部36の
面積割合をできるだけ少なくすることが望ましいため、
基板シード部36は少なくとも素子２個につき１個の割合
で存在する半導体装置が有効である。実際に第１図に示
す方法により、基板シード部から15μｍ以上離れた領域
200μm2の面積まで単結晶層を形成することが可能なの
で、素子単体面積20μm2の素子の場合は基板シード部１
個当り約10個の素子の割合でシード部面積割合を減らす
ことができる。
を向上させる流れに反する。従って、基板シード部36の
面積割合をできるだけ少なくすることが望ましいため、
基板シード部36は少なくとも素子２個につき１個の割合
で存在する半導体装置が有効である。実際に第１図に示
す方法により、基板シード部から15μｍ以上離れた領域
200μm2の面積まで単結晶層を形成することが可能なの
で、素子単体面積20μm2の素子の場合は基板シード部１
個当り約10個の素子の割合でシード部面積割合を減らす
ことができる。
なお、本発明は上述した各実施例に限定されるもので
はない。実施例では、自然酸化膜を除去する工程として
弗化水素（HF）ガスを用たが、この代わりに弗素窒素
（NF3），又は塩酸（HCl）ガス雰囲気中で熱処理しても
よい。また、結晶化する半導体はシリコンに限るもので
はなく、ゲルマニウム,GaAs,その他の半導体を用いるこ
とが可能である。さらに、基板シード部からの結晶成長
法としては固相エピタキシャル成長法に限るものではな
く、電子ビームやレーザビームを用いた溶融再結晶化方
法を用いることも可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができ
る。
はない。実施例では、自然酸化膜を除去する工程として
弗化水素（HF）ガスを用たが、この代わりに弗素窒素
（NF3），又は塩酸（HCl）ガス雰囲気中で熱処理しても
よい。また、結晶化する半導体はシリコンに限るもので
はなく、ゲルマニウム,GaAs,その他の半導体を用いるこ
とが可能である。さらに、基板シード部からの結晶成長
法としては固相エピタキシャル成長法に限るものではな
く、電子ビームやレーザビームを用いた溶融再結晶化方
法を用いることも可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができ
る。
［発明の効果］ 以上詳述したように本発明によれば、シード開口前に
絶縁膜上に半導体層を形成しておくことにより、下地絶
縁膜に凹凸が形成されるのを防止することができる。従
って、常に基板シード部から単結晶層を横方向に成長さ
せることができ、大面積の単結晶層を得ると共に絶縁膜
の絶縁特性の向上をはかることが可能となる。
絶縁膜上に半導体層を形成しておくことにより、下地絶
縁膜に凹凸が形成されるのを防止することができる。従
って、常に基板シード部から単結晶層を横方向に成長さ
せることができ、大面積の単結晶層を得ると共に絶縁膜
の絶縁特性の向上をはかることが可能となる。
第１図は本発明の第１の実施例方法に係わる半導体単結
晶層の製造工程を示す断面図、第２図は本発明の第２の
実施例方法を説明するための工程断面図、第３図は本発
明の第３の実施例方法を説明するための工程断面図、第
４図は従来方法を説明するための工程断面図である。 11……シリコン単結晶基板、 12……熱酸化SiO2膜（絶縁膜）、 13……第１の非晶質シリコン膜、 14……基板シード部、 15……自然酸化膜、 16……第２の非晶質シリコン膜、 17……単結晶シリコン層、 23……第１の多結晶シリコン膜、 26……第２の多結晶シリコン膜。
晶層の製造工程を示す断面図、第２図は本発明の第２の
実施例方法を説明するための工程断面図、第３図は本発
明の第３の実施例方法を説明するための工程断面図、第
４図は従来方法を説明するための工程断面図である。 11……シリコン単結晶基板、 12……熱酸化SiO2膜（絶縁膜）、 13……第１の非晶質シリコン膜、 14……基板シード部、 15……自然酸化膜、 16……第２の非晶質シリコン膜、 17……単結晶シリコン層、 23……第１の多結晶シリコン膜、 26……第２の多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (3)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１の半導体薄膜を形成する工程と、前
記絶縁膜及び第１の半導体薄膜の一部を開口して結晶成
長の核となる基板シード部を形成する工程と、前記第１
の半導体薄膜及び前記基板シード部上の自然酸化膜を除
去する工程と、前記第１の半導体薄膜及び前記基板シー
ド部上に第２の半導体薄膜を形成する工程と、前記第１
及び第２の半導体薄膜を熱処理して結晶化する工程とを
含むことを特徴とする半導体単結晶層の製造方法。 - 【請求項２】前記第１及び第２の半導体薄膜を結晶化す
る工程は、前記基板シード部からの固相成長であること
を特徴とする請求項１記載の半導体単結晶層の製造方
法。 - 【請求項３】前記第１及び第２の半導体薄膜を形成する
それぞれの工程として、多結晶シリコン膜を形成した
後、この多結晶シリコン膜にイオン注入して非結晶シリ
コン膜を形成することを特徴とする請求項１又は２記載
の半導体単結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31139089A JP2807296B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体単結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31139089A JP2807296B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体単結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173120A JPH03173120A (ja) | 1991-07-26 |
| JP2807296B2 true JP2807296B2 (ja) | 1998-10-08 |
Family
ID=18016610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31139089A Expired - Lifetime JP2807296B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807296B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041412A (ja) * | 1996-07-18 | 1998-02-13 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1989
- 1989-11-30 JP JP31139089A patent/JP2807296B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173120A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US4448632A (en) | Method of fabricating semiconductor devices | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP2793486B2 (ja) | 半導体装置の製造方法 | |
| JP3003598B2 (ja) | 半導体装置の製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| JPH0878403A (ja) | 半導体装置及び半導体装置における素子分離領域の形成方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP3025342B2 (ja) | 薄膜トランジスタおよびその形成方法 | |
| JPH0799258A (ja) | 半導体装置の製造方法 | |
| JPH0546706B2 (ja) | ||
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPS6266619A (ja) | 半導体装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080724 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100724 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |