JPS6252959B2 - - Google Patents
Info
- Publication number
- JPS6252959B2 JPS6252959B2 JP13112281A JP13112281A JPS6252959B2 JP S6252959 B2 JPS6252959 B2 JP S6252959B2 JP 13112281 A JP13112281 A JP 13112281A JP 13112281 A JP13112281 A JP 13112281A JP S6252959 B2 JPS6252959 B2 JP S6252959B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lands
- land
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000011888 foil Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明はチツプ状抵抗やフラツト状の集積回路
体等の電子部品の電極を印刷配線基板の導箔から
なるランドに載置して半田付けを行なう形式の印
刷配線基板装置に関し、予め接続用ランドに附着
する半田の量を均一化し、隣接ランド間の短絡を
防止するようにしたものである。
体等の電子部品の電極を印刷配線基板の導箔から
なるランドに載置して半田付けを行なう形式の印
刷配線基板装置に関し、予め接続用ランドに附着
する半田の量を均一化し、隣接ランド間の短絡を
防止するようにしたものである。
チツプ状抵抗やフラツトパツク状の集積回路体
等の電子部品を印刷配線基板上に載置し、その電
子部品の電極を接続用ランドに接合させて半田付
けを行なうようにした面実装形態の印刷配線基板
装置においては、従来第１図に示すように印刷配
線基板１の接続用ランド２に予めデツプ法によつ
て半田を附着し、この半田附着状態で電子部品３
を載置し、この電子部品３の電極４を第２図に示
すようにヒータブロツク５により加圧することに
よつて半田６を溶融させて電極４をランド２に半
田付けするようにしている。
等の電子部品を印刷配線基板上に載置し、その電
子部品の電極を接続用ランドに接合させて半田付
けを行なうようにした面実装形態の印刷配線基板
装置においては、従来第１図に示すように印刷配
線基板１の接続用ランド２に予めデツプ法によつ
て半田を附着し、この半田附着状態で電子部品３
を載置し、この電子部品３の電極４を第２図に示
すようにヒータブロツク５により加圧することに
よつて半田６を溶融させて電極４をランド２に半
田付けするようにしている。
従来、上記の印刷配線基板１のランド２に予め
半田６を附着するには、第３図に示すようなデツ
プ法が用いられている。すなわち印刷配線基板１
の導箔面側を半田槽の半田噴上げ部７側にして矢
印方向に移動させることによりランド２に半田６
を附着するようにしているが、この場合、複数個
のランド２が近接配置されていると、第３図のａ
に示すように印刷配線基板１を矢印方向に移動さ
せて行つた場合、半田噴上げ部７に突入する各ラ
ンド２には同図ｂ，ｃに示すような現象が生ず
る。
半田６を附着するには、第３図に示すようなデツ
プ法が用いられている。すなわち印刷配線基板１
の導箔面側を半田槽の半田噴上げ部７側にして矢
印方向に移動させることによりランド２に半田６
を附着するようにしているが、この場合、複数個
のランド２が近接配置されていると、第３図のａ
に示すように印刷配線基板１を矢印方向に移動さ
せて行つた場合、半田噴上げ部７に突入する各ラ
ンド２には同図ｂ，ｃに示すような現象が生ず
る。
すなわち、印刷配線基板１の移動で半田噴上げ
部７に突入して行く各ランド２ａ，２ｂ，２ｃ…
…において、先行するランドに続いて半田噴上げ
部７に突入して行くランド２ｂ，２ｃ……はその
先行ランドにより半田が薄く濡れた状態になるた
め、半田噴上げ部７から離脱された状態ではそれ
らのランド２ｂ，２ｃ……には半田６ｂ，６ｃ…
…が薄くかつ均一に附着するが、先行するランド
がないランド２ａにあつては噴上げ半田を薄く引
いて行くものがないため、このランド２ａには非
常に厚く半田６ａが附着される。
部７に突入して行く各ランド２ａ，２ｂ，２ｃ…
…において、先行するランドに続いて半田噴上げ
部７に突入して行くランド２ｂ，２ｃ……はその
先行ランドにより半田が薄く濡れた状態になるた
め、半田噴上げ部７から離脱された状態ではそれ
らのランド２ｂ，２ｃ……には半田６ｂ，６ｃ…
…が薄くかつ均一に附着するが、先行するランド
がないランド２ａにあつては噴上げ半田を薄く引
いて行くものがないため、このランド２ａには非
常に厚く半田６ａが附着される。
このようにランド２ａに厚く半田６ａが附着さ
れるとヒータブロツク５で電子部品３の電極４を
半田付けする時、溶融した半田がランド２ｂ方向
に流れ出てランド２ａと２ｂが短絡を起すという
不都合が生ずる。
れるとヒータブロツク５で電子部品３の電極４を
半田付けする時、溶融した半田がランド２ｂ方向
に流れ出てランド２ａと２ｂが短絡を起すという
不都合が生ずる。
本発明はこのような従来の欠点を解消するよう
にしたものであり、以下その一実施例について第
４図〜第６図を用いて説明する。
にしたものであり、以下その一実施例について第
４図〜第６図を用いて説明する。
これらの第４図〜第６図において、第１図〜第
３図の従来の印刷配線基板装置と同一構成部分に
は同一番号が附してあり、本発明は印刷配線基板
１に複数個隣接して設けられた電子部品の接続用
ランド２ａ，２ｂ，２ｃ……のうち、最初に半田
噴上げ部７に突入するランド２ａを２a1と２a2の
２つの分割ランドで形成したものである。
３図の従来の印刷配線基板装置と同一構成部分に
は同一番号が附してあり、本発明は印刷配線基板
１に複数個隣接して設けられた電子部品の接続用
ランド２ａ，２ｂ，２ｃ……のうち、最初に半田
噴上げ部７に突入するランド２ａを２a1と２a2の
２つの分割ランドで形成したものである。
このように、半田噴上げ部７に最初に突入する
ランド２ａを分割形成することにより、第５図に
示すように半田附着作業を行なつた場合、分割ラ
ンド２a1，２a2の面積が小さいため、これらに附
着する半田６a1，６a2の量は少なくなる。
ランド２ａを分割形成することにより、第５図に
示すように半田附着作業を行なつた場合、分割ラ
ンド２a1，２a2の面積が小さいため、これらに附
着する半田６a1，６a2の量は少なくなる。
そして、半田附着がなされた印刷配線基板１に
電子部品３を載せてその電極４を接続するために
第６図に示すようにヒータブロツク５にて各ラン
ドに附着している半田を溶融させた時、特にラン
ド２ａの分割ランド２a1，２a2に附着している半
田６a1，６a2の余り分は分割ランド２a1，２a2間
の空所８ａ，８ｂに流れ出て行き、このためラン
ド２ｂと短絡するようなことがなくなるものであ
る。なお、ランド２ａの分割数は２つに限らず、
さらに多くの数に分割しても同様であり、またソ
ルダーレジストをランド２ａの上に部分的に塗布
し、これによつて分割ランドを形成するようにし
ても同様である。
電子部品３を載せてその電極４を接続するために
第６図に示すようにヒータブロツク５にて各ラン
ドに附着している半田を溶融させた時、特にラン
ド２ａの分割ランド２a1，２a2に附着している半
田６a1，６a2の余り分は分割ランド２a1，２a2間
の空所８ａ，８ｂに流れ出て行き、このためラン
ド２ｂと短絡するようなことがなくなるものであ
る。なお、ランド２ａの分割数は２つに限らず、
さらに多くの数に分割しても同様であり、またソ
ルダーレジストをランド２ａの上に部分的に塗布
し、これによつて分割ランドを形成するようにし
ても同様である。
本発明は以上のように印刷配線基板に電子部品
の電極を接続するための導箔からなる複数個のラ
ンドを設け、前記複数個のランドのうち半田附着
時に半田噴上げ部に最初に突入するランドを複数
個に分割形成したものであり、これによれば各ラ
ンドに半田を附着させた時、先行するランドを分
割させたことによりそのランドに附着する半田の
量は少なくなり、しかも電子部品の電極接続時に
は分割ランドの余剰半田はその分割ランド間の空
所が吸収部となるため、ランド間の短絡を起すよ
うなことがなくなり、品質の良好な印刷配線基板
装置が得られるもので、その効果は大である。
の電極を接続するための導箔からなる複数個のラ
ンドを設け、前記複数個のランドのうち半田附着
時に半田噴上げ部に最初に突入するランドを複数
個に分割形成したものであり、これによれば各ラ
ンドに半田を附着させた時、先行するランドを分
割させたことによりそのランドに附着する半田の
量は少なくなり、しかも電子部品の電極接続時に
は分割ランドの余剰半田はその分割ランド間の空
所が吸収部となるため、ランド間の短絡を起すよ
うなことがなくなり、品質の良好な印刷配線基板
装置が得られるもので、その効果は大である。
第１図は従来の印刷配線基板への電子部品の取
付け前の状態を示す斜視図、第２図は同電子部品
の電極の接続状態を示す概略図、第３図ａ，ｂ，
ｃは従来の印刷配線基板のランドへの半田附着工
程を示す図、第４図は本発明の一実施例の印刷配
線基板の斜視図、第５図は同ランドへの半田附着
状態を示す図、第６図は同電子部品の接続状態を
示す概略図である。 １……印刷配線基板、２，２ａ，２ｂ，２ｃ…
…ランド、２a1，２a2……分割ランド、３……電
子部品、４……電極、６，６ａ，６a1，６a2，６
ｂ，６ｃ……半田、７……半田噴上げ部、８ａ，
８ｂ……空所。
付け前の状態を示す斜視図、第２図は同電子部品
の電極の接続状態を示す概略図、第３図ａ，ｂ，
ｃは従来の印刷配線基板のランドへの半田附着工
程を示す図、第４図は本発明の一実施例の印刷配
線基板の斜視図、第５図は同ランドへの半田附着
状態を示す図、第６図は同電子部品の接続状態を
示す概略図である。 １……印刷配線基板、２，２ａ，２ｂ，２ｃ…
…ランド、２a1，２a2……分割ランド、３……電
子部品、４……電極、６，６ａ，６a1，６a2，６
ｂ，６ｃ……半田、７……半田噴上げ部、８ａ，
８ｂ……空所。
Claims (1)
- １ 印刷配線基板に電子部品の電極を接続するた
めの導箔からなる複数個のランドを設け、前記複
数個のランドのうち半田附着時に半田噴上げ部に
最初に突入するランドを複数個に分割形成したこ
とを特徴とする印刷配線基板装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13112281A JPS5832486A (ja) | 1981-08-20 | 1981-08-20 | 印刷配線基板装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13112281A JPS5832486A (ja) | 1981-08-20 | 1981-08-20 | 印刷配線基板装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5832486A JPS5832486A (ja) | 1983-02-25 |
| JPS6252959B2 true JPS6252959B2 (ja) | 1987-11-07 |
Family
ID=15050495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13112281A Granted JPS5832486A (ja) | 1981-08-20 | 1981-08-20 | 印刷配線基板装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832486A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148883A (ja) * | 1988-09-30 | 1991-06-25 | Rockwell Internatl Corp | ピエゾ電気アクチュエータ |
-
1981
- 1981-08-20 JP JP13112281A patent/JPS5832486A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148883A (ja) * | 1988-09-30 | 1991-06-25 | Rockwell Internatl Corp | ピエゾ電気アクチュエータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5832486A (ja) | 1983-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774760A (en) | Method of making a multipad solder preform | |
| JPS6252959B2 (ja) | ||
| JP2642922B2 (ja) | プリント配線基板 | |
| JPS6339117B2 (ja) | ||
| DE3231056A1 (de) | Verfahren zum aufbringen von unbedrahteten bauelementen auf leiterplatten | |
| JPS6339116B2 (ja) | ||
| DE3328342C3 (de) | Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JP2571833B2 (ja) | 表面実装部品のリードの半田付け方法 | |
| JPH04302193A (ja) | プリント基板 | |
| JP2562200B2 (ja) | フラットパッケージ用プリント基板 | |
| JPS635260Y2 (ja) | ||
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| KR19990012613A (ko) | 반도체 집적회로 및 전자 부품의 회로기판 실장방법 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JP2712344B2 (ja) | 角形電子部品の製造方法 | |
| JPH066092A (ja) | 部品実装方法 | |
| JPH01268087A (ja) | プリント配線板 | |
| JPS6231838B2 (ja) | ||
| JPH11330661A (ja) | 表面実装モジュール | |
| JPH02159094A (ja) | 印刷配線基板装置 | |
| JPS62144393A (ja) | 表面実装用両面プリント基板 |