JPS6251244A - ハイブリツド型半導体装置およびその製造方法 - Google Patents
ハイブリツド型半導体装置およびその製造方法Info
- Publication number
- JPS6251244A JPS6251244A JP60191571A JP19157185A JPS6251244A JP S6251244 A JPS6251244 A JP S6251244A JP 60191571 A JP60191571 A JP 60191571A JP 19157185 A JP19157185 A JP 19157185A JP S6251244 A JPS6251244 A JP S6251244A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plate
- circuit board
- copper
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば半導体リレーのようなハイブリッド
型半導体装置およびその製造方法に係り、特に電流容量
の大きい個別半導体素子の電気的絶縁および放熱に適し
た構造およびその組立方法に関する。
型半導体装置およびその製造方法に係り、特に電流容量
の大きい個別半導体素子の電気的絶縁および放熱に適し
た構造およびその組立方法に関する。
第４図は直流入力により交流回路をオン，オフ制御する
半導体リレー（固体リレー）の回路ブロック例を示して
おり、その具体的回路例を第５図に示している。ここで
、１，２は入力端子、３，４は出力端子、５はトライア
ック（通常はユニット化されている）、Ｑ，〜Ｑ３はト
ランジスタ、ＰＨはホトカプラ、Ｒ１〜Ｒ．は抵抗、Ｃ
，、Ｃヨはコンデンサ、ＤＢはダイオードブリッジであ
る〇 上記回路の構成、動作はよく知られており、本発明に直
接には関係しないのでその説明を省略する。上記半導体
リレーは通常は１個のケース内に収容された構造を有し
、その一部について断面構造の従来例を第６図に示して
おり、その構造は次に述べるような方法で行なっていた
。
半導体リレー（固体リレー）の回路ブロック例を示して
おり、その具体的回路例を第５図に示している。ここで
、１，２は入力端子、３，４は出力端子、５はトライア
ック（通常はユニット化されている）、Ｑ，〜Ｑ３はト
ランジスタ、ＰＨはホトカプラ、Ｒ１〜Ｒ．は抵抗、Ｃ
，、Ｃヨはコンデンサ、ＤＢはダイオードブリッジであ
る〇 上記回路の構成、動作はよく知られており、本発明に直
接には関係しないのでその説明を省略する。上記半導体
リレーは通常は１個のケース内に収容された構造を有し
、その一部について断面構造の従来例を第６図に示して
おり、その構造は次に述べるような方法で行なっていた
。
即ち、アルミニウム基板（もしくはアルミニウムペース
銅張積層板）６１上に第５図の回路図に示した個別半導
体素子を半田付けして回路を形成できるように配８１４
ターン（半田付は用パッドを含む）をエツチング法によ
υ設ける。そして、上記半田付は用ノ９ツドを除いた部
分にソルダーレジストをコーティングし、逆に上記半田
付は用ノヤツド上に半田ペース｝ （Ｓｎ−ｐ，ｂ共晶
半田であり半田クリームとも呼ばれる）をスクリーン印
刷する。そして、上記基板６１上に抵抗Ｒ、トライアッ
クユニット５、出力端子３。
銅張積層板）６１上に第５図の回路図に示した個別半導
体素子を半田付けして回路を形成できるように配８１４
ターン（半田付は用パッドを含む）をエツチング法によ
υ設ける。そして、上記半田付は用ノ９ツドを除いた部
分にソルダーレジストをコーティングし、逆に上記半田
付は用ノヤツド上に半田ペース｝ （Ｓｎ−ｐ，ｂ共晶
半田であり半田クリームとも呼ばれる）をスクリーン印
刷する。そして、上記基板６１上に抵抗Ｒ、トライアッ
クユニット５、出力端子３。
４などの各部品を載置し、約２３０℃による半田リフロ
ーを施す。次に、上記基板６１上のフラックス（前記半
田イーストに混入されていたもの）をトリクレン洗浄し
、さらにケースをかぶせ、ケースの穴よりシリコンプム
（通常はＲＴＶ ） ヲコーティングし、キュア後に上
記穴部にラベルを貼り付けて半導体リレー製品とする。
ーを施す。次に、上記基板６１上のフラックス（前記半
田イーストに混入されていたもの）をトリクレン洗浄し
、さらにケースをかぶせ、ケースの穴よりシリコンプム
（通常はＲＴＶ ） ヲコーティングし、キュア後に上
記穴部にラベルを貼り付けて半導体リレー製品とする。
なお、第６図中、５□はトライアックユニット５のフィ
ン状ヒートシンク、５，はトライブックユニット５のリ
ード端子、６２はアルミニウム基板６１の絶縁層、６３
は上記絶縁層６２上ノ配線パターン銅箔、６４は半田で
ある。
ン状ヒートシンク、５，はトライブックユニット５のリ
ード端子、６２はアルミニウム基板６１の絶縁層、６３
は上記絶縁層６２上ノ配線パターン銅箔、６４は半田で
ある。
しかし、第６図に示した構造にあっては、アルミニウム
基板６１の絶縁層６２は合成樹脂からなるので熱抵抗が
大きい。この熱抵抗を小さくするために樹脂層を薄くす
ると、デイドの影響で耐圧が低くなってしまう。現在、
耐圧ＡＣ３、 ５ ｋＶ １分印加を保証できるアルミ
ニウム基板は、層厚０． ２ ＷＩのエポキシ系樹脂絶
縁層を有するものであり、熱抵抗Ｒｔｈ（ｊ−ｅ）が約
２〜２・５℃／ｙと大きい。したがって、トライアック
ユニット５として電流容量の大きいもの（たとえば８Ａ
以上のもの）を用いる場合、そのヒートシンク５１を厚
くする必要が生じるが、ヒートシンク５□が厚いとアル
ミニウム基板６１上に半田付けすると基板６１のそシが
大きくなる。また、アルミニウム基板６１をプレスで外
形抜きする際、合成樹脂からなる絶縁層６２と金属であ
るアルミニウム板６０を同時に抜くので、アルミニウム
板６０の抜きパリが出易く、金型のメンテナンスが大変
で手入れを頻繁（ ５０００〜１００００シヨツト毎）
に行なう必要がある。
基板６１の絶縁層６２は合成樹脂からなるので熱抵抗が
大きい。この熱抵抗を小さくするために樹脂層を薄くす
ると、デイドの影響で耐圧が低くなってしまう。現在、
耐圧ＡＣ３、 ５ ｋＶ １分印加を保証できるアルミ
ニウム基板は、層厚０． ２ ＷＩのエポキシ系樹脂絶
縁層を有するものであり、熱抵抗Ｒｔｈ（ｊ−ｅ）が約
２〜２・５℃／ｙと大きい。したがって、トライアック
ユニット５として電流容量の大きいもの（たとえば８Ａ
以上のもの）を用いる場合、そのヒートシンク５１を厚
くする必要が生じるが、ヒートシンク５□が厚いとアル
ミニウム基板６１上に半田付けすると基板６１のそシが
大きくなる。また、アルミニウム基板６１をプレスで外
形抜きする際、合成樹脂からなる絶縁層６２と金属であ
るアルミニウム板６０を同時に抜くので、アルミニウム
板６０の抜きパリが出易く、金型のメンテナンスが大変
で手入れを頻繁（ ５０００〜１００００シヨツト毎）
に行なう必要がある。
なお、上記したような問題に対してアルミニウム基板６
１に代えて同等の大きさのセラミッ＝６ー り基板を使用することで解決を図ろうとした場合、セラ
ミック基板はサイズが大きくなると反シが生じて割れ易
く、前記アルミニウム基板相当の大きさの場合には割れ
が発生する。これを防止するためにセラミック基板を２
〜３枚に分割し、それらを金属板端子あるいはワイヤに
よって半田リフロー後にさらに半田付は接続しなければ
ならないので組立工数（特に半田付は工数）が増加する
ことになり、結果としてコストアップをきたすことにな
る。
１に代えて同等の大きさのセラミッ＝６ー り基板を使用することで解決を図ろうとした場合、セラ
ミック基板はサイズが大きくなると反シが生じて割れ易
く、前記アルミニウム基板相当の大きさの場合には割れ
が発生する。これを防止するためにセラミック基板を２
〜３枚に分割し、それらを金属板端子あるいはワイヤに
よって半田リフロー後にさらに半田付は接続しなければ
ならないので組立工数（特に半田付は工数）が増加する
ことになり、結果としてコストアップをきたすことにな
る。
本発明は上記の事情に鑑みてなされたもので、搭載すべ
き個別半導体の一部について放熱経路の熱抵抗を小さく
することができ、電流容量の大きい個別半導体素子をそ
の他の個別半導体素子と共に同一の放熱板上に支障なく
搭載し得るハイブリッド型半導体装置を提供するもので
ある。
き個別半導体の一部について放熱経路の熱抵抗を小さく
することができ、電流容量の大きい個別半導体素子をそ
の他の個別半導体素子と共に同一の放熱板上に支障なく
搭載し得るハイブリッド型半導体装置を提供するもので
ある。
さらに、本発明は、上記半導体装置の組立てに際して放
熱基板上に搭載すべき回路基板および電流容量が大きい
ものを含む全ての個別半導体素子を一度の半田リフロー
によシ実装することが可能であり、組立工数が少なくて
済むハイブリッド型半導体装置の製造方法を提供するも
のである。
熱基板上に搭載すべき回路基板および電流容量が大きい
ものを含む全ての個別半導体素子を一度の半田リフロー
によシ実装することが可能であり、組立工数が少なくて
済むハイブリッド型半導体装置の製造方法を提供するも
のである。
即ち、本発明のハイブリッド型半導体装置は、金属材料
からなる放熱板上に回路基板が半田を介して接着されて
おシ、この回路基板上の配線パターンに個別半導体素子
が半田を介して接続されており、上記回路基板の一部に
設けられた穴部または切欠き部に銅板が挿入されると共
に前記放熱板上に半田を介して接着されており、この銅
板上に両面メタライズセラミック板が載せられると共に
半田を介して接着されており、このセラミック板上に電
流容量の大きい個別半導体素子が載せられると共に半田
を介して接着されてなることを特徴とするものである。
からなる放熱板上に回路基板が半田を介して接着されて
おシ、この回路基板上の配線パターンに個別半導体素子
が半田を介して接続されており、上記回路基板の一部に
設けられた穴部または切欠き部に銅板が挿入されると共
に前記放熱板上に半田を介して接着されており、この銅
板上に両面メタライズセラミック板が載せられると共に
半田を介して接着されており、このセラミック板上に電
流容量の大きい個別半導体素子が載せられると共に半田
を介して接着されてなることを特徴とするものである。
このように、電流容量の大きい個別半導体素子は、熱抵
抗の小さいセラミック板および銅板を介して放熱板上に
電気的に絶縁された状態で搭載されているので、電流容
量の大きい個別半導体素子とその他の個別半導体素子と
を支障なく同一の放熱板上に搭載することができる。
抗の小さいセラミック板および銅板を介して放熱板上に
電気的に絶縁された状態で搭載されているので、電流容
量の大きい個別半導体素子とその他の個別半導体素子と
を支障なく同一の放熱板上に搭載することができる。
また、本発明のハイブリッド型半導体装置の製造方法は
、金属材料からなる放熱板上に半田ペーストを印刷し、
この上に一部に穴または切欠きを有し下面に半田付は部
を有し上面に配線ノ９ターンが形成されている回路基板
を重ね、この回路基板の配線パターン上に半田ペースト
を介して個別半導体部品を載せると共に前記穴部または
切欠き部に対応する前記放熱板上に銅板、セラミック板
を順に介して電流容量の大きい個別半導体素子を順に介
して電流容量の大きい個別半導体素子を搭載し、この状
態で半田リフローを施して半田付は接着を行なうことを
特徴とするものである。
、金属材料からなる放熱板上に半田ペーストを印刷し、
この上に一部に穴または切欠きを有し下面に半田付は部
を有し上面に配線ノ９ターンが形成されている回路基板
を重ね、この回路基板の配線パターン上に半田ペースト
を介して個別半導体部品を載せると共に前記穴部または
切欠き部に対応する前記放熱板上に銅板、セラミック板
を順に介して電流容量の大きい個別半導体素子を順に介
して電流容量の大きい個別半導体素子を搭載し、この状
態で半田リフローを施して半田付は接着を行なうことを
特徴とするものである。
したがって、放熱基板上に搭載すべき回路基板および電
流容量が大きいものを含む全ての個別半導体素子を一度
の半田リフローによシ実装することができ、組立工数が
少なくて済む。
流容量が大きいものを含む全ての個別半導体素子を一度
の半田リフローによシ実装することができ、組立工数が
少なくて済む。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図（、） 、 （ｂ）は半導体リレーの上面、側面
から見た外形を示しておシ、第１図（、）中のＣ−Ｃ’
線に沿う断面構造の概略を第１図（Ｃ）に示している。
から見た外形を示しておシ、第１図（、）中のＣ−Ｃ’
線に沿う断面構造の概略を第１図（Ｃ）に示している。
即ち、１０は放熱板（銅系あるいはアルミニウム系等の
金属材料からなり、たとえば銅板あるいは銅メッキが片
面に施されたアルミニウム板である）である。１１はガ
ラスエポキシ両面銅張積層基板上に配線パターン１８が
形成された回路基板であり、たとえば第２図に示すよう
にトライアックユニット挿入用穴１１１が一部に設けら
れると共に周縁の一部に切欠き部１１、が設けられてい
る。この回路基板１１は、下面の少なくとも一部に銅箔
部１９が設けられておシ、前記放熱板１０上に載置され
ると共に上記銅箔部１９が半田１２によシ前記放熱板１
０上に接着（貼付）されている。上記回路基板１１の穴
１１１には、第３図に示すようにトライアックユニット
１３用の放熱用銅板（前記回路基板１０より０．２〜０
．３順厚い）１４が挿入され、その下面は半田１２によ
り前記放熱板１０上に接着固定されている。１５は上記
銅板１４上に載置されたトライアックユニット絶縁用の
両面メタライズセラミック板であり、１３□はトライア
ックユニット１３のリード端子であって、その先端部は
前記回路基板１０上の配線パターン部（銅箔）上に半田
１２付けされており、１３１はトライアックユニット１
３のフィン状ヒートシンクである。上記回路基板１１上
には、第５図に示したようなトライアックを駆動する回
路を構成する個別半導体部品（第１図中にはコンデンサ
Ｃ１抵抗Ｒ、ホトカプラＰＨを代表的に示している）お
よび入力端子１，２、出力端子３，４が半田付けされて
いる。そして、上記各部品、入出力端子、トライアック
ユニットの側方を囲む枠状のケース１６が設けられてお
り、このケース１６と前記回路基板１１、放熱板１０に
よシ囲まれた空間に封止樹脂１７が充填されてｂる。な
お、入力端子１，２および出力端子３，４の各先端部は
上記樹脂１７部よシ外方に突出している。
金属材料からなり、たとえば銅板あるいは銅メッキが片
面に施されたアルミニウム板である）である。１１はガ
ラスエポキシ両面銅張積層基板上に配線パターン１８が
形成された回路基板であり、たとえば第２図に示すよう
にトライアックユニット挿入用穴１１１が一部に設けら
れると共に周縁の一部に切欠き部１１、が設けられてい
る。この回路基板１１は、下面の少なくとも一部に銅箔
部１９が設けられておシ、前記放熱板１０上に載置され
ると共に上記銅箔部１９が半田１２によシ前記放熱板１
０上に接着（貼付）されている。上記回路基板１１の穴
１１１には、第３図に示すようにトライアックユニット
１３用の放熱用銅板（前記回路基板１０より０．２〜０
．３順厚い）１４が挿入され、その下面は半田１２によ
り前記放熱板１０上に接着固定されている。１５は上記
銅板１４上に載置されたトライアックユニット絶縁用の
両面メタライズセラミック板であり、１３□はトライア
ックユニット１３のリード端子であって、その先端部は
前記回路基板１０上の配線パターン部（銅箔）上に半田
１２付けされており、１３１はトライアックユニット１
３のフィン状ヒートシンクである。上記回路基板１１上
には、第５図に示したようなトライアックを駆動する回
路を構成する個別半導体部品（第１図中にはコンデンサ
Ｃ１抵抗Ｒ、ホトカプラＰＨを代表的に示している）お
よび入力端子１，２、出力端子３，４が半田付けされて
いる。そして、上記各部品、入出力端子、トライアック
ユニットの側方を囲む枠状のケース１６が設けられてお
り、このケース１６と前記回路基板１１、放熱板１０に
よシ囲まれた空間に封止樹脂１７が充填されてｂる。な
お、入力端子１，２および出力端子３，４の各先端部は
上記樹脂１７部よシ外方に突出している。
上記構造によれば、その他の個別半導体部品に比べて発
熱量の大きいトライアックユニット１３は絶縁用のセラ
ミック板１５および放熱用の銅板１４を介して放熱板１
０に熱伝導するようになってお）、上記セラミック板１
５は耐圧ＡＣ５ｋＶ １分印加で熱抵抗Ｒｔｈ（ｊ−ｃ
）＝ ０．５〜０．６℃ＯＷと低いので、従来構造にお
いては熱抵抗が２〜２．５℃汐であったことに比べて放
熱効果が著しく優れている。したがって、大きなサイズ
のセラミック板とか２〜３枚に分割されたセラミック板
を用いる必要はなくなシ、セラミック割れとか半田付は
工程数の増加々どを伴なうという問題は全く生じない。
熱量の大きいトライアックユニット１３は絶縁用のセラ
ミック板１５および放熱用の銅板１４を介して放熱板１
０に熱伝導するようになってお）、上記セラミック板１
５は耐圧ＡＣ５ｋＶ １分印加で熱抵抗Ｒｔｈ（ｊ−ｃ
）＝ ０．５〜０．６℃ＯＷと低いので、従来構造にお
いては熱抵抗が２〜２．５℃汐であったことに比べて放
熱効果が著しく優れている。したがって、大きなサイズ
のセラミック板とか２〜３枚に分割されたセラミック板
を用いる必要はなくなシ、セラミック割れとか半田付は
工程数の増加々どを伴なうという問題は全く生じない。
また、樹脂絶縁層を有するアルミニウム基板をプレスで
外形抜きする必要もなくなるので、金型を頻繁に手入れ
しなければならないという問題も生じない。
外形抜きする必要もなくなるので、金型を頻繁に手入れ
しなければならないという問題も生じない。
次に、本発明による上記構造の半導体リレーの製造方法
について、前記第１図乃至第３図を参照して工程順に説
明する。アルミニウム板の片面に銅メッキを６〜１０μ
ｍの厚さに施しだ板に、トライアックユニット取付部に
相当する前記銅板１４の半田付は部分および回路基板１
１の半田による貼付部分を除いて半田レジストをコーテ
ィングする。次に、上記板をプレス打抜き加工により外
形抜きして所望の放熱板１０を得る。一方、回路基板１
１を別に用意するものとし、この回路基板１１としては
ガラスエポキシ両面銅張積層板の上面にトライアック駆
動用回路の各半導体素子を取υ付けるだめの配線パター
ン１８を設け、その下面には放熱板１０に半田付けする
ためのランド１９を設ける。この場合、配線パターン１
８、ランド１９は公知のスクリーン印刷およびエツチン
グ法によシ作り、回路基板１１の上、下面の半田付は部
具外には半田レジストを施す。一方、入力端子１，２、
出力端子３，４を別に用意するものとし、とのためには
銅または真ちゅうの棒を旋盤加工によシ切削加工、ネジ
切り、ローレット加工等を施した後でＮｉメッキを施す
。一方、ケース１６を別途用意するものとし、このため
には半田付は温度２３０±５℃に耐え得る樹脂材料、た
とえ−ハｐｐｓ （ｚリフェニレンサンファイド）樹脂
、ＦＲ−ＰＥＴ（ガラス入りＩリエチレンテレフタレー
ト、帝人株式会社商品名）樹脂等で樹脂成形する。一方
、トライアックユニット１３および銅板１４、セラミッ
ク板１５を別途用意するものとする。との場合、銅板１
４はプレス打抜き加工後にＮｌメッキを施す。また、セ
ラミック板１５は、所望の外形寸法より１〜２ｍ小さく
形成し、その両面にＭｏ −ＭｎまたはＷメタライズを
施した後でＮｉメッキを施す。そして、トライアックユ
ニット１３とセラミック板１５と銅板１４とを重ねて半
田１２付けしておく。
について、前記第１図乃至第３図を参照して工程順に説
明する。アルミニウム板の片面に銅メッキを６〜１０μ
ｍの厚さに施しだ板に、トライアックユニット取付部に
相当する前記銅板１４の半田付は部分および回路基板１
１の半田による貼付部分を除いて半田レジストをコーテ
ィングする。次に、上記板をプレス打抜き加工により外
形抜きして所望の放熱板１０を得る。一方、回路基板１
１を別に用意するものとし、この回路基板１１としては
ガラスエポキシ両面銅張積層板の上面にトライアック駆
動用回路の各半導体素子を取υ付けるだめの配線パター
ン１８を設け、その下面には放熱板１０に半田付けする
ためのランド１９を設ける。この場合、配線パターン１
８、ランド１９は公知のスクリーン印刷およびエツチン
グ法によシ作り、回路基板１１の上、下面の半田付は部
具外には半田レジストを施す。一方、入力端子１，２、
出力端子３，４を別に用意するものとし、とのためには
銅または真ちゅうの棒を旋盤加工によシ切削加工、ネジ
切り、ローレット加工等を施した後でＮｉメッキを施す
。一方、ケース１６を別途用意するものとし、このため
には半田付は温度２３０±５℃に耐え得る樹脂材料、た
とえ−ハｐｐｓ （ｚリフェニレンサンファイド）樹脂
、ＦＲ−ＰＥＴ（ガラス入りＩリエチレンテレフタレー
ト、帝人株式会社商品名）樹脂等で樹脂成形する。一方
、トライアックユニット１３および銅板１４、セラミッ
ク板１５を別途用意するものとする。との場合、銅板１
４はプレス打抜き加工後にＮｌメッキを施す。また、セ
ラミック板１５は、所望の外形寸法より１〜２ｍ小さく
形成し、その両面にＭｏ −ＭｎまたはＷメタライズを
施した後でＮｉメッキを施す。そして、トライアックユ
ニット１３とセラミック板１５と銅板１４とを重ねて半
田１２付けしておく。
この半田付けの方法としては、カーアン治具を使用し、
８ｎ−Ｐｂ （１０−９０）の高温半田と共に組んだ状
態で３７０±１０℃の炉通し、トー１４＝ ライアック素子部をエノキヤツデすることにょシ得られ
る。なお、第３図中に示したトライアックユニツ）ＪＪ
は、たとえば８Ａ以下の小容量のものであり、米国規格
による標準外形ＴＯ−２２０の様にフレームにトライア
ック素子をマウントし、？ンディングし、エノキャップ
を施した後でトランスファモールド成形により得られた
半導体装置そのものである。
８ｎ−Ｐｂ （１０−９０）の高温半田と共に組んだ状
態で３７０±１０℃の炉通し、トー１４＝ ライアック素子部をエノキヤツデすることにょシ得られ
る。なお、第３図中に示したトライアックユニツ）ＪＪ
は、たとえば８Ａ以下の小容量のものであり、米国規格
による標準外形ＴＯ−２２０の様にフレームにトライア
ック素子をマウントし、？ンディングし、エノキャップ
を施した後でトランスファモールド成形により得られた
半導体装置そのものである。
次に、上記のようにそれぞれ用意した各部品やその他の
個別半導体部品を放熱板１０や回路基板１１上に実装す
る組立て方法を説明する。
個別半導体部品を放熱板１０や回路基板１１上に実装す
る組立て方法を説明する。
先ず、放熱板１０上に半田クリーム（Ｓｎ−Ｐｂ。
６３−３７）を印刷し、同様に回路基板１１上の半田付
は部にも半田クリームを印刷する。次に、放熱板１０上
に回路基板１１を重ね、回路基板１１のトライアックユ
ニット挿入用穴１１にトライアックユニット放熱用銅板
１４を挿入して放熱板１０上に載せる・一方、トライア
ック駆動回路用のその他の個別半導体素子を回路基板１
１上のそれぞれ所定の位置に載せる。また、ケース１６
とほぼ同形の入出力端子ガイド用穴のあいた樹脂成形治
具を放熱板１ｏ上に載せ、との治具のガイド用穴に入力
端子１，２、出力端子３，４を差し込む。この状態で半
田リフロー（ヒーター上をコンベアで移送する。温度は
２３℃±５℃）を施す。次に、前記樹脂成形治具を取シ
外し、半田フラックス（半田クリームに混入されていた
もの）をトリクレン洗浄し、ケース１６を放熱板１０上
に取シ付け、この状態で封止樹脂（たとえばエポキシ■
２６６、日本ベルノックス社製）１７で樹脂封止して半
導体リレー製品とする。
は部にも半田クリームを印刷する。次に、放熱板１０上
に回路基板１１を重ね、回路基板１１のトライアックユ
ニット挿入用穴１１にトライアックユニット放熱用銅板
１４を挿入して放熱板１０上に載せる・一方、トライア
ック駆動回路用のその他の個別半導体素子を回路基板１
１上のそれぞれ所定の位置に載せる。また、ケース１６
とほぼ同形の入出力端子ガイド用穴のあいた樹脂成形治
具を放熱板１ｏ上に載せ、との治具のガイド用穴に入力
端子１，２、出力端子３，４を差し込む。この状態で半
田リフロー（ヒーター上をコンベアで移送する。温度は
２３℃±５℃）を施す。次に、前記樹脂成形治具を取シ
外し、半田フラックス（半田クリームに混入されていた
もの）をトリクレン洗浄し、ケース１６を放熱板１０上
に取シ付け、この状態で封止樹脂（たとえばエポキシ■
２６６、日本ベルノックス社製）１７で樹脂封止して半
導体リレー製品とする。
なお、前記トライアックユニット１３とセラミック板１
５と銅板１４とを予め半田付けしておくことなく、銅板
１４およびセラミック板１５の各上面に半田クリームを
印刷した後、前記回路基板１１の組立時に銅板１４、セ
ラミック板１５、トライアックユニット１３の順に重ね
ておき、これを前記半田リフロ一時に同時に半田付けす
るようにしてもよい。
５と銅板１４とを予め半田付けしておくことなく、銅板
１４およびセラミック板１５の各上面に半田クリームを
印刷した後、前記回路基板１１の組立時に銅板１４、セ
ラミック板１５、トライアックユニット１３の順に重ね
ておき、これを前記半田リフロ一時に同時に半田付けす
るようにしてもよい。
上記組立方法によれば、放熱板１０上に回路基板１１を
載せ、この回路基板１１上に個別半導体素子を載せ、上
記回路基板１１に予め設はティる穴１１１の部分に銅板
１４４セラミツク板１５を介してトライアックユニット
１３を載せ、半田ペーストを使用して一度の半田リフロ
ーにより半田付けするものであり、組立工数、 □特
に半田付は工数は少なくソ済む。しかも、上記銅板１４
、セラミック板′１５、トライアックユニット１３も上
記半田リフロ一時に同時に半田付けするととも可能であ
る。
載せ、この回路基板１１上に個別半導体素子を載せ、上
記回路基板１１に予め設はティる穴１１１の部分に銅板
１４４セラミツク板１５を介してトライアックユニット
１３を載せ、半田ペーストを使用して一度の半田リフロ
ーにより半田付けするものであり、組立工数、 □特
に半田付は工数は少なくソ済む。しかも、上記銅板１４
、セラミック板′１５、トライアックユニット１３も上
記半田リフロ一時に同時に半田付けするととも可能であ
る。
なお、本発明は上記実施例の半導体リレーに限ることな
く、比較的発熱量の大きｂ個別牛導体素子とそれ以外の
個別半導体素子を有するノーイブリッド型半導体装置一
般における構造および組立方法に適用可能である。また
、前記実施例では、回路基板の穴部に銅板、セラミック
板を介してトライブックユニットを放熱板上に搭載した
が、回路基板に穴の代わシに切欠きを設け、この切欠き
部に前記したような銅板、セラミック板を介してトライ
アックユニットを搭載するようにしてもよい。
く、比較的発熱量の大きｂ個別牛導体素子とそれ以外の
個別半導体素子を有するノーイブリッド型半導体装置一
般における構造および組立方法に適用可能である。また
、前記実施例では、回路基板の穴部に銅板、セラミック
板を介してトライブックユニットを放熱板上に搭載した
が、回路基板に穴の代わシに切欠きを設け、この切欠き
部に前記したような銅板、セラミック板を介してトライ
アックユニットを搭載するようにしてもよい。
上述したように本発明のハイブリッド型半導体装置によ
れば、搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さぐすることができ、るので、電流容量の大
きい個別半導体素子をその桶の個別半導体素子と共に同
一の放熱板上に搭載することができる。また、本発明の
ハイブリッド型半導体装置の製造方法によれば、半導体
装置の組立てに際して放熱板上に搭載すべき回路基板お
よび電流容量の大きいものを含む全ての個別半導体素子
を一度の半田リフローによシ実装することができ、組立
て工数が少なくて済む利点がある。
れば、搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さぐすることができ、るので、電流容量の大
きい個別半導体素子をその桶の個別半導体素子と共に同
一の放熱板上に搭載することができる。また、本発明の
ハイブリッド型半導体装置の製造方法によれば、半導体
装置の組立てに際して放熱板上に搭載すべき回路基板お
よび電流容量の大きいものを含む全ての個別半導体素子
を一度の半田リフローによシ実装することができ、組立
て工数が少なくて済む利点がある。
第１図（ａ） ＃ （ｂ） 、 （ｅ）は本発明装置の
一実施例に係る半導体リレーの上面図、側面図、断面図
、第２図は第１図（Ｃ）中の回路基板を取シ出して一例
を示す上面図、第３図は第１図（、）中の要部を取り出
して拡大して示す断面図、第４図は半導体リレーの一般
的構成を示す回路ブロック図、第５図は第４図の回路の
一具体例を示す回路図、第６図は従来の半導体リレーの
一部の断面構造を示す断面図である。 １．２・・・入力端子、４，５・・・出力端子、１０・
・・放熱板、１１・・・回路基板、１１□・・・トライ
アックユニット挿入用孔、１１．・・・切欠き部、１２
・・・半田、１．９・・・トライアックユニット、１４
・・・銅板、１５・・・セラミック板、１６・、・ケー
ス、１７・・・封止用樹脂、１８・・・配線・ぜターン
、１９・・・銅箔部（ランド）、Ｃ・・・コンデンサ、
Ｒ・・・抵抗、ＰＨ・・・フォトカプラ。
一実施例に係る半導体リレーの上面図、側面図、断面図
、第２図は第１図（Ｃ）中の回路基板を取シ出して一例
を示す上面図、第３図は第１図（、）中の要部を取り出
して拡大して示す断面図、第４図は半導体リレーの一般
的構成を示す回路ブロック図、第５図は第４図の回路の
一具体例を示す回路図、第６図は従来の半導体リレーの
一部の断面構造を示す断面図である。 １．２・・・入力端子、４，５・・・出力端子、１０・
・・放熱板、１１・・・回路基板、１１□・・・トライ
アックユニット挿入用孔、１１．・・・切欠き部、１２
・・・半田、１．９・・・トライアックユニット、１４
・・・銅板、１５・・・セラミック板、１６・、・ケー
ス、１７・・・封止用樹脂、１８・・・配線・ぜターン
、１９・・・銅箔部（ランド）、Ｃ・・・コンデンサ、
Ｒ・・・抵抗、ＰＨ・・・フォトカプラ。
Claims (5)
- （１）金属材料からなる放熱板と、この放熱板上に載置
されると共に半田を介して接着され、上面に形成された
配線パターンに個別半導体素子が半田を介して接続され
ており、一部に穴または切欠きが設けられた回路基板と
、この回路基板の前記穴部または切欠き部に挿入され前
記放熱板上に載置されると共に半田を介して接着された
銅板と、この銅板上に載置されると共に半田を介して接
着された両面メタライズセラミック板と、このセラミッ
ク板上に載置されると共に半田により接着され前記個別
半導体素子よりも電流容量の大きい個別半導体素子とを
具備してなることを特徴とするハイブリッド型半導体装
置。 - （２）前記電流容量の大きい個別半導体素子はトライア
ックユニットであり、前記回路基板はガラスエポキシ基
材銅張積層板が用いられ、この回路基板上には前記トラ
イアックユニットを駆動するための回路が構成されてな
り、半導体リレーとして構成されたことを特徴とする前
記特許請求の範囲第１項記載のハイブリッド型半導体装
置。 - （３）前記放熱板は、銅系の金属材料あるいは上面に銅
メッキが施されたアルミニウム系の金属材料であること
を特徴とする前記特許請求の範囲第１項または第２項に
記載のハイブリッド型半導体装置。 - （４）金属材料からなる放熱板上に半田ペーストを印刷
し、この上に一部に穴または切欠きを有し下面に半田付
け部を有し上面に配線パターンが形成されている回路基
板を重ね、この回路基板の配線パターン上に半田ペース
トを介して個別半導体部品を載せると共に前記穴部また
は切欠き部に対応する前記放熱板上に銅板、セラミック
板を順に介して電流容量の大きい個別半導体素子を搭載
し、この状態で半田リフローを施して半田付け接着を行
なうことを特徴とするハイブリッド型半導体装置の製造
方法。 - （５）前記穴部または切欠き部に前記銅板を挿入して放
熱板上に載せ、この銅板の上に半田ペーストを介して両
面メタライズセラミック板を載せ、このセラミック板の
上に前記電流容量の大きい個別半導体素子を載せ、この
状態で前記半田リフローを行なうことを特徴とする前記
特許請求の範囲第４項記載のハイブリッド型半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251244A true JPS6251244A (ja) | 1987-03-05 |
| JPH0334220B2 JPH0334220B2 (ja) | 1991-05-21 |
Family
ID=16276883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191571A Granted JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181824A (ja) * | 2010-03-03 | 2011-09-15 | Hitachi Automotive Systems Ltd | パワー半導体装置、および車両用交流発電機 |
-
1985
- 1985-08-30 JP JP60191571A patent/JPS6251244A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181824A (ja) * | 2010-03-03 | 2011-09-15 | Hitachi Automotive Systems Ltd | パワー半導体装置、および車両用交流発電機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334220B2 (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000203B1 (ko) | 전력용 반도체 장치 | |
| JPH0774306A (ja) | 半導体装置 | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
| JPH07254759A (ja) | パワー混成集積回路装置 | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11163045A (ja) | 半導体装置及びその製造方法 | |
| EP1528847B1 (en) | Heat dissipating insert, circuit comprising said insert and production method | |
| JPS6251244A (ja) | ハイブリツド型半導体装置およびその製造方法 | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPH05129515A (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 | |
| JPH09289283A (ja) | 半導体装置 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JPH0231794Y2 (ja) | ||
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JPH05121845A (ja) | セラミツク回路基板 | |
| CN111584454A (zh) | 一种用于sot227封装的金属框架及其制备工艺 | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 | |
| JPH10309084A (ja) | 電力変換器の製造方法 | |
| Muto | Some reliability problems of surface-mounted devices | |
| JPH0621589A (ja) | ハイブリッドｉｃの放熱構造およびその製造方法 |