JPH0774306A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0774306A
JPH0774306A JP21958093A JP21958093A JPH0774306A JP H0774306 A JPH0774306 A JP H0774306A JP 21958093 A JP21958093 A JP 21958093A JP 21958093 A JP21958093 A JP 21958093A JP H0774306 A JPH0774306 A JP H0774306A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
mounting board
wiring pattern
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21958093A
Other languages
English (en)
Other versions
JP3157362B2 (ja
Inventor
Tetsujiro Tsunoda
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21958093A priority Critical patent/JP3157362B2/ja
Priority to US08/299,964 priority patent/US5488256A/en
Priority to KR1019940022162A priority patent/KR0169265B1/ko
Publication of JPH0774306A publication Critical patent/JPH0774306A/ja
Application granted granted Critical
Publication of JP3157362B2 publication Critical patent/JP3157362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 この発明は、電力回路を実装した基板と制御
回路を実装した基板とからなる半導体装置における構成
の小型化、製造工程の簡単化ならびに不良発生時におけ
る部品のロスの低下を図ることを目的とする。 【構成】 この発明は、電力半導体素子１１が実装され
た基板３と制御素子７が実装された基板２とが、基板３
から導出形成された配線パターンの導出部１３によって
電気的に接続されてなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力半導体素子とその
制御回路素子を含む半導体装置に関するもので、特に制
御回路素子にＩＣ等を含み配線パターンが複雑である半
導体装置に関する。
【０００２】
【従来の技術】電力半導体素子とともにその制御回路素
子を混載する従来の半導体装置の一従来例を図５を参照
して説明する。
【０００３】図５（Ａ）は半導体装置内部の平面図、同
図（Ｂ）は同図（Ａ）の断面図を示している。
【０００４】図５において、Ｃｕなどからなる金属ベー
ス１０１上に、アルミナなどのセラミックス基板１０２
の両面にＣｕなどからなる金属層１０３及びＣｕなどか
らなる配線パターン１０４を形成した実装基板１０５を
半田付などで接続する。実装基板１０５の裏面の金属層
１０３は、金属ベース１０１と接続するための半田付領
域でありアルミナ基板１０２の周辺部を除いてほぼ全面
に形成されている。
【０００５】一方、実装基板１０５の表面の配線パター
ン１０４には、電力半導体素子１０６や制御回路素子１
０７等の実装部品が搭載されている。アルミナ基板１０
２は、実装部の配線パターン１０４とＣｕの金属ベース
１０１との電気絶縁のために使用されている。
【０００６】このアルミナ基板１０２の厚さは薄いほど
電力半導体素子の放熱に有利であるが、アルミナ基板１
０２の機械的強度を考慮し、通常０．６〜０．８ｍｍ程
度の厚さが使用される。実装基板１０５の表面に形成さ
れているＣｕの配線パターン１０４の厚さは、大きな電
流を扱うため、０．３〜０．５ｍｍ程度が使用される。
実装基板１０５の裏面に形成されたＣｕからなる金属層
１０３は、実装基板の温度変化によるストレスを低減す
るため、表面に形成された前記配線パターン１０４のＣ
ｕとほぼ等しい０．３〜０．５ｍｍの厚さを有してい
る。
【０００７】このように構成された半導体装置では、配
線パターン１０４の線幅、線間隔の最小値は配線パター
ンの導体の厚さに依存する。これは、パターン形成が通
常エッチングにより行なわれるが、導体の厚さ方向をエ
ッチングする時に、導体の横方向もエッチングされてし
まうためである。配線パターンの導体の厚さが０．３ｍ
ｍの場合、線幅、線間隔はともに０．５ｍｍ程度が最小
値となる。このため、配線数の多い制御回路部において
は、配線パターンによる基板面積の増加を余儀なくされ
るという欠点があった。
【０００８】一方、基板面積の縮小のため、多層配線化
が考えられるが、配線パターンの導体厚が０．３ｍｍ程
度の実装基板の場合、パターンのある部分とない部分で
の段差が大きくなるため、多層化は事実上不可能であっ
た。
【０００９】また、このように電力回路部と制御回路部
を同一基板上に構成する場合、制御回路の誤動作防止の
ため、制御回路部の下にシールドパターンを設ける方法
があるが、上記構成では、多層化が難しいため、シール
ドパターンの形成もできない状況であった。さらに、配
線パターン厚が０．３ｍｍと厚いため、表面実装素子の
部品の固定が困難であった。またさらに、ソルダーレジ
スト等の塗布が難しいなどの不具合が生じていた。
【００１０】上記従来例において、配線パターン厚を薄
くすれば、上記不具合は解決されるが、大電流を流す電
力回路部の特性が悪化するので一般には使用されない。
【００１１】そこで、電力半導体素子部と制御回路素子
部の実装基板を分割し、上記不具合を改善した複合半導
体装置の一従来例を図６及び図７に示す。
【００１２】図６及び図７は半導体装置の断面図を示し
ている。
【００１３】図６又は図７において、たとえば、Ｃｕな
どからなる金属ベース１１１上に、アルミナなどのセラ
ミックス基板１１２の両面にＣｕなどからなる金属層１
１３およびＣｕなどからなる配線パターン１１４を形成
した電力部実装基板１１５と、ガラスエポキシ基板１１
６の両面にＣｕなどからなる金属層１１７及びＣｕなど
からなる配線パターン１１８を形成した制御部実装基板
１１９を半田付などで接続する。電力部実装基板１１５
の裏面の金属層１１３は、金属ベース１１１と接続する
ための半田付領域であり、アルミナ基板１１２の周辺部
を除いてほぼ全面に形成されている。電力部実装基板１
１５の表面の配線パターン１１４には、電力半導体素子
１２０が搭載されている。制御部実装基板１１９の裏面
の金属層１１７は、金属ベース１１１と接続するための
半田付領域である。制御部実装基板１１９の表面の配線
パターン１１８には、制御回路素子１２１が搭載されて
いる。
【００１４】電力部実装基板１１５と制御部実装基板１
１９の電気接続方法は、図６と図７に示す構成では異な
っている。図６に示す構成においては、電力部実装基板
１１５と制御部実装基板１１９とはジャンパー線１２２
により電気的に接続されている。図７に示す構成におい
ては、電力部実装基板１１５と制御部実装基板１１９と
は電力半導体素子１２０から直接ボンディングワイヤー
１２３で制御部実装基板６に電気的に接続されている。
【００１５】図６又は図７に示す構成の半導体装置で
は、電力部と制御部の配線パターンはそれぞれの電流定
格に見合った導体の厚さを持つ実装基板を使用できる。
すなわち、制御部は扱う電流が小さいため、制御部の配
線パターンの導体の厚さは０．０３５ｍｍ程度に薄くす
ることができ、したがって、パターンの微細化、基板面
積の縮小化が可能となる。
【００１６】次に、図６及び図７に示すそれぞれの構成
について、利点と欠点を説明する。
【００１７】図６に示す構成においては、電力部と制御
部は完全に出来上がった実装基板、すなわち部品実装と
配線を終了したものを用いているため、ジャンパー線１
２２で接続する前に各基板ごとにテストができる。した
がって、不良が発生した場合も部品のロスを少なくでき
るという利点がある。
【００１８】しかしながら、このような構成では、電力
部実装基板１１５と制御部実装基板１１９との電気接続
にジャンパー線１２２を用いているため、両基板の部品
実装後、新たにジャンパー線の接続工程が必要となり、
製造工程が複雑になるという欠点がある。
【００１９】一方、図７に示す構成では、図６に示す構
成のように新たに設けるジャンパー線は不要であり、製
造工程が増加しないという利点がある。
【００２０】しかしながら、このような構成では、電力
部実装基板１１５単体の時には、電力半導体素子１２０
の表面電極の電気接続がなされていないため、電力部実
装基板１１５を独立してテストすることができない。し
たがって、不良が発生した場合の部品のロスは図６に示
す構成の場合よりも多くなるという欠点がある。
【００２１】
【発明が解決しようとする課題】以上説明したように、
図６に示すジャンパー線を用いて電力部実装基板と制御
部実装基板を電気的に接続する構成にあっては、図５に
示す構成に比べてジャンパー線の接続工程が必要となる
ため、製造工程が増加して、生産性の低下を招いてい
た。
【００２２】一方、図７に示すボンディングワイヤを用
いて電力部実装基板と制御部実装基板を電気的に接続す
る構成にあっては、制御部実装基板に接続される以前の
単体での電力部実装基板では、搭載された電力半導体素
子の電極に電気接続がなされていないため、電力部実装
基板を単体でテストすることができないという不具合を
招いていた。
【００２３】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、電力部と制御
部を合わせ持つ半導体装置において、制御回路部の配線
面積を縮小し、かつ電力回路部は特性劣化が生じない十
分な電流を流し得る導体パターンを有し、電力回路部と
制御回路部は独立してテストを行うこのとでき、かつ組
み立ての簡単な半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、金属ベースと、前記金属ベース上に形
成され、電力半導体素子を実装する第１の実装基板と、
前記金属ベース上に形成され、制御回路素子を実装する
第２の実装基板とを有し、前記第１の実装基板と前記第
２の実装基板とは、第１又は第２の実装基板に形成され
た配線パターンが前記基板外に延長形成されて導出され
た配線パターンによって電気的に接続されて構成され
る。
【００２５】
【作用】上記構成において、この発明は、半導体装置の
電力半導体素子が形成される電力回路部と制御回路素子
が形成される制御回路部とを、導体の厚の異なる複数個
の実装基板により構成し、実装基板間の電気接続が、一
方の基板から導出されて形成された導体パターンにより
なされている。
【００２６】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。
【００２７】図１（Ａ），（Ｂ）及び図２（Ａ），
（Ｂ）は図３に示すインバータ回路を形成した半導体装
置の平面図及びその断面図である。このインバータ回路
は、電力半導体素子としてＩＧＢＴ（Insulated Gate B
ipolar Transistor)を使用し、そのドライブ回路、過電
流保護回路などを制御回路部内に含むものである。
【００２８】図１及び図２において、金属ベース１は、
例えばＣｕを主な構成材料としている。その厚さは約３
ｍｍである。この金属ベース１上には、図２（Ａ）に示
す制御部実装基板２と図２（Ｂ）に示す電力部実装基板
３が図１に示すように取り付けられている。制御部実装
基板２は、絶縁基板が例えばガラスエポキシなどの厚さ
０．９ｍｍ程度の樹脂基板４の両面に、厚さ０．０３５
ｍｍ程度のＣｕなどからなる金属層５および配線パター
ン６を形成してなる。金属層５は金属ベース１に半田付
などの方法で接合されている。配線パターン６上には、
制御ＩＣ７、抵抗及びコンデンサ等の表面実装部品が実
装されている。
【００２９】一方、電力部実装基板３は、絶縁基板が例
えばアルミナなどの厚さ０．６３５ｍｍ程度のセラミッ
クス基板８からなり、そのアルミナ基板の両面に、厚さ
０．３ｍｍ程度のＣｕなどからなる金属層９およびＣｕ
などからなる配線パターン１０を形成してなる。金属層
９は金属ベース１に半田付などの方法で接合されてい
る。配線パターン１０上には電力半導体素子１１が実装
され、必要に応じて温度検出素子１２なども実装され
る。配線パターン１０の一部は、基板３から基板３外に
延長形成されて導出された導出部１３を有し、この導出
部１３によって電力部実装基板３と制御部実装基板２は
電気的に接続されている。
【００３０】このような構成であれば、制御部実装基板
２の配線パターン６の導体の厚さが０．０３５ｍｍと薄
いため、パターンの微細化が可能となり、実装密度が上
がり、基板面積の縮小化が可能となる。パターンの微細
化に関しては、制御部回路は扱う電流が小さいので問題
にはならない。一方、電力部実装基板３は、配線パター
ン１０の導体の厚さが０．３ｍｍと厚いため、大電流を
流しても特性の劣化が生じない。
【００３１】また、このような構成であれば、半導体装
置の組み立てにおいて、制御部実装基板２と電力部実装
基板３の電気接続が、電力部実装基板３からはみ出して
形成された配線パターン１０の一部分となる導出部１３
によりなされるため、ジャンパー線を用いて接続する工
程が不要となる。
【００３２】さらに、電力部と制御部は完全に出来上が
った実装基板、すなわち部品実装と配線を終了した基板
から構成されているため、各基板を独立にテストができ
る。したがって、不良が発生した場合も部品のロスを少
なくできるという利点がある。
【００３３】次に、本発明の他の実施例を図４を参照し
て説明する。
【００３４】図４は装置の断面図を示しており、平面図
は図１及び図２の実施例と変わらないので省略する。
【００３５】図４において、この実施例の特徴とすると
ころは、配線パターン１４のうち、基板よりはみ出した
部分１５の形状が、図１に示す実施例では基板に対して
平行に導出されていたが、図４に示すような形状にした
ことにある。
【００３６】このような形状であると、基板間の熱膨脹
の差により接続部に生じる応力を吸収できるという利点
がある。図４に示す実施例ははみ出した部分の形状の一
例を示したものであり、本発明はこの例に限定されるも
のではない。
【００３７】以上述べたように、本発明に係わる上記実
施例にあっては、電力回路部と制御回路部を合せ持つ半
導体装置において、電力回路部の特性劣化を招かず、制
御回路部の面積縮小化が実現でき、電力部と制御回路部
は独立してテストを行うことのでき、かつ組み立てを簡
単に行なうことができる。
【００３８】具体的には、基板の総面積を約８７％程度
にまで縮小することができる。また、制御部回路の導体
による段差が少ないため、ソルダーレジスト等の塗布が
容易となり、かつ表面実装部品の固定が容易となる。さ
らに、制御回路部と電力回路部がそれぞれ別基板で構成
されているため、特性チェックを独立して行うことがで
き、不良が発生した場合でも部品のロスを少なくするこ
とができる。
【００３９】なお、本発明における実施例においては、
図３に示すインバータ回路を形成した例を示したが、本
発明に適応できる電気回路に特に制限はない。また、本
発明では制御部基板の配線は単層としたが、多層配線構
造であってもかまわない。さらに、制御部基板の配線パ
ターンの下に誤動作抑制のためのシールドパターンを設
けた構造であってもかまわない。
【００４０】また、本発明の半導体装置の半導体材料
は、Ｓｉ、Ｇｅ、ＧａＡｓなどの既存の材料中の特定の
ものに限定されず、あらゆる材料を用いることができ
る。金属ベースはＣｕに限らず、ＡｌやＦｅなどの他の
金属を用いることもできる。電力部実装基板の絶縁基板
は、アルミナ以外にもＡｌＮやベリリアなどの熱伝導性
の良いものが用いられる。制御部実装基板の絶縁基板は
ガラスエポキシに限らず、フェノール樹脂など他の樹脂
基板でもかまわない。また、制御部実装基板の絶縁基板
はアルミナなどのセラミック基板であっても、導体の厚
さが薄いものであればかまわない。本発明の半導体装置
の用途は、インバータエアコン、汎用インバータ、ＡＣ
サーボ、無停電電源などに適用される。
【００４１】
【発明の効果】以上説明したように、この発明によれ
ば、電力半導体素子と制御回路素子をそれぞれ別々の基
板に実装し、それぞれの基板を一方の基板から導出され
て形成された配線パターンによって接続するようにした
ので、電力半導体素子の特性劣化を招くことなく、制御
回路部における配線パターンの微細化が可能となり、占
有面積の縮小化を図ることができる。
【００４２】また、電力回路部と制御回路部はそれぞれ
単体で完成されているので、両者を接続する以前にそれ
ぞれ独立してテストすることが可能となり、両者を接続
した際の不良発生率を低減することができる。さらに両
基板の接続組み立てが簡単になり、生産性を向上させる
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体装置の平面図
および断面図である。
【図２】図１に示す装置の分解図である。
【図３】図１に示す実施例が適応されたインバータ回路
を示す回路図である。
【図４】本発明の他の実施例に係わる半導体装置の断面
図である。
【図５】従来の半導体装置の平面図および断面図であ
る。
【図６】従来の他の半導体装置の断面図である。
【図７】従来のさらに他の半導体装置の断面図である。
【符号の説明】 １ 金属ベース ２ 制御部実装基板 ３ 電力部実装基板 ４ 絶縁基板 ６ 配線パターン ７ 制御回路素子 ８ セラミックス絶縁基板 ９ 金属層 １０，１４ 配線パターン １１ 電力半導体素子 １２ 温度検出素子 １３，１５ 配線パターンの導出部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 金属ベースと、 前記金属ベース上に形成され、電力半導体素子を実装す
    る第１の実装基板と、 前記金属ベース上に形成され、制御回路素子を実装する
    第２の実装基板とを有し、 前記第１の実装基板と前記第２の実装基板とは、第１又
    は第２の実装基板に形成された配線パターンが前記基板
    外に延長形成されて導出された配線パターンによって電
    気的に接続されてなることを特徴とする半導体装置。
  2. 【請求項２】 前記第１の実装基板は、セラミックスを
    絶縁基板として用いてなることを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 前記第２の実装基板は、樹脂基板を絶縁
    基板として用いたプリント配線板からなることを特徴と
    する請求項１又は２記載の半導体装置。
  4. 【請求項４】 前記第２の実装基板は、セラミックスを
    絶縁基板として用いた厚膜回路基板からなることを特徴
    とする請求項１又は２記載の半導体装置。
  5. 【請求項５】 前記第１の実装基板は、その配線パター
    ンの導体の厚さが０．１ｍｍ以上の部分を含み、前記第
    ２の実装基板は、その配線パターンの導体の厚さが０．
    １ｍｍ以下の部分を含むことを特徴とする請求項１，
    ２，３又は４記載の半導体装置。
  6. 【請求項６】 前記制御回路素子は、表面実装対応素子
    からなることを特徴とする請求項１，２，３，４又は５
    記載の半導体装置。
JP21958093A 1993-09-03 1993-09-03 半導体装置 Expired - Fee Related JP3157362B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21958093A JP3157362B2 (ja) 1993-09-03 1993-09-03 半導体装置
US08/299,964 US5488256A (en) 1993-09-03 1994-09-02 Semiconductor device with interconnect substrates
KR1019940022162A KR0169265B1 (ko) 1993-09-03 1994-09-03 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21958093A JP3157362B2 (ja) 1993-09-03 1993-09-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH0774306A true JPH0774306A (ja) 1995-03-17
JP3157362B2 JP3157362B2 (ja) 2001-04-16

Family

ID=16737759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21958093A Expired - Fee Related JP3157362B2 (ja) 1993-09-03 1993-09-03 半導体装置

Country Status (3)

Country Link
US (1) US5488256A (ja)
JP (1) JP3157362B2 (ja)
KR (1) KR0169265B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150777A (ja) * 1998-11-09 2000-05-30 Nippon Inter Electronics Corp 複合半導体装置およびその製造方法
JP2001507522A (ja) * 1997-06-28 2001-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子制御装置
JP2001223452A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 回路基板
JP2001244637A (ja) * 2000-01-28 2001-09-07 Lucent Technol Inc 改良回路基板装置
JP2003501812A (ja) * 1999-05-31 2003-01-14 ティーワイシーオー エレクトロニクス ロジスティック エイジー インテリジェント型のパワーモジュール
WO2008026485A1 (en) * 2006-08-31 2008-03-06 Daikin Industries, Ltd. Electric power converter
JP2014063839A (ja) * 2012-09-20 2014-04-10 Toyota Industries Corp 配線基板および配線基板の製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US5744861A (en) * 1995-11-13 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
DE19601650A1 (de) * 1996-01-18 1997-07-24 Telefunken Microelectron Anordnung zum Schutz elektrischer und elektronischer Bauelemente vor elektrostatischen Entladungen
JPH10229129A (ja) * 1997-02-18 1998-08-25 Oki Electric Ind Co Ltd 半導体集積回路のチップレイアウト及びその検証方法
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6018463A (en) * 1997-08-22 2000-01-25 Raytheon Company Large non-hermetic multichip module package
US6166464A (en) * 1998-08-24 2000-12-26 International Rectifier Corp. Power module
DE10019812B4 (de) * 2000-04-20 2008-01-17 Infineon Technologies Ag Schaltungsanordnung
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
DE10057494A1 (de) * 2000-11-20 2002-06-13 Siemens Ag Anordnung auf einem Schaltungsträger und einer Leiterplatte oder einer Leiterplattenanordnung
DE10107839A1 (de) * 2001-02-16 2002-09-05 Philips Corp Intellectual Pty Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
TW546819B (en) 2001-05-30 2003-08-11 Sharp Kk Semiconductor device, manufacturing method thereof, and monolithic microwave integrated circuit
DE10160041A1 (de) * 2001-12-06 2003-09-25 Marconi Comm Gmbh Elektronisches Schaltungsmodul und Verfahren zu dessen Montage
FR2839607B1 (fr) * 2002-05-07 2004-09-10 Univ Angers Assemblage de composants de puissance sur un circuit imprime ainsi qu'un procede d'obtention d'un tel assemblage
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
DE10327767A1 (de) * 2003-06-18 2005-01-05 Marconi Communications Gmbh Schaltungsbaugruppe und Herstellungsverfahren dafür
JP3989417B2 (ja) * 2003-07-28 2007-10-10 シャープ株式会社 電源用デバイス
US7064963B2 (en) * 2004-04-01 2006-06-20 Delphi Technologies, Inc. Multi-substrate circuit assembly
DE102004019431A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
US20070267216A1 (en) * 2006-05-16 2007-11-22 Li-Wei Kuo Base of a circuit board with a heat dissipating capability
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
KR101095100B1 (ko) * 2010-06-14 2011-12-16 삼성전기주식회사 방열기판 및 그 제조방법
KR101095202B1 (ko) 2010-06-15 2011-12-16 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
DE102010043788B4 (de) 2010-11-11 2023-12-07 Siteco Gmbh Schaltungsanordnung zum Betreiben mindestens einer Lichtquelle und Verfahren zum Herstellen einer derartigen Schaltungsanordnung
EP2503214B1 (en) * 2011-03-24 2016-05-18 OSRAM GmbH Mounting structure for solid-state light sources
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9504157B2 (en) 2013-09-03 2016-11-22 Raytheon Company Hybrid circuit assembly
JP6364543B2 (ja) * 2015-03-30 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102016119485A1 (de) * 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
US20200221570A1 (en) * 2019-01-08 2020-07-09 Hamilton Sundstrand Corporation Positioning features for locating inlay boards within printed wiring boards
US11017515B2 (en) 2019-02-06 2021-05-25 Goodrich Corporation Thermal image warm-target detection and outline formation
EP3799536A1 (de) * 2019-09-27 2021-03-31 Siemens Aktiengesellschaft Träger für elektrische bauelemente und elektronikmodul
CN113299610A (zh) * 2021-05-21 2021-08-24 中国电子科技集团公司第二十九研究所 一种用于微波件盖板的高可靠封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827890B2 (ja) * 1989-09-07 1996-03-21 株式会社テック ボーディングパスの読取装置
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001507522A (ja) * 1997-06-28 2001-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子制御装置
JP2000150777A (ja) * 1998-11-09 2000-05-30 Nippon Inter Electronics Corp 複合半導体装置およびその製造方法
JP2003501812A (ja) * 1999-05-31 2003-01-14 ティーワイシーオー エレクトロニクス ロジスティック エイジー インテリジェント型のパワーモジュール
JP2001244637A (ja) * 2000-01-28 2001-09-07 Lucent Technol Inc 改良回路基板装置
JP2001223452A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 回路基板
JP4510975B2 (ja) * 2000-02-08 2010-07-28 パナソニック株式会社 回路基板
WO2008026485A1 (en) * 2006-08-31 2008-03-06 Daikin Industries, Ltd. Electric power converter
US8030661B2 (en) 2006-08-31 2011-10-04 Daikin Industries, Ltd. Power conversion apparatus
JP2014063839A (ja) * 2012-09-20 2014-04-10 Toyota Industries Corp 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
JP3157362B2 (ja) 2001-04-16
KR0169265B1 (ko) 1999-01-15
US5488256A (en) 1996-01-30

Similar Documents

Publication Publication Date Title
JP3157362B2 (ja) 半導体装置
US4970577A (en) Semiconductor chip module
JP4270095B2 (ja) 電子装置
KR0182776B1 (ko) 파워혼성집적회로장치
JPS59126665A (ja) 厚膜混成集積回路
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JP2620611B2 (ja) 電子部品搭載用基板
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JPH08236940A (ja) 多層配線基板
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JPH104167A (ja) 半導体装置
US20230411334A1 (en) Power module for high-frequency use and method for manufacturing the same
JP3199058B2 (ja) 半導体装置
JPH01289151A (ja) 集積回路装置
JPH05327169A (ja) 金属ベース多層回路基板
WO2023243306A1 (ja) 半導体装置
JP2004228402A (ja) 半導体装置
JP2583507B2 (ja) 半導体実装回路装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH06132473A (ja) ハイブリッドｉｃ
JP2879503B2 (ja) 面実装型電子回路装置
JP2556044Y2 (ja) 電子素子搭載基板
JP3054249B2 (ja) リードフレーム組立体
JPH0563130A (ja) リードフレームとその製造方法並びに半導体パツケージ
JP2000236034A (ja) 電子部品用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees