JPS62500900A - マイクロエレクトロニツクス半導体回路および積層回路を封止するための方法 - Google Patents

マイクロエレクトロニツクス半導体回路および積層回路を封止するための方法

Info

Publication number
JPS62500900A
JPS62500900A JP60505156A JP50515685A JPS62500900A JP S62500900 A JPS62500900 A JP S62500900A JP 60505156 A JP60505156 A JP 60505156A JP 50515685 A JP50515685 A JP 50515685A JP S62500900 A JPS62500900 A JP S62500900A
Authority
JP
Japan
Prior art keywords
layer
foil
layer thickness
sealable
synthetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60505156A
Other languages
English (en)
Other versions
JPH0626223B2 (ja
Inventor
メーレル・ウエルネル
グラフ・フオン・リユ‐テイツヒアウ・ハラルト
Original Assignee
メツセルシユミツト−ベルコウ−ブロ−ム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メツセルシユミツト−ベルコウ−ブロ−ム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング filed Critical メツセルシユミツト−ベルコウ−ブロ−ム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Publication of JPS62500900A publication Critical patent/JPS62500900A/ja
Publication of JPH0626223B2 publication Critical patent/JPH0626223B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロエレクトロエックス半導体回 路および積層回路を封止するための方 法 本発明は、マイクロエレクトロエックス混成半導体回路或いはマイクロエレクト ロエックス半導体構造要素を封止するための方法に関する。
専門用の、医療用のおよび軍事用の適用のための高倍Ｍ性のマイクロエレクトロ エックス回路は湿分痕跡或いは腐食性の物質の作用に対して長期間の保＃！を必 要とする。この目的のためには大抵は、気密に封隙溶接された或いははんだ付け されている金属製の或いはセラミック製のケーシングが使用される。
このようなケース、例えばコツアールケース並びに所属する封止技術、例えばロ ールスポット溶接機、環状プロジェクション溶接機、電子溶接機或いはレーザ光 線溶接機或いはガラスはんだ技術（（ｌａｓ’１ｏ−ｔｔｅａｈｎｉｋ　）　並 びにガラス化技術（Ａｎｇ１ａ″ｓｕｎｇｓ−ｔｅｃｈｎｉｋ　）は極めて経費 を要したり或いは高価でありかつマイクロエレクトロエックス回路にとっては熱 技術的に問題がないわけではない。
従って長年来、商業用のマイクロエレクトロ二ノクス製品にあって、々かんずく 消費マイクロエレクトロエックス回路にあって有利と実証されている比較的価格 も安い並びに合理的な合成物質包装を専門用のマイクロエレクトロエックス回路 のために品質改良することが試みられてきた。
この目的のために、例えばドイツ連邦共和国特許公報＠　２　ｓａｙ　ａａｑ号 、ドイツ連邦共和国特許出願公告公報筒２５１１１９号、ドイツ連邦共和国特許 出願公告公報筒２６２８８２３号、ドイツ連邦共和国特許出願公告公報筒２５４ ５４７１号、ドイツ連邦共和国公開公報筒２７４８５２３号、ドイツ連邦共和国 公開特許公報筒２６５６１３９号、ドイツ連邦共和国公開特許公報３１５７４５ ０号およびドイツ連邦共和国公開特許公報筒３１５１９０２号に記載されている 多数の特殊な合成物質および鋳造技術が開発された。
しかし、提案された解決策によっては完全にガス密なおよび水密な封隙は達せら れないと言うことが明らかになった。即ち、合成物質−封止の高い延び係数はセ ラミック境界面における比較的高い温度変動が生じた際張力とこれに伴い剥離と 亀裂とを招く。
従って高い信頼性がめられている際および熱的な衝撃応力が強い場合（−６５℃ ／＋１２５℃）、合成物質封止は使用されない。Ｍ工Ｌ−Ｍ−３８５１０によっ ても、従来気密に溶接された或いははんだ付けされた金属ケースおよびサラミツ クケースが受入れられて来た。
更にドイツ連邦共和国特許公報筒２３４７０４９号から、ボンブイノブされた半 導体回路を合成発泡物質から成る弾性の被覆層で保護することが可能であること が知られている。しかし、温度の交番負荷が強い場合特に発泡物質クッションに あってはカプセル内において高い熱機械的な張力を予測せねば々らず。
従って境界面は分離し、湿気もしくは腐食性の物質が継目に沿って進入する。カ プセルを避け、被覆層を直接延び係数がほぼ適合している合成樹脂で鋳造した場 合（ドイツ連邦共和国公開特許公報第２９２２００５号）、水蒸気透過性本しく は非亀裂発生性並びに非孔形成は保証されない。またエポキシ樹脂−シリコンエ ラストマー組合わせの場合（ドイツ連邦共和国公開特許公報第２９２２００５号 ）、交番する温度負荷が強かった際付着強度が僅かであるので剥離が予測され、 従って毛はどの亀裂にあっても湿気が全境界継目にわたって分散してしまう。更 に、コンデンサを両側【で合成物質が積層された金属箔で湿気密に封止すること が知られている（ドイツ連邦共和国公開特許公報第２５５１７７８号、ドイツ連 邦共和国特許公報第１５１４４７Ｆ３号）。しかしこの技術は幾何学に単純な構 造要素形状と強力に付着するように収縮作用を行う合成物質積層を前提とする。
ボンディングされた工Ｃ或いは小さい非連続の構造要素を密接して備えている混 成体を無圧状態で継目無く、空隙無くかつ強力な付着性をもって積層することは 不可能であり、従って一６５℃と＋１２５℃間の温度交番負荷の際、電気的な機 能特性に影響を及ぼす剥離或いは線変形が生じる。
即ちすべての公知の方法は、環境による作用に対する封止の必要とする保護を保 証するのには適していがい。
本発明の目的は、合成物質包装の利点、なかんずく簡単な、合理的な成形、良好 な電気的な絶縁および僅かな材料費？金属ケースおよびセラミックケースの利点 、即ち熱機械的な耐衝撃性と密封性とを充分に組合せる方法を造ることである。
これは本発明により、物質上に存在上に存在している構造要素に軟らかい、シー ル可能１舎成物質層を鋳込み、合成物質−金属一複金箔で被覆し、引き続き合成 樹脂で封止することＫよって達せられる。
回路および合成物質−金属一複金箔と固く結合している、孔の無い、非腐食性の かつ軟弾性的な被覆による箔の支持は金属箔とのＭ１合わせの下に従来化じてき た問題を解決する。
本発明の詳細は第１項以降の請求の範囲および明細書から明らかであり、以下に 図面を基にして多数の実施例を説明する。
第１図は本発明による方法により封止された回路の構造を示す図、 第２図は第一の方法のステップの概略図、第３図は方法の第二のステップの概略 図。
の基本構造を示している。
適当なのはＡｔｔＯｇから成る物質Ｓ上Ｋ例えばＳ　ｉｓ　Ｎ４で不活性化され たマイクロエレクトロエックス構造体Ｂが付着しており、この構造体は金、アル ミニウム或いは他の高導電性の金属から成るボンディングワイヤＤを介して公知 の様式で帯導体ＬＢ、！−電気的に結合されている。この構造体Ｂとポンディグ ワイヤは軟らかい合成物質層Ｗ内いに存在している。この合成物■層は箔？で覆 われており、この箔は金１の層を含んでいる。この箔の構造に関しては以下に詳 しく述べる。最後に全体が高純度の８１０．　充填材或いは白墨充填材を含んで いるエポキシ樹脂Ｈで封止さり、ている。
近年ワラカー社によってシリコンおよび（約５０係）熱可塑性のポリマーから成 るニジストマー物質が開発され、使用に供されているが、このエラストマー物質 は純粋なシリコンエラストマー物質に比して高い機械的な強度と構造部分、セラ ミック材、金属等上への満足のゆく付着並び１で特に僅かな水蒸気透過性４有し ている点で優れており、従−って被覆層として抜群に適している。このことに加 えて本発明の根底をなす仙究の枠内で、使用したエラストマーが熱圧縮により合 成物質−箔と溶接することができることが見出された。
これを基にして合成物質−金４層から成る複合系が得られる。異なる延び係ｔ１ １電気的ｉ接触および他の難点はこのよう々解決策、例えば鋳造と蒸着技術の組 合わせを差当り阻害する。蒸着金属層はガス密ではなく、合成樹脂、例えばエポ キシ樹脂によって熱の作用時におよび湿分作用時に侵される。
即ち、本発明による完全々解決策は、例えば８１３Ｎ４によって不活性化さり１ 、物質Ｓ上にボンディングされたマイクロエレクトロエックス回路Ｂ１作業温度 範囲内で軟化し、熱を加えることなくかつ亀裂無く成形可能な合成物質−金鷹一 複合箔２でシール或いは接着可能であり、場合によっては充分に充填されかつ著 しく網状化された合成樹脂■で封止されかつ固化される合成物質層Ｗで被覆する こ七でちる。
本発明による方法？合理的に実施するては特に第２図に図示し念その成果が実証 されている熱シール方法が良く適している。
この際、方法段ａ）により先ずボンディングされた構造体Ｂは物質Ｓ上に存在し ている。ボンディングワイヤＤはこの構造体Ｂ？電気的に帯導体ＬＢと結合する 。不活性化材Ｐは不所望の腐食を阻止する。
これらの予め調製された回路がこの状態で先ず予加熱される。
次いで方法段ｂ）によυ低活性の、液状のエラストマーＷを載置する。これによ り形成された層Ｗは熱シール可能である。第三の方法段Ｃ）において、金属−複 合箔？が載置され、約２００℃で加熱された中空ラムＢＴで軟らかい層Ｗ上に圧 着される。この場合、箔？の層Ｗに面した合成樹脂面が熱および圧力の作用の下 にこの層Ｗと結合する。次の冷却の際充填部材Ｗが固化する。次いで打抜きの際 に複合箔の成形を行うのが有利であることが判った。
次いで、場合によっては方法段ｄ）によりこれまでに造られた要素をエポキシ樹 脂Ｈと共に鋳込で覆う。第２ｅ図に図示された最終生成物は第１図による最終生 成物に相当する。
即ちこの方法は、例えばポリオレフィンで変性しｆｔ−シリコンがポリプロピレ ン箔と共に容易に１６０〜１９０℃で加圧下に成形できかつシール可能であるこ とを基礎としている。内部金属層としては、特に圧延し九銅箔或いはアルミニウ ム箔、被覆材としては高純度のポリプロピレン−ポリエチレン箔、ポリエチレン テレフタレート箔、ポリカーボネート箔、ポリアミド箔が該当する。層剥離或い は亀裂形成はこのような複合箔には見られず、ガス透過率および湿分透過率はエ ポキシ樹脂或いはシリコンニジストマー−包装におけるよりも数１０係だけ少な い。拡散および透過は半導体回路とアルミニウム積層との間の約１０〜１００μ の厚み、しかも鱈単位の長さの境界層に沼って起こるに過ぎない・ 圧延加工された、両側で電気的に絶縁された金属箔は上記のことに加えて出力半 導体回路或いは出力バイブリッド回路にあって迅速な温度補償を容易にする。
箔ｔｊａｆｆｌｉする（では自体公知の自動的なダイボンダーＴｈ適用するのが 有利である。このダイボンダーを有利に同じ作業工程において箔のための打抜き 工具と連動させるのが有利である。
第３図は本発明てよる方法の他の実施形を示している。この場合、内部部分子１ 　と外部部分子ａ　とから成る担持体上ては構造要素を含んでいる物ｉｓが存在 している。物質の縁部は担持体の内部部分子１を越えて突出しており、背面には はんだスポットＬＫがプリントされている。帯導体は誘電層を有する厚膜−スク リーンプリントにあってははんだスボツ）Ｋ対して絶縁されている。方法段ｂ） は第２図による実施ＩＨＪにおけると同じように行われる。
方法段Ｃ）にあっては、即ち箔を載置する際には構造要素のトポロジーに相応し て予成形された箔Ｆが使用される。同様にラムＳＴは箔の賦形形状に適合されて いる。箔を載置した後この箔は担持体の外部部分子Ａを外した後物質の縁部にお いて折返され、第３図に相応してはんだスポットではんだ付けされる。引き続き 要素はエポキシ樹脂■で鋳込まれる。
片面が積層された銅箔がはんだ付けに特に適している。エポキシ樹脂−石英−鋳 込み物は機械的な保護として役立つ。
以下に三つの実施例を記載する。
列１ チップもしくは不活性化された半導体回路をキャリヤ上に載せ、接続部にボンデ ィングする。チップ並びにすべてボンディング接続部を低粘性の、極めて僅かな ガス透過性および水蒸気透過性、高い可撓性およびシール可能性を特徴とする合 成物質で被覆する。この場合、ポリオレフィン変性したベンジン中のシリコン− 溶液をｐ−メチルジシロキサン−メチルメタアクリレートをペースとした物質上 に塗布する。
ポリプロピレン−（７５μ）、アルミニウムー（１０μ）、ポリエチレンテレフ タレート−（５μ）−複合箔から熱時（約１２０ｃ）にチップ用に寸法を定めら れたキャップを打抜き、ダイボンダーでチップ−キャリヤを越えて折返し、加熱 し念中空ラムで軟鋳込み物と共に密にシールする。約１ａｏ℃に加熱された中空 ラムは箔を液状の軟鋳込み物質と共に、シール層が約２０μ以下になるように物 質上に圧着スル。引キ続き高純度の可撓性のエポキシ樹脂−石英粉末−鋳込み物 質共にキャップもしくは封止した回路を鋳込む。鋳込み物質としては以下の成分 １００７ｉｉ部　Ｔ、ｘＮｃ　１２ａｏ（ｃＩＢＡ）１　２Ｄｉｉｉ部　Ｔ、ド ブセイルこば〈酸無水物１５　重量部　Ｔ、ピペリジン ２　重量部　Ｔ、ｐ−メチルシロキサン−メチルメタアクリレート ３００重量部　Ｔ、真空乾燥した高純度の石英粉末（Ｘ＝ＳＯμ） から成る樹脂が適している。
チクソトロープの鋳込み物質を１４０℃で混合して塗布し、５時間で硬化させる 。
列２ 半導体チップを有している厚層−混成回路と離れ離れになっている構造要素を加 熱したポリエチレン／キシロ−ルー溶液で積層し、適当に裁断した、場合によっ ては予備成形した複合箔で覆い、物質に圧着し、貼着もしくはシールする。引き 続き封止された混成回路の周囲を充填したエポキシ樹脂で圧着もしくけ鋳込む。
田Ｊ３ ボンディングした混成回路を約１００℃に予備加熱し、真空保持装置上に載せ、 回路に相当して予備打抜きしかつ予備成形した銅−（２５μ）−粘着箔で覆う。
回路の帯導体をスクリーンプリントの際所定の接触位置もしくははんだ付は位置 において誘導ペーストで重ね積層する。箔シール以前にこれらの位Ｒｋはんだ付 はペーストでプリントする。
真空下で箔を打抜き、樹脂でシールし、引き続きはんだ付けし、周囲を充填され たエポキシ樹脂で圧着するか或いは鋳込む。
゛Ｓ 補正書の翻訳文提出書（特許法第１８４条の７第１項）昭和６１年７月１６日 特許庁長官　宇　賀　道　部　毀 １、特許出願の表示 ｐａＴ／ｎｘａ　ｓｌｏ　０４７５ ２、発明の名称 マイクロエレクトロエックス半導体回路および積層回路を封止するための方法 ＆特許出願人 住所（居所）　ドイツ連邦共和国、デー−８０［２オントープルー／、ロベルト ーコツホーストラーセ（番地無Ｌ　）氏名（名称）　メッセルシュミットーベル コウーブローム・ゲゼルシャフト・ミド・ペンュレンクテル・ノ・フソング代表 者　フリック・ゲルノリレト 代表者　エーレリツヒ・クラウス 国　籍　ドイツ連邦共和国 〔電話　０３（５０２）１４７６（代表）］変史された請求の範囲 〔国際″４ｓ務所に１９８６年５月２日（８６，５，２）受領：元の請求の範囲 第１項〜第１２項は変更された第１項〜第１０項（４百）で置換えられたコ請　 求　の　範　囲 １、　マイクロエレクトロエックス混成半導体回路或いはマイクロエレクトロエ ックス半導体構造要素テ封止する方法にむいて、 一物質（Ｓ）上に存在している構造要素（’Ｂ）ｅ軟らかいシール可能な合成物 ’Ｉ？ｆ（Ｗ）で鋳込み、−第一の層が１０−１００μ・つ）層１１、特に７５ μの層厚？ｒ［するン〜ル可能々ポリオレフィン、特ニボリプロビレソから成ゆ 、 一第二の１者が０２５μ〜２５０７＋の１ｙ厚、％に１０〜３０μの層厚黛有ｔ ろ成形「（能今金１４、特にアルミニラ！、５から成り、 −第三の層１バ＋　−ｉ　ｏ　ｏμＺ）７・、ソ１１、特に１０μの層厚全件す るｌ鋳着可能なボリエ入デル、特（ｌこポリエチレンテレ″７タし／−１から成 る、三つの層から成る合成１勿宵−金−４−複合箔（１’）で被覆し、引き続き 構漬要ノ・―と；告ビ渾物質（１で、 ｍｍの第一の層がｌ／−ａ−Ｔ’１丁Ｑｌ　：’ｒ、　：、５　＊イ４（Ｗ）と 、−第ミの層が合成物質（；ｘ　）と 結合されるように 封止することを特徴とする、マイクロエレクトロエックス混成半導体回路或いは マイクロエレクトロエックス半導体構造要素を封止するための方法。
Ｚ　マイクロエレクトロエックス混成半導体回路或いはマイクロエレクトロエッ クス半導体構造要素を封止するための方法において、 一物Ｍ（ｓ）上に存在する構造要素（Ｂ）を軟らかいシール可能を合成物質層（ Ｗ　’）で鋳込み、−第一の層が１０〜１００μの層厚、特に７５μの層厚を有 するシール可能なポリオレフィ／、特にポリプロピレンから成り、 一第二の層がＣＬ２５μ〜２５０μの層厚、特に１０〜３０μの、１ｇ厚？有し ている成形可能なかつばんだけけ可能な金属、特に銅から成る二つのノ３から成 る合成物質−金属−複合箔（Ｆ）で。
被覆し、 −かつ箔が合成物質側と共に内ブうに折返されており、かつ予め物質（Ｓ）上に プリントされているはんだスボツ）　（ＬＫ）と湿気密シζはんだ１寸けされて おシ、 −引き続き構造要素と箔？合成物質（工（）で封止することを特徴とする、マイ クロエレクトロエックス混成半導体回路或いはマイクロエレクトロエックス半導 体構造要素を封止するための方法。
５　鋳込むために、高補度の、回路水子に対（２て不活性な、低粘性の、かつ崖 導体回路も・よび複合箔に対して明白な付着特性４備えているｔｑｉ性のエポキ シ樹脂を特徴する請求の範囲第１項或いは第２項に記載の方法っ ４、　鋳込ために、高、捕塵の軟らかい、才導体回′ｌ′ｇ）Ｃ対して不活性な 熱時パ／−ル可能１）、特にポリオし・フィンを含有している、変性り、たシリ コン或いはンリコニ／−ふっ素？ベー・スとしているシリコン接着剤から成る被 覆（オを使用＋乙、請求の範囲第１項或いは第２項に記載の方法、。
５、　基体および箔から成る複合系？３０〜２５０℃、特に１６０〜１９０℃の 温度、１−・・５０バール、特に５・〜１０バールの圧力で配線＜）シ〈はボン デング位置の外部において加熱７〜ル成形により清る上記請求の範囲のいずれか −・つに記・成の方法。
６、　加熱および成形１つために加熱可能な中空ラム（ＳＴ）或いは鋳型全使用 する、Ｌ記請求の範囲のいずれか一つに記載の方法。
２　複合箔封止材を設ける、請求の範囲第６項に記載の方法。
ａ　マイクロエレクトロエックス混成半導体回路において、物質（Ｓ）土に存在 している構竹要素（Ｂ）が軟らかいシール可能な合成物質層（Ｗ）内て鋳込まれ ておシ、かつ合成物質−金属−複合箔（Ｆ）で被覆されており、引き続き合成樹 脂（Ｉ（）で封止されている、マイクロエレクトロエックス混成半導体回路。
９　箔（Ｆ）が、その第一の層が１０〜１００μの層厚、特１ｃ７５μの層厚を 有するシール可能なポリオレフィン、特にポリプロピレンから成シ、第二の層が ０．２５μ〜２５０μの層厚、特に１０〜３０μの層厚を有する成形可能な金属 、特にアルミニタムから成シ、第三の層が１〜１００μの層厚、特に１０μの層 厚を有する粘着可能なポリエステル、特にポリエチレンテレフタレートから成る 三つの層から成シ、かつ箔の第一の層がシール可能な充填材（Ｗ）と、第三の層 が合成物質（Ｈ）と結合されている、請求の範囲第８項に記載のマイクロエック ス混成半導体回路。
１０、箔（Ｆ）が、第一の層が１０〜１００μの層厚、特に７５μの層厚を有し ているシール可能なポリオレフィン、特にポリプロピレンから成シ、第二の層が ０．２５μ〜２５０μの層厚、特に１０〜３０μの層厚を有している変形可能な かつはんだ付は可能な金属、特に銅から成る二つの層から成り、箔が合成物質側 と共に内側に折返されておシ、予め物質（Ｓ）上にプリントされているはんだス ポット（ＩＪＫ）と湿気密にはんだ付けされて込る、請求の範囲第８項に記載の マイクロエレクトロエックス混成半導体回路。
闇公１杏碧告 ＡＮＮＥＸ　Ｔｏ　ＴＨＥ　ＩＮＴＥＲ）ＩＡＴｒＯＮＡＬ　５ＥＡＲＣＨＲＥ ＰＯＲＴ　ＯＮ

Claims (1)

  1. 【特許請求の範囲】 １．マイクロエレクトロニツクス混成半導体回路或いはマイクロエレクトロニツ クス半導構造要素を封止するための方法において、物質（Ｓ）上に存在している 構造要素（Ｂ）を軟らかいシール可能な合成物質層（Ｗ）で鋳込み、合成物質− 金属−複合箔（Ｆ）で覆い、引き続き合成物質（Ｈ）で封止することを特徴とす る、マイクロエレクトロニツクス混成半導体回路或いはマイクロエレクトロニツ クス半導体構造要素を封止するための方法。 ２．第一の層が１０〜１００μの層厚、特に７５μの層厚を有するシール可能な ポリオレフイン、特にポリブロピレンから成り、第二の層が０．２５μ〜２５０ μの層厚、特に１０〜３０μの層厚を有する成形可能な金属、特にアルミニウム から成り、第三の層が１〜１００μの層厚、特に１０μの層厚を有する粘着可能 なポリエステル、特にポリエチレンテレフタレートから成る三つの層から成る箔 （Ｆ）を使用し、かつ箔の第一の層をシール可能な充填材（Ｗ）と、第三の層を 合成物質（Ｈ）と結合する、請求の範囲第１項に記載の方法。 ３．箔（Ｆ）として、第一の層が１０〜１００μの層厚、特に７５μの層厚を有 するシール可能なポリオレフイン、特にポリブロピレンから成り、第二の層が０ ．２５μ〜２５０μの層厚、特に１０〜３０μの層厚を有する成形可能なかつは んだ付け可能な金属、特に銅から成る二つの層から成る箔を使用し、かつ箔を合 成樹脂側で内方へ折返しかつ予め物質（Ｓ）上にプリントされた帯導体（ＬＫ） と気密にはんだ付けする、請求の範囲第１項に記載の方法。 ４．鋳込むために、半導体回路および複合箔に対してきわだつた付着特性を有す る、高純度の、回路要素に対して不活性な、低粘度の、可撓性のエポキシ樹脂を 使用する上記請求の範囲のいずれか一つに記載の方法。 ５．鋳込むために、高純度の、軟らかい、半導体回路に対して不活性なかつ熱時 にシール可能な、特にシリコン−ふつ素をベースとしたポリオレフイン含有の、 変性されたシリコン或いはシリコン接着剤から成る被覆材を使用する、上記請求 の範囲のいずれか一つに記載の方法。 ６．箔を載置するために同じ作業工程で打抜き装置に連動されている自体公知の 自動的なダイポンダーを使用する、上記請求の範囲のいずれか一つに記載の方法 。 ７．基体と箔から成る結合系を３０〜２５０℃、特に１６０〜１９０℃の温度で 、１〜５０バール、特に５〜１０バールの圧力で配線部もしくはポンデイング位 置の外部で加熱シール成形により造る、請求の範囲第６項に記載の方法。 ８．加熱および成形のため加熱可能な中空ラム（ＳＴ）或いは鋳型を使用する、 請求の範囲第７項に記載の方法。 ９．複合箔封止体を鋳込む、請求の範囲第８項に記載の方法。 １０．マイクロエレクトロニツクス混成半導体回路において、物質（Ｓ）上に存 在している構造要素（Ｂ）が軟らかい、シール可能な合成樹脂（Ｗ）内に鋳込み 、合成物質−金属−複合箔（Ｆ）で覆い、引き続き合成樹脂（Ｈ）で封止されて いることを特徴とする、マイクロエレクトロニツクス混成半導体回路。 １１．箔（Ｆ）が、第一の層が１０〜１００μの層厚、特に７５μの層厚を有す るシール可能なポリオレフイン、特にポリプロピレンから成り、第二の層が０． ２５μ〜２５０μの層厚、特に１０〜３０μの層厚を有する成形可能な金属、特 にアルミニウムから成り、第三の層が１〜１００μ層厚、特に１０μの層厚を有 する粘着性のポリエステル、特にポリエチレンテレフタレートから成る三つの層 から成り、かつ箔の第一の層がシール可能な充填材（Ｗ）と、第三の層が合成物 質（Ｈ）と結合されている、請求の範囲第１０項に記載のマイクロエレクトロニ ツクス混成半導体回路。 １２．箔（Ｆ）が、第一の層が１０〜１００μの層厚、特に７５μの層厚を有し ているシール可能なポリオレフイン、特にポリブロピレンから成り、第二の層が ０．２５μ〜２５０μの層厚、特に１０〜３０μの層厚を有している成形可能な かつはんだ付け可能な金属、特に銅から成る二つの層から成り、かつ箔が合成樹 脂側で内側に折返されており、かつ予め物質（Ｓ）上に存在しているプリントさ れたはんだスポツト（ＬＫ）と無密にはんだ付けされている、請求の範囲第１０ 項に記載のマイクロエレクトロニツクス混成半導体回路。
JP60505156A 1984-11-17 1985-11-18 マイクロエレクトロニツクス半導体回路および積層回路を封止するための方法 Expired - Lifetime JPH0626223B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3442131.9 1984-11-17
DE19843442131 DE3442131A1 (de) 1984-11-17 1984-11-17 Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
PCT/DE1985/000475 WO1986003055A1 (fr) 1984-11-17 1985-11-18 Procede d'encapsulement de circuits micro-electroniques a semi-conducteurs et a couches

Publications (2)

Publication Number Publication Date
JPS62500900A true JPS62500900A (ja) 1987-04-09
JPH0626223B2 JPH0626223B2 (ja) 1994-04-06

Family

ID=6250592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60505156A Expired - Lifetime JPH0626223B2 (ja) 1984-11-17 1985-11-18 マイクロエレクトロニツクス半導体回路および積層回路を封止するための方法

Country Status (5)

Country Link
US (1) US4784872A (ja)
EP (1) EP0202279B1 (ja)
JP (1) JPH0626223B2 (ja)
DE (1) DE3442131A1 (ja)
WO (1) WO1986003055A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
EP0361194A3 (de) * 1988-09-30 1991-06-12 Siemens Aktiengesellschaft Verfahren zum Umhüllen von elektrischen oder elektronischen Bauelementen oder Baugruppen und Umhüllung für elektrische oder elektronische Bauelemente oder Baugruppen
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
JPH0322543A (ja) * 1989-06-05 1991-01-30 Siemens Ag 電子デバイスの被覆方法及び装置
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US4996170A (en) * 1990-07-30 1991-02-26 Motorola, Inc. Molding process for encapsulating semiconductor devices using a thixotropic compound
DE4027478A1 (de) * 1990-08-30 1992-03-05 Robert Dipl Ing Michaelides Schaltungsaufbau und herstellungsverfahren
DE4101042C1 (en) * 1991-01-16 1992-02-20 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De Contact and encapsulation of micro-circuits using solder laser - and laser transparent contact film segments with conductor sheets of solderable material, geometrically associated with solder protuberances
US5240746A (en) * 1991-02-25 1993-08-31 Delco Electronics Corporation System for performing related operations on workpieces
US5271953A (en) * 1991-02-25 1993-12-21 Delco Electronics Corporation System for performing work on workpieces
US5368899A (en) * 1992-02-28 1994-11-29 Delco Electronics Corp. Automatic vertical dip coater with simultaneous ultraviolet cure
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
EP0620591A1 (en) * 1993-04-12 1994-10-19 Delco Electronics Corporation Silicone over-mould of a flip-chip device
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7200930B2 (en) 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
GB2295722B (en) * 1994-11-30 1997-12-17 Motorola Ltd Method of packaging integrated circuits
JPH09155918A (ja) * 1995-12-07 1997-06-17 Matsushita Electric Ind Co Ltd 樹脂封止電子製品の製造方法
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
DE19736090B4 (de) * 1997-08-20 2005-04-14 Daimlerchrysler Ag Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement
US6138349A (en) 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
US5987358A (en) * 1998-02-17 1999-11-16 Intermedics, Inc. Semiconductor device packaging and method of fabrication
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
JP2000219234A (ja) * 1999-01-29 2000-08-08 Bridgestone Sports Co Ltd ゴルフボール用箱
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
US6589802B1 (en) * 1999-12-24 2003-07-08 Hitachi, Ltd. Packaging structure and method of packaging electronic parts
DE10049288B4 (de) * 2000-10-04 2004-07-15 Infineon Technologies Ag Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
FR2819935B1 (fr) * 2001-01-19 2003-04-25 Ela Medical Sa Procede de fabrication de circuits electroniques hybrides pour dispositifs medicaux implantables actifs
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US20060182952A1 (en) * 2002-01-08 2006-08-17 Justo Roger J Encapsulated thermally conductive electrically insulating assembly and method to prepare same
DE10216652A1 (de) * 2002-04-15 2003-10-23 Orga Kartensysteme Gmbh Spritzgussverfahren zur Herstellung einer Chipkarte und nach diesem Verfahren hergestellte Chipkarte
DE10303449B4 (de) * 2003-01-29 2007-04-26 Siemens Ag Verfahren zum Umhüllen eines elektronischen Bauelementes
EP1603170B1 (en) 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
DE102004049955B4 (de) * 2004-10-13 2008-12-04 Schott Ag Verfahren zur Herstellung eines optischen Bauelements, insbesondere einer OLED
US7523546B2 (en) * 2005-05-04 2009-04-28 Nokia Corporation Method for manufacturing a composite layer for an electronic device
US20080087323A1 (en) * 2005-05-09 2008-04-17 Kenji Araki Concentrator Solar Photovoltaic Power Generating Apparatus
DE102005041100A1 (de) * 2005-08-30 2007-03-08 Siemens Ag Halbleiterstruktur mit einem lateral funktionalen Aufbau
DE202006020507U1 (de) 2006-03-20 2008-10-30 Kromberg & Schubert Gmbh & Co. Kg Umhülltes Bauelement
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
DE102007035181B4 (de) * 2007-07-27 2011-11-10 Epcos Ag Verfahren zur Herstellung eines Moduls und Modul
US8957509B2 (en) * 2011-06-23 2015-02-17 Stats Chippac Ltd. Integrated circuit packaging system with thermal emission and method of manufacture thereof
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
DE202012008242U1 (de) 2012-02-26 2012-11-09 Kromberg & Schubert Kg Verbindung eines ersten metallischen Bauteils mit einemumhüllten zweiten metallischen Bauteil
ES2859298T3 (es) 2017-01-31 2021-10-01 Flint Group Germany Gmbh Mezcla curable por radiación que contiene poli(acetato de vinilo) parcialmente saponificado escasamente funcionalizado
JP2020515431A (ja) 2017-03-27 2020-05-28 フリント グループ ジャーマニー ゲーエムベーハー 画像レリーフ構造の製造方法
CN108401367B (zh) * 2018-02-26 2020-08-14 广州致远电子有限公司 塑封电子模块及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608029A (en) * 1969-03-12 1971-09-21 Vitramon Inc Process for encapsulating electronic components
CH560999A5 (ja) * 1973-08-16 1975-04-15 Bbc Brown Boveri & Cie
US3876461A (en) * 1973-09-04 1975-04-08 Motorola Inc Semiconductor process
GB1528203A (en) * 1974-10-18 1978-10-11 Matsushita Electric Ind Co Ltd Epoxy composition for encasing semi-conductor devices
JPS5171792A (ja) * 1974-12-19 1976-06-21 Minolta Camera Kk
DE2551778A1 (de) * 1975-11-18 1977-05-26 Siemens Ag Feuchtedicht umhuelltes elektrisches bauelement
US4048356A (en) * 1975-12-15 1977-09-13 International Business Machines Corporation Hermetic topsealant coating and process for its formation
DE2628823C3 (de) * 1976-06-26 1979-03-01 Standard Elektrik Lorenz Ag, 7000 Stuttgart Glaskeramischer Werkstoff zur Verkapselung von Halbleiterbauelementen
FR2404992A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Circuits electriques integres proteges, substrats d'interconnexion proteges comportant de tels circuits et procede d'obtention desdits circuits et substrats
DE2748523A1 (de) * 1977-10-28 1979-05-03 Siemens Ag Epoxid-niederdruckpressmasse
DE2922005A1 (de) * 1979-05-30 1980-12-04 Siemens Ag Halbleiterbauelement mit passiviertem halbleiterkoerper
US4327369A (en) * 1979-08-06 1982-04-27 Hi-Tech Industries, Inc. Encapsulating moisture-proof coating
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPS5790967A (en) * 1980-11-27 1982-06-05 Nec Corp Semiconductor device sealed with resin
US4330637A (en) * 1981-01-05 1982-05-18 Western Electric Company, Inc. Encapsulated electronic devices and encapsulating compositions
JPS57128948A (en) * 1981-02-02 1982-08-10 Sharp Corp Electronic part
US4388132A (en) * 1981-06-01 1983-06-14 Burroughs Corporation Method of attaching a protective film to an integrated circuit
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
DE3310654A1 (de) * 1983-03-24 1984-09-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zum versiegeln von flachen hybridbausteinen

Also Published As

Publication number Publication date
US4784872A (en) 1988-11-15
EP0202279A1 (de) 1986-11-26
WO1986003055A1 (fr) 1986-05-22
DE3442131A1 (de) 1986-05-22
JPH0626223B2 (ja) 1994-04-06
EP0202279B1 (de) 1989-08-02
DE3442131C2 (ja) 1988-12-01

Similar Documents

Publication Publication Date Title
JPS62500900A (ja) マイクロエレクトロニツクス半導体回路および積層回路を封止するための方法
US4784974A (en) Method of making a hermetically sealed semiconductor casing
US4656499A (en) Hermetically sealed semiconductor casing
US5013871A (en) Kit for the assembly of a metal electronic package
JPS58128753A (ja) 電気構成部分のためのケ−シング
TWI220307B (en) Thermal enhanced package structure and its formation method
JPS60241237A (ja) 混成集積回路装置
JPH10223792A (ja) 低熱伝導率のキャップを高熱伝導率の基板に固定する方法
CA1201211A (en) Hermetically sealed semiconductor casing
JPS60160145A (ja) 混成集積回路のパツケ−ジング
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP2750237B2 (ja) 電子部品収納用パッケージ
JPH09223760A (ja) 半導体装置およびそれに用いる多層リードフレーム
JP2801449B2 (ja) 半導体素子収納用パッケージ
JPH0974160A (ja) 半導体装置およびその製造方法
JPS58175852A (ja) 半導体装置
JPH02178953A (ja) 樹脂封止型半導体装置
JPH027469Y2 (ja)
JPH0228349A (ja) 窒化アルミニウムパッケージおよびその製造方法
JPS6329560A (ja) 半導体装置
JPH0525182B2 (ja)
JPS62252155A (ja) 混成集積回路
JPS59188151A (ja) ハイブリツトｉｃの気密封止方法
JPS6248383B2 (ja)
JPS6094745A (ja) プリント配線板