JPS62500474A - 高速ｂｃｄ／バイナリ加算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高速ＢＣＤ／バイナリ加算器 発明の背景 本発明は異なる基数を持つ数を表わしている複数ビットからなる人力演算数に算 術且つ／又は論理演算を施すための電気回路に関するものである。特に、本発明 はデジタルデータ処理システムにおいて、ＢＣＤとバイナリの算術演算を実行す る電気回路に関するものである。

デジタルデータ処理システムにおいて、全体の処理速度に影響する最も重大な遅 延バスは、算術・論理ユニット（ＡＬＵ）のバスである。

主要な理由としては、 （１）ＡＬＵはほとんどのデータ処理に関わり合っていること。

（２）ＡＬＵは通常多数のゲートを必要とする複雑な論理機能を伴なうこと。

（３）データ巾を大きくしようとする現在の傾向は、先行キャリー検出回路を使 用してもキャリーの伝達時間を大幅に増加させること。

が挙げられる。

更にＡＬＵがバイナリとＢＣＤの処理を共に行う必要のある場合には、ＢＣＤの 論理機能を実現するためのゲートが追加されて遅延バスは更に増加する。

例えば、米国特許４．１７２，２８８と３，９５８．１１２にはＡＬＵでＢＣＤ 処理を行う方法が説明されている。米国特許４，１７２．２８８では、２つのＢ ＣＤ演算数はあたかもバイナリ数のように、最初の加算が行われ中間結果を算出 する。この中間結果が９よりも大きいならば、修正値として６を加えて正しいＢ ＣＤの結果を得る。米国特許３，９５８，１１２では、逆からのアプローチが行 われ、加算する前にあたかもＢＣＤ演算数のように、常に修正値６を加える。バ イナリ加算による中間結果が１６よりも小さいならば、中間結果から修正値６を 引いて正しいＢＣＤの結果を得る。これらの特許に述べられたアプローチによっ てＢＣＤ加算は達成されるけれども、更にゲートが追加されてＡＬＵのバスの遅 延が大幅に増加する。

バイナリとＢＣＤの算術を共に可能にする必要がある時に、ＡＬＵのバスの遅延 を減少する試みとして使用されて来たものの１つが、１９８４年４月３日に発行 された米国特許４，４４１，１５９に述べられている。これは、前述の米国特許 ３，９５８，１１２で説明したものと基本的には同じもので、ＢＣＤｆｉ理を実 行する時は常に修正値を入力演算数の１つに加えるものである。修正値の加算を 実行するための余分な段を除くために、米国特許４，４４１゜１５９の具体例で は、ＡＬＵ人力段に複数のマルチプレクサを使用して、ＢＣＤ加算かバイナリ加 算かに応じてそれぞれの対応する対の入力演算数にキャリー伝達とキャリー発生 イエ号を供給するようにし、修正値の加算を２つの人力演算数の加算と同時に行 う。しかし、修正値は、人力演算数のビットと修正値の加算の結果として上位ビ ットに伝達されなければならないどんな相互ビット間のキャリーをも考慮せずに 加算される。その結果、全ての相互ビット間のキャリーを考慮した中間結果を出 すためには、より複雑て動作の遅い先行キャリー検出回路が必要であり、そのた め入力のマルチプレクサの使用により達成されたスピードアップの恩恵は削減さ れてしまう。更に、米国特許４，４１４，１５９に述べられた具体例では、入力 キャリーがある場合に使用される余分なインクリメントの段や正しい結果を得る ために必要な場合に６を引くためのデシマル調整の段を必要としている。これら の追加される段により、更にＡＬＵのバスの遅延は増加する。

発明の概説 前述により本発明の目的は、異なる基数を持つ数を表わしている複数ビットから なる入力演算数に算術且つ／又は論理演算を施すための進んだ電気回路を提供す ることである。

特に、本発明はデジタルデータ処理システムにおいて、ＢＣＤとバイナリの算術 演算を実行する進んだ電気回路に向けられている。

前述の目的に従った本発明のより特別の目的は、算術演算の実行に必要な時間を 大幅に減少させ、バイナリかＢＣＤかの算術演算な選択的に提供することである 。

前述の目的に従った本発明の他の目的は、一般の回路構造に１つ以上の段を併合 して、全ての算術演算の実行時間を大幅に減少したＡＬＵを提供することである 。

本発明の更なる目的は、比較的簡単で経済的に前記目的を達成する回路を提供す ることである。

本発明の特に好適な具体例においては、ＢＣＤ又はバイナリ算術演算を選択的に 実行するために使用される基本的なアプローチは、前述の米国特許３，９５８． １１２と４．４４１，１５９で使用されたものと似ている。ＢＣＤ演算では修正 値（加算の場合は＋６）が演算数の１つに加算され、正しいＢＣＤ出力値を得る のに必要な場合は条件により結果から修正値が差し引かれる。しかし、本実施例 は、特定の段が一般的論理構造内に併合されたため算術演算に必要な全時間が大 幅に減少したことにより、前述の特許に述べられた具体例とは異なっている。特 に、ＢＣＤ演算中には伝達と発生信号を生成して、２つの演算を連続して実行す るよりも大幅に少ない時間で所定の修正値の加算と入力演算数の加算とを同時に 実行することが出来る入力論理回路を提供する。

しかしながら、米国特許４，４４１，１５９に述へられた具体例と最も異なるの は、本人力論理回路は修正値と人力演算数との加算（減算）の結果発生するどん な相互ビット間のキャリー（減算の場合はボロー）をも自動的に考慮に入れた伝 達と発生信号を生成して、そうでなければ相互ビット間のキャリー（又はボロー ）を考慮に入れる必要による複雑さや先行キャリー（又はボロー）検出の演算の ための遅延を除くことが出来ることである。加えて、本実施例ではＢＣＤ又はバ イナリ算術演算を選択的に実行するために必要な時間を更に除くことに成功した 。これは２つの条件和（１つの和は井ヤリ−の存在を想定し、他方はキャリーの 無いことを想定している）を先行キャリー検出の演算と並行して同時に実行し、 次に、ＢＣＤ演算中は正しい条件和（先行検出のキャリーに応じて）を選択する ための選択処理と、正しいＢＣＤ結果を得る必要のある場合に修正値を引くため の条件的な減算処理とを併合して、そうでなければ必要とする時間よりも大幅に 少ない時間で動作する出力選択回路を提供することにより達成された。

尚、前述の実施例は加算と減算ばかりでなく、他の論理演算にも適応出来る。

次に述べる実施例と添付された図面からは、本発明の性質ばかりでなく、他の目 的、特徴、優位的やその使用法等が明らかになるであろう。

図面の簡単な説明 第１図は本発明に係る好適な一実施例の全構造を示した電気的ブロック図である 。

第２図は第１図のディジット加算器１ｏの好適な一例を示した電気的ブロック図 である。

第３図乃至第６図は第２図の入力論理回路３０，３１，３２゜３３の好適な例を 示した論理回路図である。

第７図乃至第１０図は第２図の条件和回路４０，４１，４２゜４３の好適な例を 示した論理回路図である。

第１１図は第２図のディジット伝達／発生回路５ｏの好適な一例を示す論理回路 図である。

第１２図は第１図の先行キャリー検出回路３ｏの好適な一例を示す論理回路図で ある。

第１３図乃至第１６図は第１図の選択回路２ｏの好適な例を示す論理回路図であ る。

同し記号や数字は図面の同じ要素を示している。

まず、本発明に係る好適な一実施例の全構造を示した電気的ブロック図である第 １図を説明しよう。

第１図の構成により、それぞれディジットＡＯ，ＡＩ、Ａ２゜Ａ３とＢＯ，Ｂ１ ．８２．Ｂ３からなる２つの４デイジツト演算数ＡとＢに、バイナリがＢＣＤか の算術演算（加算と減算）を選択的に行うことが出来る。第１図に示すように、 これらディジットはそれぞれ４ビツトからなっている。後述するような特定の好 適な実施を考える時には、ＡＯと８０のビットはそれぞれＡＯｏ、ＡＯ，。

ＡＯ２，ＡＯ３とＢｏｏ　、ＢＯ＋　、ＢＯ２、ＢＯ３で示される（例えば第２ 図のように）。

第１図に示すように、演算数ＡとＢの対応するディジットの対ＡＯ，ＢＯ，ＡＩ 、Ｂｉ　、Ａ２．Ｂ２．Ａ３．Ｂ３は、バイナリ演算とＢＣＤ演算のどちらを行 うがと、加算と減算のどちらを行うかとを決めるモード信号ＭＯ，Ｍｌ、Ｍ２． Ｍ３と共に、対応するディジット加算器１０，１１．１２．１３に人力される。

これらディジット加算器１０．Ｉｔ、１２．１３は、それぞれの条件和の出カイ ８号の対５ｏ−Ｔ、５ｏ−Ｆ、５Ｉ−Ｔ、５ｌ−Ｆ、５２−Ｔ。

５２−Ｆ、５３−Ｔ、５３−Ｆを出力する。

第１図のように、これら和のそれぞれは４ビツトからなっている。後述するよう な特定の実施を考える時に、条件和の対５ｏ−Ｔと５ｏ−Ｆのビットはそれぞれ ＳＯｏ　Ｔ、ＳＯＩ　Ｔ。

５ｏ２−Ｔ、５ｏ３−ＴとＳＯｏ　Ｆ、ＳＯＩ　Ｆ、Ｓ０２　Ｆ。

Ｓｏ’、−Ｆで示される。”　Ｔ　”のイ」いた和はキャリー人カのあることを 想定した和であり、“Ｆ”の付いた和はキャリー人カのないことを想定した和で ある。“Ｔ″の和も“Ｆ”の和も共にＢＣＤの演算中の修正信号により発生した ものを含むどんな相互キャリーのビットをも考慮している。モード信号Ｍ２はバ イナリ演算かＢＣＤ演算かを決め、モード信号ＭＯとＭｌとは加算か減算かを決 める。実施例ではこれらモード信号ＭＯ，Ｍｌ、Ｍ２は次のように演算の選択を する。

ＭＯ＝Ｍ１＝″Ｏ”　Ａ＋Ｂを実行 ＭＯ＝″１″、Ｍ１＝　”Ｏ”　Ａ−Ｂを実行ＭＯ＝“Ｏ”、Ｍ１＝”ビ　Ｂ− Ａを実行ＭＯ＝Ｍ１＝”ビ　Ｏ−Ｂを実行 第１図に示す実施例の説明を続けると、それぞれのディジット加算器１０，１１ ，１２．１３により出力した条件出力信号の対５ｏ−Ｔ、５Ｏ−Ｆ、５１−Ｔ、 ５ｔ−Ｆ、５２−Ｔ、５２−Ｆ。

５３−Ｔ、５３−Ｆは、対応する出力選択回路２０，２１，２２゜２３に入力す る。

更に、第１図のディジット加算器１０．１＋、１２．１３は、（ＢＣＤ演算モー ドで使用される）それぞれのデシマルモード信号ＤＭＯ，ＤＭＥ、ＤＭ２．ＤＭ ３とそれぞれのディジット伝達信号、ディジット発生信号ＰＤＯ，ＧＤＯ，ＰＤ ｌ、ＧＤｌ　；ＰＤ２．ＧＤ２．ＰＤ３．ＧＤ３を出力し、入力キャリ−ＣＩと 条件出力信号の対５ｏ−Ｔ、５ｏ−Ｆ、５１−Ｔ、５ｌ−Ｆ。

５２−Ｔ、５２−Ｆ、５３−Ｔ、５３−Ｆと共に対応する出力選択回路２０，２ １．２２．２３に入力する。デシマルモード信号ＤＭＯ，ＤＭＩ、ＤＭ２．ＤＭ ３は、ＢＣＤ演算中の出力回路２０，２１．２２．２３の論理内で所定の修正値 を選択的に混入する（例えばＢＣＤ加算中に正しいＢＣＤの結果を得るためには ６を差し引く）。

第１図のように、ディジット伝達信号とディジット発生信号の対ＰＤＯ，ＧＤＯ 、ＰＤｌ、ＧＤＩ　、ＰＯ２，ＧＤ２．ＰＯ３゜ＧＤ３は、それぞれ先行キャリ ー検出回路３５にキャリーイン信号ＣＩと共に人力する。先行キャリー検出回路 ３５はこれら人カイ３号に応じて、それぞれの先行検出されたディジットキャリ ー信号Ｃｏ、ＣＩ、Ｃ２，Ｃ３とキャリーアウト信号Ｃ−０ＵＴを出力する。第 １図のように、ディジットキャリー信号Ｃｏ、ＣＩ、Ｃ２゜Ｃ３はそれぞれ出力 選択回路２０，２１，２２．２３に入力する。

出力選択回路２０，２１，２２．２３は、人力信号に応じて選択されたモードに 応じて所望の演算結果を出力する。演算結果は、第１図に４ビツトからなる出力 ディジット信号ＦＯ，Ｆｌ、Ｆ２゜Ｆ３で示されている。後述するような特定の 実施例で考える時には、ＦＯの４ビツトはＦＯｏ　、ＦＯ＋　、ＦＯ２、ＦＯ３ で示される（例えば第２図のように）。

次に本発明に従って第１図のディジット加算器１０．ｉｔ。

１２．１３の好適例を示す第２図〜第７図を説明する。

これらディジット加算器は同じように動作するので、第２図〜第７図にはディジ ット加算器１０の実施例のみを示す。第１図に示された他のディジット加算器１ １，１２．１３の実施例は第２図〜第７図から明らかである。

まず、人力演算数のゼロディジットＡＯと８０を受け取った第１図のディジット 加算器１０の実施例の全体を示した第２図を説明する。これらのゼロディジット ＡＯとＢＯはＡＯｏ、ＡＯ＋。

ＡＯ２，ＡＯ３とＢｏａ　、ＢＯ＋　、ＢＯ２，ＢＯ３で示される４ビツトから なっており、モード信号ＭＯ，Ｍｌ。Ｍ２と共に入力論理回路３０，３１，３２ ．３３に入力されて、対応する伝達信号と発生信号の対ＰＯ０，Ｇｏ。；　ＰＯ ＋　、ＧＯ＋　：　ＰＯ２、ＧＯ２：ＰＯ３，ＧＯ３を出力するために使用され る。更に、人力論理回路３２にはビット信号ＡＯ２とＢＯ２と共にビット信号Ｂ Ｏ，も入力し、入力論理回路３３にはビット信号ＡＯ，とＢＯ３と共にＢＯ。

とＢＯ２も入力される。これは、入力論理回路３２と３３によって生成されるキ ャリー伝達信号とキャリー発生信号ＰＯ２，ＧＯ２とＰＯ，、ＧＯ３が、ＢＣＤ 演算中に修正信号により発生するどんな相互ビット間のキャリー（減算の場合は ボロー）をも考慮に入れた値を持つことを可能にするためである。なぜなら、こ れら特定の伝達と発生信号は相互ビット間のキャリーを発生する修正信号の結果 変更されるからである。

第２図ではモード信号Ｍ２がゼロビットの入力論理回路３０には入力していない 。なぜなら、このビットはバイナリモードの演算でもＢＣＤモードの演算でも同 じ値だからである。好適な具体例としては、加算演算のため伝達信号と発生信号 を生成する第２図の入力論理回路３０，３１，３２．３３のそれぞれが従う規則 は次の様である。

（１）真あるいは“１”の伝達信号（ＰＯｏ　、ＰＯ＋　、ＰＯ２。

ＰＯ３）が生成されるのは、（ＢＣＤ演算に対しては）修正信号とあらゆる相互 ビット間のキャリーの発生とを考慮に入れると、入力キャリーが出力キャリーを 生成する場合である。そうでない場合は真でない、あるいは°゛０”の伝達信号 が生成される。

（２）真あるいはビの発生信号（Ｇｏｏ　、ＧＯ＋　、ＧＯ２。

ＧＯ３）が生成されるのは、（ＢＣＤ演算に対しては）修正信号とあらゆる相互 ビット間のキャリーの発生とを考慮に入れると、入力キャリーがあるかないかに かかわらず出力キャリーが生成される場合である。そうでない場合は真でない、 あるいは“Ｏ”の発生信号が生成される。

第２図の説明を続けると、それぞれ人力論理回路３０，３１゜３２．３３で生成 された伝達信号と発生信号ＰＯｏ、Ｇｏｏ　：ＰＯ＋　、ＧＯ＋　：　ＰＯ２、 ＧＯ２；　ＰＯ３、ＧＯｚは、第３図から見てビットの対５ｏｏ−Ｔ、ｓｏｏ　 −Ｆ　：　ｓｏ、−Ｔ＋Ｓｏ、−Ｆ；ｓｏ、−Ｔ、５ｏ２−Ｆ、５Ｏ３−Ｔ、５ ｏ３−Ｆからなる第１図に示したゼロディジット条件和５ｏ−Ｔと５ｏ−Ｆを生 成するために、条件和回路４０，４１，４２．４３に人力される。前述したよう に、”Ｔ”の付いた和はキャリー人力の存在を想定し、“Ｆ”の付いた和はキャ リー人力のないことを想定している。

又前述したように、これら条件和は相互ビット間のキャリーはかりでなく、ＢＣ Ｄ演算中に修正信号により生成するものをも考慮している。第２図に示したよう に、これはそれぞれの入力論理回路３０．３１，３２．３３により生成した伝達 と発生出力と、全ての前段の人力論理回路により生成した伝達と発生出力とを条 件和回路４０．４１，４２．４３のそれぞれに入力することにより達成される。

それゆえ、条件和回路４０には信号ＰＯ０とＧＯｏが入力し、条件和回路４１に は信号ＰＯ＋　、ＧＯ，と共に信号ＰＯ０とＧｏ。

が入力し、条件和回路４２には信号ＰＯ２と００２と共に信号ＰＯｏ　、Ｇｏｏ 　、ＰＯ＋　、ＧＯ＋が入力し、条件和回路４３には信号Ｐ０３とＧｏ、と共に 信号ＰＯｏ　、Ｇｏｏ　、ＰＯ＋　、ＧＯ＋　。

ＰＯ□、Ｃ０２が入力している。

更に第２図を見ると、ＰＯｏ　、Ｇｏｏ　、ＰＯ＋　、ＧＯ＋　。

ＰＯ□、ＧＯ２、ＰＯ３，ＧＯｓ　という名の伝達信号と発生信号の全てがディ ジット伝達／発生回路５０に入力している。このディジット伝達／発生回路５０ は、条件和回路４０．４１，４２．４３による条件和の生成と同時にゼロディジ ットの伝達信号ＰＤＯとゼロディジットの発生信号ＧＤＯとゼロデシマルモード 信号ＤＭＯを生成する。ＰＤＯとＧＤＯ侶号は第１図に示した先行キャリー検出 回路３０に人力する。一方、デシマルモード信号ＤＭＯは第１図のゼロディジッ トの出力選択回路２０に入力する。

次に第２図の入力論理回路３０．３１，３２．３３の好適な例をそれぞれ示した 第３図〜第６図を説明する。前述したように、これら入力論理回路３０，３１， ３２．３３はゼロディジットの入力演算数ＡＯＯ、ＡＯ＋　、ＡＯ２、ＡＯ３と Ｂｏｏ　、ＢＯ＋　、ＢＯ２。

ＢＯ３に作用し、ＢＣＤ処理が必要な時には修正信号によって生成された相互ビ ット間のキャリー（あるいはボロー）を考慮に入れながら、入力演算数の加算（ 減算）と同時に所定の修正値の加算を行うというような方法で、バイナリ処理の 場合もＢＣＤ処理の場合も信号ＰＯｏ　、Ｇｏｏ　；ｐｏ、、ＧＯＩ　；ＰＯ２ 、ＣＯ２：ＰＯ３。

ＣＯ３を生成するように動作する。

もつと詳細に第３図〜第６図を見ると、ＢＣＤ修正論理はバイナリ算術論理と併 合されていて、ＢＣＤばかりでなくバイナリ演算のための伝達信号と発生信号を 生成するためには、それぞれの入力論理回路３０．３１，３２．３３としては出 力がそれぞれの普通のＯＲゲートに人力しているただ１段のＡＮＤゲートが必要 なだけである（例えば第３図には、信号ＧＯｏを生成するためにＯＲゲート］９ につながるＡＮＤゲー１−１６．１７．１８が示されている）。

信号が通過しなけらばならないゲートの数によりバスの遅延を表わすことが出来 るので、たとえバイナリ算術演算のみが実行される場合でも通常必要なものと等 しいただ２つのゲートの遅延のみで５、それぞれの伝達信号と発生信号ＰＯ，， Ｇｏ。；ｐｏ、、Ｇｏ、。

ＰＯ２、ＣＯ２；　ＰＯｓ　、Ｇｏ、が生成されることが分る。

第３図〜第６図に示されたＡＮＤゲートとＯＲゲートにより達成される特定の論 理機能は、これら図面に示された慣習的なＡＮＤとＯＲの表示から明らかである 。これは他の図面においてもそうである。この点に関しては、慣習として、ＡＮ ＤゲートやＯＲゲートへの丸”の付いた人力は、“丸”の付いた入力に入った信 号を反転したものにより論理処理か行われることを示している。一方、゛丸°° の何いたＡＮＤゲートやＯＲゲートからの出力は、ゲート出力を反転したものが “丸”の付いた出力より得られることを示している。

次にゼロディジットの条件和ＳＯｏ　Ｔ、ＳＯｏ　Ｆ；Ｓｏｌ　Ｔ、Ｓｏｌ　Ｆ ；ＳＯ２Ｔ、５Ｏ２−Ｆ；５Ｏ３−Ｔ。

５ｏ３−Ｆを生成する第２図の条件和回路４０，４１．４２．４３の好適な例を それぞれ示した第７図〜第１０図を説明する。前述したように、処理速度への影 響の大きなバスは条件和処理と並行に行われる先行キャリー検出のバスなので、 これら条件和回路は好Ｊな実施例を考える場合は影響の大きなものではない。こ のように条件和回路４０．４１，４２．４３の処理速度は先行キャリーの生成に 必要な処理速度以下でよく、比較的簡単な論理ＩＡ理から見ると比較的容易に達 成される。条件和回路４０からは真の和ｓｏ、−Ｔのみが生成される。なぜなら ５Ｑｏ−Ｆは後段の回路で必要ならばＳＱ、−Ｔから生成できるからである。

第２図のディジット伝達／発生回路５０の好適な一例を示した第１１図を説明す る。このディジット伝達／発生回路５ｏは条件和回路４０，４１，４２．４３に よる条件和の生成と同時にゼロディジットデシマル信号ＤＭＯと共にディジット 伝達信号ＰＤＯとディジット発生信号ＧＤＯとを生成する。第１図のように、４ ８号ＰＤＯとＧＤＯは第１図の先行キャリー検出回路３０に人力する（第１図の ディジット加算器１１，１２．１３により生成された他のディジット信号ＰＤＩ 、ＧＤＩ、ＰＤ２．ＧＤ２．ＰＤ３．ＧＤ３と共に）。一方、ゼロディジットデ シマル信号ＤＭＯはゼロディジットの出力選択回路２０に人力する。第１１図に おいて、ＰＤＯ。

ＧＤＯ，ＤＭＯ信号を生成するには単に２つのゲートの遅延バスが必要なだけで ある。後で明らかになるように、後段よりもむしろ回路５０によってＤＭＯ信号 を生成することにより、全遅延時間が増加しない利点がある。

第１図のゼロディジット加算器１０の好適な例を第２図〜第１１図に関して述へ た（他のディジット加算器１１，１２゜１３．１４は同様の構成である）ので、 次に入力キャリ−ＣＩとディシラ）・伝達と発生信号ＰＤＯ，ＧＤＯ、ＰＤＩ、 ＧＤｌ、；ＰＤ２．ＧＤ２；ＰＤ３．ＧＤ３とに応じて、先行検出のディジット キャリーＣｏ、ＣＩ、Ｃ２，Ｃ３と出力キャリ−Ｃ−ＯＵＴを生成する、第１図 の先行キャリー検出回路３５の好適な一例を示す、　第１２図に注目する。第１ ２図において、ゼロディジットの先行検出のキャリーＣＯは単にキャリーインＣ Ｉである。先行検出のキャリーアウトＣ−０ＬＩＴは、例えばもし存在すればよ り高位のディジットに人力されるものである。

考慮されるべき第１図の残りの部分としては、ディジット出力信号ＦＯ，Ｆ’ｌ 、Ｆ２．Ｆ３　（それぞれは４ビツトからなっている）により表わされる最終的 演算結果を生成する出力選択回路がある。

ディジット加算器１０．ｉｔ、１２．１３の場合のように、選択回路２１，２２ ，２３．２４のそれぞれは同じ構成である。それゆえ、第１図に示すＦＯ比出力 生成する（ビットＦＯｏ　、ＦＯ＋　。

ＰＯ２，ＰＯ３からなる）ゼロディジット選択回路２ｏの好適な実施例を、第１ 図の他のディジット選択回路２１，２２．２３の代表例として考えてよいたろう 。

第１３図〜第１６図ては、ＢＣＤ修正論理は選択論理と併合されていて、ＢＣＤ 演算であってもバイナリ演算であっても、ビット出力信号ＦＯｏ　、ＦＯ＋　、 ＰＯ２、ＰＯ３を生成するには単に２つのゲート遅延のみでよいことが示されて いる。この点では、第２図と第１１図で示したゼロディジット伝達／発生回路５ ｏのところで述べたように、それぞれの伝達／発生回路内でそれぞれのディジッ ト伝達信号と発生信号ＰＤＯ，ＧＤＯ，ＰＤ１．ＧＤＩ　、ＰＤ２゜ＧＤ２．Ｐ Ｄ３．ＧＤ３と同時に生成されるデシマルモード信号ＤＭＯ，ＤＭＩ、ＤＭ２， ０Ｍ３があることに利点があることが分る。これらデシマルモード信号ＤＭＯ， ＤＭＩ、ＤＭ２，０Ｍ３は予め生成されているので、第１３図〜第１６図から明 らかなように、第１図に示すそれぞれの選択回路２０，２１，２２．２３の入力 時点で、どんな遅延の増加もなしに使用出来る状態である。このため、選択回路 ２０，２１，２２．２３では単に２つのゲートの全遅延が加わるのみである。更 に、それぞれのディジットキャリー（選択回路２０に対してはＣＯ）は最終の時 点で入力される・・・直接それぞれの選択回路に入力される・・・ので、選択回 路の２つのゲートの遅延がキャリーの入力から出力までにかがる全ての遅延であ る。これはディジットキャリー〇〇、Ｃ１，Ｃ２，Ｃ３が通常最後に使用可能と なるので重要なことである。

侍μ 本発明は特に好適な実施例に関して説明されたが、本発明の範囲内での構成や配 置や動作や使用において多くの変化が可能である。

例えば、説明は主に加算を対象としていたが、先に言及したように、説明された 詳細な論理はモード信号ＭＯ，Ｍ＋、、Ｍ２の適当な選択によって減算Ａ−Ｂ、 Ｂ−Ａ、Ｏ−Ｂにも適用される。更に、他の論理機能（例えばＡとＢの排他的Ｏ Ｒ）も適当に１つあるいはそれ以上のモート信号を追加することにより供給でき る。

それゆえ、本発明はここで述べた実施例に限定されることはなく、添付されたク レームの範囲内の全ての修正や変形をも包含することは明らかである。

ＦＩＧ、３．　ＦＩＧ、４゜ ＦＩＧ、５゜ ＦＩＧ、６゜ ＦＩＧ、７゜ ＦＩＧ、８゜ ＦＩＧ、ｌＯ。

ＦＩＧ、１２゜ ＦＩＧ、１３゜ ＦＩＧ、１４　ＦＩＧ、１５゜ 国際調査報告

Claims (9)

【特許請求の範囲】
1. １．２つのデジタルの複数ビットからなる演算数に対して選択的にバイナリ処理 又はＢＣＤ処理を行う演算論理手段であって、前記演算論理手段にモード信号を 与えてバイナリ処理かＢＣＤ処理かを指示する手段と、 前記演算数を与えられて前記演算数に基づいて伝達と発生信号を生成する入力論 理回路手段であって、 前記入力演算数と前記モード信号とに応じて併合されて処理をするバイナリ演算 論理回路とＢＣＤ修正論理回路とを有し、ＢＣＤ処理が指示された時には、生成 される伝達と発生信号が修正論理処理のために起こるどんな相互ビット間の影響 をも考慮に入れるようにして、修正論理処理が演算処理と同時に行われる入力論 理回路手段と、 前記伝達と発生信号に基づいて前記モード信号に対応したバイナリ又はＢＣＤ演 算結果を生成する手段とを備えることを特徴とする演算論理手段。
2. ２．各々の演算数は少なくとも４ビットを持ち、前記入力論理回路手段は４つの 入力論理回路から成り、各々の入力論理回路は伝達と発生信号の生成に使用され る前記演算数のそれぞれのビットの対を受け取り、所定の前記入力論理回路は更 に少なくとも１つの演算数のビットを受け取って、ＢＣＤ処理中の修正論理処理 により発生するどんな相互ビット間の影響をも考慮に入れた伝達と発生信号を生 成することを特徴とする請求の範囲第１項記載の演算論理手段。
3. ３．前記入力論理回路手段の前記ＢＣＤ修正論理は、ＢＣＤ処理が指示された時 に前記演算数の１つに６を加算することを特徴とする請求の範囲第１項記載の演 算論理手段。
4. ４．前記伝達と発生信号に基づいて演算結果を生成する手段は、先行検出のキャ リーを生成する先行キャリー検出回路手段と、前記先行キャリー検出回路手段と 並列に動作して、入力キャリーの在否を各々仮定し且つ相互ビット問の影響をも 考慮に入れている前記伝達と発生信号に応じて条件和信号を同時に生成する条件 和回路手段と、前記モード信号と前記条件和信号と前記先行検出のキャリーに基 づいて前記演算結果を生成する出力選択回路とを備えることを特徴とする請求の 範囲第１項記載の演算論理手段。
5. ５．各々の演算数は複数の４ビットディジットを有し、前記伝達と発生信号に基 づいて演算結果を生成する手段は、前記伝達と発生信号に応じてディジットの伝 達信号とディジットの発生信号を生成するディジット伝達／発生回路手段を備え 、前記先行キャリー検出手段は前記ディジットの伝達信号とディジットの発生信 号と入力キャリーとに応答することを特徴とする請求の範囲第４項記載の演算論 理手段。
6. ６．前記選択回路手段は併合された選択計理とＢＣＤ修正論理を有し、ＢＣＤ処 理が指示された時には、修正論理処理は演算処理と同時に行われることを特徴と する請求の範囲第４項記載の演算論理手段。
7. ７．前記入力論理回路手段のＢＣＤ修正論理はＢＣＤ処理が指示された時には前 記演算数の１つに６を加算し、前記選択回路手段のＢＣＤ修正論理は正しいＢＣ Ｄ値を生成が必要な時は演算結果から６を減算することと特徴とする請求の範囲 第６項記載の演算論理手段。
8. ８．前記入力論理回路手段は前記入力演算数に応じて２段のゲートのみで前記伝 達と発生信号を生成することを特徴とする請求の範囲第２項記載の演算論理手段 。
9. ９．前記選択回路手段は前記先行検出のキャリー信号と前記条件和信号と前記モ ード信号と入力キャリー信号とに応じて２段のゲートのみで前記演算結果を生成 することを特徴とする請求の範囲第６項記載の演算論理手段。