JPS6247872A - 時間軸補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ディジタル磁気記録再生時に発生するバース
ト誤りをフレーム単位の誤り検出・訂正符号を用いて訂
正する前処理として必要なデータの並び換えに関し、特
に、この動作を従来の時間軸補正回路の兼用させる回路
に関する。

〔発明の背景〕

映像信号をディジタル信号に変換して磁気テープ上の記
録再生するディジタルＶＴＲの場合、磁気テープ上に付
看したゴミや傷により信号のドロップアウトが発生し、
データの符号誤りが発生する。

このため、ディジタル化した映像信号データと、この映
像信号データから生成した誤り検出・訂正符号を用いて
符号誤りの発生したデータを訂正する必要がある。

特に、ＶＴＲの様に磁気テープを幾度も記録再生を繰り
返す装置では、テープのキズなどに起因するバースト誤
りはテープの使用の度に少しずつ増加をするし、また、
符号誤りの長さも不確定である。

これらの符号誤りに対して特開昭５３−６６３０６号公
報に記載のバースト誤り訂正方式では、記録・再生時に
おける符号配列をランダムに並びかえる回路を用いて、
記録再生時に発生するバースト誤りの影響を分散した後
、誤り訂符号を用いて訂正を行なう方式を提案している
。

ここで、第１図（Ａ）、（Ｂ）に到来方式の入力信号フ
ォーマットの例を示す。

１フレームはフレーム同期信号（ＳＹＮＣ）、データ信
号（ｄ工、ｄ２．・・・・・・ｄ、）、フレーム単位の
誤り検出符号として短縮化巡回符号（ＣＲＣＣ）から構
成されている。第１図（Ｂ）においてり、１゜Ｄ−２・
・・・・・はデータフレーム、Ｐ−、、Ｐ、、は誤り訂
正パリティフレームであり、これらをまとめて訂正ブロ
ックと呼ぶことにする。ここでｍは訂正ブロックの番号
を示す。

次に従来方式の動作例を第１図（Ｃ）、（Ｄ）て示す。

入力のディジタル信号列は、第１図（Ｂ）で示した信号
フォーマットとする。

まず、記録時において各フレームに対し、異なった遅延
量、例えばＤ１□に対しては０フレ一ム分、Ｄ工、に対
しては６フレ一ム分、Ｄ工、に対しては１２フレ一ム分
の遅延量を与えてフレーム単位の並び換えを行ない、第
１図（Ｃ）の符号列を作成し、磁気テープ上に記録する
。

再生時では、再生したＤｌ、に対して１２フレ一ム分、
Ｄ１２に対して６フレ一ム分、Ｄｌ３に対し２０フレ一
ム分の遅延量を与え、記録時および再生時に与えた遅延
量の総和が常に一定量となるようにフレーム単位の逆並
び換えを行なう。

ここで、第１図（Ｃ）に示すディジタル信号列上部の黒
線で示す長さのバースト誤りが生した場合、上記変換を
行うと第１図（Ｃ）のディジタル信号列は再生側で第１
図（Ｄ）の如く変換され、ディジタル信号列上部の黒線
を示す部分にバースト的な符号ブロックが分散される。

この結果、訂正ブロック内の符号誤りの長さは減少し、
誤り訂正符号パリティによる訂正が可能となる。

以上のようにしてバースト誤りに対する誤り訂正が行な
われるが、この場合、記録および再生回路において所定
のフレーム数の遅延を行なう遅延メモリが必要となる。

このように従来は磁気テープから得られるデータの順序
を並び換えるために専用の遅延メモリが必要であった。

〔発明の目的〕

本発明の目的は、磁気テープからのデータの順序を並び
換えるために新らたに専用のメモリを設けるのではなく
、磁気テープからのデータが必然的に伴っている時間軸
変動を取り除くために従来から使用している時間軸補正
回路に、上記データの並び換えの処理も兼用させ、回路
規模を縮少させる新規な回路構成を提供することである
。

〔発明の概要〕

時間軸補正回路はメモリ部と、このメモリのどの場所に
データを書き込むかを指定する書き込みアドレス指定部
と、このメモリのどの場所からデータを取り出すかを指
定する読み出しアドレス部から成っている。さらに書き
込みアドレス部は書き込みクロックに同期して動作し、
読み出しアドレス部は読み出しクロックに同期して動作
する。

よって入力データ列（磁気テープからの再生データであ
るので時間軸変動を伴う、）の順序と出力データ（ＶＴ
Ｒの回路系で発振させたクロックで読み出すので時間軸
変動はない。）の順序を変えるには、この時間軸補正回
路の書き込みアドレスの順序と読み出しアドレスの順序
を変えるだけで実現可能である。

［発明の実施例〕 以下本発明を実施例によって詳細に説明する。

第１図（Ｃ）のような順序にデータを並び換えて磁気テ
ープに記録し、第２図の本発明による時間軸補正回路１
によって、データの順序を入れかえ、磁気テープで発生
したドロップアウトを分散させると、誤り訂正が効果的
に行なえる。

第２図の時間軸補正回路１は第１図（Ａ）に示したデー
タ列の５ＹＮＣ情報を検出するＳ　ＭＭＣ検出回路１−
２によって、Ｓ　Ｙ　Ｎ’Ｃパルスを出し、このパルス
と、再生データワードに同期したクロックによって、書
き込みアドレスを構成する。第３図は簡単のため、フレ
ーム単位のアドレスをデータの順序と共に示したもので
、（Ｅ）は書き込み順序、（Ｄ）は読み出し順序である
。第３図（Ｅ）（Ｆ）に示すようにデータ順序を入れ変
え、記録時の元の順序（Ｂ）に戻している。

メモリ１−１は高速なメモリで、１つのデータを書き込
み、次のデータを書き込むまでの間に、メモリ１−１か
ら別のデータを読み出せる構成になっている。

メモリ容量は第３図に示すように２４フレ一ム分が必要
である。なぜなら記録側第１図（Ｂ）で３訂正ブロツク
分の信号を４訂正ブロツク分（２４フレーム）の範囲に
拡大して分配する第１図（Ｃ）にような構成としたから
である。

なお、第３図は記録側における順序の入れ換え方につい
ては、従来の場合を適用した実施例を示した。しかし、
記録側の順序の入れ換え方については従来の方法以外で
も良い事は言うまでもなし）。

また、順序の入れ換えについて、１フレ一ム単位でやれ
ば、１フレーム内のデータ毎にアドレスを変換する必要
がないので入れ換えに必要な読み出しアゾレス発生回路
１−４あるいは書き込みアドレス回路１−３の回路構成
が簡単化される。

第４図は本発明の別の実施例を示すもので１時間軸補正
回路２はシフトレジスタ形と言われるもので、３つのメ
モリを順々に切り換え、１つのメモリに書き込んでいる
間に、別のメモリから読み出すというものである。

この形式では２つのメモリに書き込まれたデータの範囲
の中でしか順序を入れ換えられないので、第１図のよう
に、３つの訂正ブロックのデータを４つの訂正ブロック
の範囲内でずれながら順序を入れ換える方式は利用でき
ない。

第５図に第４図の時間軸補正回路に適したデータ順序の
入れ換えの別の実施例を示す。

まず、第４図の本発明に適した時間軸補正回路２につい
て説明する。

書き込み制御回路２−４では、記録時フレーム単位に付
加した同期信号（Ｓ　Ｙ　ＮＣ）を検出し位置情報（第
５図（Ｇ）のａｄ）によって、メモリ２−１．メモリ２
−２．メモリ２−３の選択および書き込みアドレスを指
定し、位置情報に後続するデータ信号（ｄｌ、ｄ、、・
・・・・・）をメモリに書き込む。各メモリはフレーム
の整数倍の容量を持ち、メモリの中がデータ信号で満さ
れると、読み出し制御回路２−５は各メモリより順次、
読み出しを行ない、出力端子２−７には時間軸変動が除
去されたデータが出力される。

第５図の入力信号フォーマット（Ｇ）は従来方式のフォ
ーマット第１図（Ａ）に位置情報（ａ　ｄ）を付加した
ものである。また、時間軸補正回路の各メモリの持つ容
量を３訂正ブロツク（１８フレーム）である。

まず、記録時において第５図（Ｈ）に示す連続する１８
フレーム（３訂正ブロツク）にデータをフレームの単位
で並び換えを行なう。このときの並び換えの規則は、並
び換え後の隣接フレームが並び換え前の異なる訂正ブロ
ックを構成しているフレームであること、すなわち、並
び換え後の１番目のフレームが第５図（）（）において
第１訂正ブロツクを構成するフレームＤ１１であれば、
２番目は、第２訂正ブロツクを構成するフレームＤ！！
、３番目は、第３訂正ブロツクを構成するフレームＤ３
１とする。このようにデータ順序は３つの訂正ブロック
内で行なわれる。

この様な並び換えを施すと第５図（Ｉ）のディジタル信
号列が得られる。磁気テープ上には、第５図（Ｔ）のデ
ィジタル信号列を記録し、再生時において第５図（、■
）への並び換えを行なう。このときの並び換えの手段は
前述した第３図の時間軸補正回路を用いて行なう。第５
図（Ｉ）におけるフレームＤ　ｔｔｔ　Ｄ２１．　Ｄ３
１・・・・・・Ｐ、２を各フレームを構成する位置情報
（ａｄ）により、それぞれ、時間軸補正回路２のメモリ
２−１の１番地、７番地、・・・・・・１８番地へと書
き込む。さらに、別のメモリ２−２．２−３に書き込み
を行なっている間に、メモリ読み出し制御回路により、
メモリ２−１のデータを１番地、２番地、３番地・・・
・・・１８番地と順にデータを読み出しを行なう。この
結果。

ＴＢＣ出力には第５図（Ｊ）すなわち第５図１）と同一
の信号形態をもつディジタル信号列が得られる。

ここで、第５図（Ｉ）に示すディジタル信号列上部に黒
線で示す１訂正ブロツク長のバースト誤りが生じた場合
１本発明の並び換えの効果により、各訂正ブロックに発
生する符号誤りは分散され２フレーム長となる。このと
き、パリティＰ、１゜Ｐ、２の訂正能力が２フレーム長
まで訂正可能であれば黒線で示すバースト誤りはすべて
訂正可能となる。　第６図に実施例２の記録側において
第５図（Ｈ）の信号フォーマットを第５図（１）に変換
する回路のブロック図を示す。

０１．０４，０５，０６はデータセレクタ、０２．０３
は１８フレームのデータを記憶するメモリ（ＲＡＭ）、
０７はＲＡＭアドレス変換ＲＯＭ。

０８．０９はアドレスカウンター、１０はフリップフロ
ップである。

以下、本ブロック図にしたがって動作を説明する。まず
、同期信号２位置情報９画像データ、誤り検出・訂正符
号で構成した入力データを、データセレクタ０１に通し
メモリ０２へ書き込む。このとき、メモリ書き込みアド
レスは、１フレ一ム周期のカウンタ０８の出力２０と１
８フレ一ム周期のカウンタ０９の出力１６により指定す
る。また、メモリ書き込みアドレスと入力データとの同
期をとるため、入力データの先頭フレームでカウンタ０
８、カウンタ０９、フリップフロップ１０をクリア信号
によりクリアする。このとき、クリア信号の周期は、メ
モリ０２、メモリ０３が記憶できるフレーム長の偶数倍
とする。

メモリ０２へ１８フレ一ム分のデータを書き込みが終了
するとカウンタｏ９が出力するキャリー信号１３により
ブリップフロップ１０の出力信号１４．１５の状態は反
転し、これを受けてデータセレクタ０１は入力データ１
１をメモリ０３に書き込む動作を行なう、また同時にデ
ータセレクタ０４は、出力データ１２としてメモリｏ２
の出力を選択し、データセレクタ０５は、アドレス変換
ＲＯＭＯ７の出力１７を選択し、メモリ０２のデータ読
み出しの準備を行なう。

ここでメモリ０２の読み出しアドレスはカウンタ０９の
出力データ１６をアドレス変換ＴＯＭＯ７により変換し
たデータ１７とカウンタ０８の出力２０によってフレー
ム単位の並び換えを行なう。

メモリ０３への書き込みアドレス指定は、データセレク
タ０６によりカウンタ０９の出力１６とカウンタ０８の
出力２０により指定する。以上の動作を繰り返すことに
より出力データ１２の信号フォーマットは、第５図（Ｉ
）に示す形式となる。

第７図は実施例２における逆並び換えを行なう時間軸補
正回路の詳細なブロック図である。

２１はラッチ回路、２２は位置情報をメモリ書き込みア
ゾレスに変換するＲＯＭ、２３はメモリ書き込みアドレ
スを次に入力される位置情報に変換するＲＯＭ、２４・
２８・２９はデータセレクタ、２５・２６・２７は１８
フレ一ム分のデータを記憶するメモリ、３０はアドレス
カウンタである。

まず、テープより再生した入力データ３１を同期検出信
号３２でラッチすることにより同期信号に後続する位置
情報３３を得る。

さらに位置情報３３をＲＯＭ２２によりメモリ書き込み
アドレス３４に変換する。このとき、ドロップアウトな
どにより位置情報３４が誤ったデータとなり、誤ったメ
モリアドレスに変換されない様にＲＯＭ２３により、前
回書き込みを行ったアドレスから、後続する位置情報の
予測を行い、位置情報３３と比較することによりメモリ
書き込みアドレスの保護を行なう。

メモリ書き込みアドレス情報３４はデータセレクタ２４
・２８により書き込みメモリの指定を行い、入力データ
３１を指定したメモリに書き込む。

読み出し動作では、アドレスカウンタ３０の出力３６に
より順次読み出しメモリの指定を行ない、メモリ内容を
読み出す。この結果、出力３７の信号フォーマットは、
記録時の並び換えを行なう前のデータ１１と同一となる
。

上記実施例では書き込み時のメモリアドレス指定を位置
情報とＲＯＭ２２によって並び換えを行ない、読み出し
時のアドレス指定をカウンタ３０を用いて規則的に行い
、フレーム単位の逆並び換えを実現したが、逆に、書き
込みアドレスを規則的に、読み出しアドレスを並び換え
用ＲＯＭで指定しても同様の結果が得られる。

なお、ＲＯＭ２２の内容を位置情報３３と関係なく、テ
ープからのデータの順序で書き込むように設定すると、
従来の時間軸補正回路と同じ動作となることは言うまで
もない。

〔発明の効果〕

本発明によれば、フレーム単位の並び換えをＴＢＣのメ
モリで行ない、再生時における並び換えの回路を不要に
させ、また、バースト誤りに対する訂正能力を向上させ
る効果がある。

さらにフレーム単位の並び換えをフレーム毎に挿入した
位置情報を基に行なえば、単に５ＹＮＣパルスだけを基
に行なうものより信頼性が上がる。

すなわち、何んらかの原因で５ＹＮＣパルスが誤発生し
た時、５ＹＮＣパルスを基にすると時間軸補正回路のメ
モリへの書き込み場所が１つずれてしまい、１つのメモ
リを書き終えるまではこの誤動作は回復しない。

これに対し、フレーム毎の位置情報を用いれば、第７図
に示したように、フレーム毎に位置情報の確認（前回書
き込んだアドレスと今回のアドレスを照合して、今回の
アドレスが符号誤り等で誤った場合を保護）を行なうの
で信頼性が高い。

また、フレーム単位の順序の並び換えの範囲については
単に少なくとも１フレームのデータが、異なる訂正ブロ
ックへ移動させられていれば、テープ・ヘッド系で発生
した連続した符号誤り（ドロップアウト）の影響を軽減
できる効果がある。

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 １、時間軸変動を伴うデータ列をメモリを用いて、時間
   軸変動のないデータ列として出力する時間軸補正回路に
   おいて、該入力データの順序は異なる順序にして出力デ
   ータを構成したことを特徴する時間軸補正回路。 ２、特許請求の範囲第１項において、入力と出力で順序
   を変える単位として複数のデータワードで構成されるフ
   レーム単位を用いることを特徴とする時間軸補正回路。 ３、特許請求の範囲第２項において、入力と出力で順序
   を変える際、複数個のデータワードで構成されたフレー
   ム単位で、入力データ列に挿入されているフレーム位置
   データを用いることを特徴とする時間軸補正回路。 ４、特許請求の範囲第２項において、入力と出力で順序
   を変える範囲として、訂正動作に必要なフレーム個数以
   上にすることを特徴とする時間軸補正回路。