JPS6247261B2

JPS6247261B2 -

Info

Publication number: JPS6247261B2
Application number: JP55027707A
Authority: JP
Inventors: Michihiro Sawada; Akira Okamoto; Masaaki Yasui
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1980-03-05
Filing date: 1980-03-05
Publication date: 1987-10-07
Also published as: JPS56124070A

Description

【発明の詳細な説明】この発明は、バーカ・コード方式による符号化
パルス圧縮レーダに対し有効な妨害信号を与える
信号形成装置に関するものである。

先づバーカ・コード方式のパルスレーダについ
て説明する。

パルスレーダに於て探知距離を増大するために
は送信電力を大きくする必要があり、また距離分
解能を高めるためにはパルス幅を狭くする必要が
ある。

しかし探知距離の増大と距離分解能の向上は互
いに背反する問題である。この問題を克服するた
めに考案されたのがパルス圧縮レーダである。

パルス圧縮レーダには周波数変調によるパルス
圧縮方式とバーカ・コード等を使用した符号化位
相変調によるパルス圧縮方式がある。

次に参考のために符号化パルス圧縮方式につい
て説明する。自己相関関数Ｃ（Ｋ）がを満足するものを長さＮのバイナリイ・コードの
バーカ・コード（以下Ｎビツト構成のバーカ・コ
ードという）という。

Ｎ＝２、３、４、５、７、11、13のバーカ・コ
ードは既知であり、第１図にこれらの符号配列
（記号「＋」は０゜変調符号、記号「−」は180゜
変調符号を示す）、圧縮利得、ピーク・サイドロ
ーブ比（以下Ｐ／Ｓという）を示す。

また符号化パルス圧縮方式に使用されるパルス
圧縮器の一例として５ビツト構成のバーカ・コー
ド用を第２図に示す。図に於て１００は入力端子
で５ビツト構成のバーカ・コードをもつ信号が入
力される。１２１〜１２４は遅延回路でそれぞれ
１ビツトに等しい時間だけ遅延される。１３１〜
１３５は極性変換器であり＋符号のものは極性を
変化させず、−符号は極性を反転させる極性変換
をおこなう。１４０は合成器、１５１〜１５５は
合成器１４０の入力端子、１６０は合成器出力端
子である。

このようなパルス圧縮器に５ビツト構成のバー
カ・コードを入力すると出力端子１６０に第３図
に示す圧縮出力があらわれる。この圧縮出力の生
成過程も同時に第３図に示す。これらより、圧縮
出力は入力パルスの幅（５ビツト分の長さ）の1/
５にパルス幅が圧縮され、同時に振幅が５倍にな
ることがわかる。

Ｎ＝５、７、11、13、のバーカ・コードの場合
に於るパルス圧縮器の入出力の関係を第４図及び
第５図に示す。

このようなバーカ・コードの性質を利用してパ
ルス圧縮をおこない送信パルス幅を１／Ｎに圧縮
し、同時に振幅をＮ倍にする特徴をもつたレーダ
をバーカ・コード方式による符号化パルス圧縮レ
ーダという。

ところで、このような符号化パルス圧縮レーダ
に対し有効な例えば、２次レーダシステムに要求
される妨害信号発生器においては、妨害波がレー
ダに受信されたとき、このパルス圧縮レーダの信
号処理部出力端子に圧縮利得の大きな波形を高い
比率（Duty Rdte）で出力できる妨害信号を送信
する必要がある。

この発明は、このような要求を満たす信号形成
装置を提案するものである。

一般に符号化パルス圧縮レーダのパルス圧縮に
係る信号処理部は第６図に示す回路をもつ。図に
おいて１はパルス圧縮回路で、バーカ・コードを
入力して圧縮出力をとり出すものである。例えば
５ビツト構成のバーカ・コードについての圧縮回
路の場合その具体的構造は第２図に示すようなも
のになる。２は例えば振幅検波器の如き絶対値回
路で振幅情報を得るものである。ここで絶対値回
路の入出力関係の一例を第７図に示す。細い実線
及び一部太い実線で示したものが絶対値回路の入
力信号（パルス圧縮器の出力信号）であり、太い
実線で示したものが絶対値回路の出力信号であ
る。この第７図は絶対値回路の一般的機能につい
て説明したものであり、もし細線の波形が入れば
出力は実線の波形になることを示したものであ
る。３は直流しや断器（以下DCカツトという）
で高域通過フイルタのようなもので構成される。
第７図に対応する絶対値回路の出力を第８図に示
す。

信号処理部は以上のように構成されているの
で、例えば、無変調連続波を入力すると、５ビツ
ト・バーカコードの場合を例にとると、第９図に
示す波形となり、｜｜Ｖ_A｜−｜Ｖ_B｜｜＝０とな
つて信号処理部の出力は無くなる。

また、パルス圧縮の送信波と同じ波形を繰返し
連続的に入力する場合には、５ビツトバーカコー
ドの場合を例にとると第１０図に示す波形の出力
を得るが、振幅利得（圧縮利得）は大きいが、パ
ルスデユーテイは、バーカ・コードのビツト数の
逆数と等しくなる為、パルス密度が低く、応答効
率が悪い。

そこで、以下、バーカコードパルス圧縮レーダ
に対して、圧縮利得が高く、かつ、デユーテイの
高い信号処理部出力を得る最も効率の良い応答信
号形成装置について述べる。

まず５ビツト構成のバーカ・コードの場合につ
いて説明する。第２図に示す信号処理部に５ビツ
ト構成のバーカ・コードで変調したパルスを１パ
ルス入力すると出力には第４図に示したように
「１、０、１、０、５、０、１、０、１、」の信号
が得られる。

このような５ビツト構成のバーカ・コード信号
を、５ビツトの周期で連続的に繰返す応答信号を
応答すると、上述のとうり、第１０図の波形とな
り、レーダの信号処理部出力では、Ｃの波形とな
つて、応答信号の振幅＝１に対して、出力振幅＝
４が得られるが、パルスデユーテイが1/5と低
い。

そこで、デユーテイを改善すべく、５ビツト構
成のバーカコード信号を４ビツト以下の間隔で、
連続的に重畳した信号を応答信号として送信し、
パルス圧縮レーダに入力する場合について述べ
る。

５ビツト・バーカコード信号を、２ビツト間隔
で連続的に重畳した信号を、応答信号とする場合
の応答信号波形を第１１図に示し、この応答信号
を受けた５ビツト・バーカコード方式のパルス圧
縮レーダの信号処理部出力波形を第１２図に示
す。

同時に、１〜７ビツト間隔で連続的に重畳した
信号を応答信号とした場合の応答信号の波形と信
号処理部出力波形を第１３図に示す。

図の結果を、効率係数＝出力振幅／入力振幅×パルス・デユーテイで比較すると、２ビツト間隔で連続的に重畳した
応答信号が、最も効率が高いことが判かる。

従つて、５ビツト・バーカコードを例にとる
と、振幅利得が３倍で、パルス発生比率（Duty
Rate）50％が得られ、前記の応答用送信信号と
しての要求に適合するものといえる。

このような５ビツト構成のバーカ・コードを２
ビツトずらせて次々と入力すると重ね合わせの理
より出力端子には「…、０、９、０、９、０、９、０、９、…」
が出力する。

一方、このような出力信号を得るための送信信
号としては、５ビツト構成のバーカ・コードを２
ビツトずらせて合成したものであればよいから、
送信波形としては「…、０、３、０、３、０、３、０、３、…」
の構成をもつものとすればよい。

この信号に対する圧縮器出力は圧縮利得が大き
く（9.5dB）、かつその発生比率（Duty Rate）も
50％と高いので前記の応答用送信信号としての要
求に適合するものといえる。

つまり、５ビツト構成のバーカ・コードを使用
している系に対しては「…０、３、０、３、０、
３、…」の構成をもつ送信信号は、圧縮利得と発
生比率の両面から応答特性がよいといえる。従つ
て有効な応答をおこなうにはこのように変調され
た送信信号を送信するとよい同様に13ビツト構成のバーカ・コードの場合
は、１パルス入力に対して、対応して設計された
パルス圧縮器出力では「１、０、１、０、１、０、１、０、１、０、
１、０、13、０、１、０、１、０、１、０、１、
０、１、０、１、」の出力を得る。13ビツト構成
のバーカ・コードを２ビツトづつずらせて次々と
入力すると圧縮器出力は「…０、25、０、25、０、25、…」となる。こ
の出力に対応する応答信号の変調波形は「…０、５、０、５、０、５、…」となる。こ
の場合の圧縮利得は14dB、発生比率は50％であ
る。

次に７ビツト構成の場合は１パルス入力に対し
て、対応して設計された圧縮器出力では「−１、０、−１、０、−１、０、７、０、−
１、０、−１、０、−１、」の出力を得る。７ビツ
ト構成のバーカ・コードを３ビツトづつずらせて
次々と入力すると圧縮器出力は「…、−２、５、−２、−２、５、−２、−２、
５、……」となる。この出力に対応する応答信号
の変調波形は「…、０、２、−１、０、２、−１、０、２、−
１、…」となる。この場合の圧縮利得は3.5dB、
発生比率は33.3％である。

11ビツト構成の場合は１パルス入力に対して対
応して設計されたパルス圧縮器出力では「−１、０、−１、０、−１、０、−１、０、−
１、０、11、０、−１、０、−１、０、−１、０、−
１、０、−１、」の出力を得る。11ビツト構成のバ
ーカ・コードを３ビツトづつ、ずらせて次々に入
力すると圧縮器出力は「…、９、−４、−４、９、−４、−４、９、…」
となる。この出力に対応する応答信号の変調波形
は「…＋２、−２、−１、＋２、−２、−１、…」と
なる。この場合の圧縮利得は8dB、発生比率は
33.3％である。

なお、７ビツトと11ビツトの場合は位相変調だ
けでなく、振幅変調も必要となる。

以上の結果をまとめたものを第１４図及び第１
５図に示す。図に於て細い実線で示したものはパ
ルス圧縮器１の出力、太い実線で示したものが絶
対値回路２の出力である。

第１６図はこの発明の一実施例を示す。図にお
いて２００は搬送波発生回路で所定の周波数の搬
送波を出力する。２０１は変調器であり他より与
える制御信号により、前記搬送波に所定の変調を
おこなう。２０２は変調制御器で対象レーダが用
いているＮに対応して定ます前記応答信号を発生
させるべく前記制御変調器２０１を制御する信号
を発生する。２０３は出力端子であり、前記変調
器によつて変調された信号が出力される。

なお、搬送波発生回路２００は、例えば受信信
号によつて制御された受信信号周波数と所定の関
係にある周波数を発生する発振器でもよい。

また、変調器２０１は対象レーダが用いている
Ｎによつては上記のように振幅変調と共に位相変
調（０゜又は180゜）がかけられるものが必要と
なる。

搬送波発生回路２００、変調器２０１、変調制
御器２０２はいづれも特別のものでなく、通信機
に使用される通常の回路をそのまま使つて実現で
きる。即ち回路的に目新しいものは特にない。第
１３図〜第１５図に示す振幅および位相の応答信
号を発生するよう変調制御する点が特徴である。

変調制御器２０２は、目標とする相手方が送信
する信号を受信しこれを分析解析して得た信号に
よつて対象レーダが用いているＮを求め、その結
果により前記のように制御信号を設定する制御器
である。

以上のように、この発明に係る信号形成装置は
バーカ・コードをｎビツト（バーカ・コードの構
成により設定する）ずらせて合成して信号を形成
するようにしているのでバーカ・コードを使用し
ている系に対して圧縮利得が高く、比率（Duty
Rate）も高い鮮明な応答信号を与えることがき
る。

【図面の簡単な説明】

第１図はＮ＝２、３、４、５、７、11、13、の
バーカ・コードの符号配列、圧縮利得、Ｐ／Ｓを
示す図、第２図はＮ＝５の場合のパルス圧縮器の
構成を示す図、第３図はＮ＝５の場合のパルス圧
縮器の合成器の入出力関係を示す図、第４図及び
第５図はＮ＝５、７、11、13、の場合のパルス圧
縮器の入出力関係を示す図、第６図は符号化パル
ス圧縮レーダの信号処理部を示す図、第７図は前
記信号処理部の絶対値回路の入出力関係を示す
図、第８図は絶対値回路の出力を示す図、第９図
は無変調連続波入力の場合の信号処理部の出力を
示す図、第１０図は５ビツトバーカコードの場合
の信号処理部の出力を示す図、第１１図は５ビツ
トバーカコードの場合の応答信号波形図、第１２
図は５ビツトバーカコードのパルス圧縮レーダの
信号処理部の出力波形図、第１３図は１〜７ビツ
トバーカコードの応答信号波形と信号処理部出力
波形を示す図、第１４図及び第１５図は、Ｎ＝
５、７、11、13、の場合の応答信号波形と信号処
理部出力波形を示す図。第１６図は信号形成装置
の一実施例を示すブロツク図である。１…パルス圧縮回路、２…絶対値回路、３…
DCカツト、１００…入力端子、１２１〜１２４
…遅延回路、１３１〜１３５…極性変換器、１４
０…合成器、１５１〜１５５…合成器入力端子、
１６０…合成器出力端子、２００…搬送波発生回
路、２０１…変調器、２０２…変調制御器、２０
３…出力端子。

Claims

【特許請求の範囲】

１バーカ・コード方式による符号化パルス圧縮
レーダに対し妨害信号を与える信号形成装置にお
いて、搬送波信号を出力する搬送波発生回路と、
その出力信号の振幅および位相に変調を行う変調
器と、前記バーカ・コードが、５ビツトの場合に
は、＋３、０、＋３、０、＋３、０…（ただし絶対
値は振幅を、符号正は０゜位相変調、符号負は
180゜位相変調である。以下同様）と、７ビツト
の場合には、＋２、−１、０、＋２、−１、０、＋
２、−１、０…と、11ビツトの場合は＋２、−２、
＋１、＋２、−２、＋１、＋２、−２、＋１、…と、13
ビツトの場合は＋５、０、＋５、０、＋５、０、＋
５、０…と妨害信号を発生するよう前記変調器を
制御する変調制御器とを備えた信号形成装置。