JPS6243568B2 - - Google Patents
Info
- Publication number
- JPS6243568B2 JPS6243568B2 JP55092933A JP9293380A JPS6243568B2 JP S6243568 B2 JPS6243568 B2 JP S6243568B2 JP 55092933 A JP55092933 A JP 55092933A JP 9293380 A JP9293380 A JP 9293380A JP S6243568 B2 JPS6243568 B2 JP S6243568B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- frequency division
- frequency divider
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
この発明は高周波の信号を直接任意の整数分周
比で分周することができる分周器に関する。
比で分周することができる分周器に関する。
従来より高周波の信号を任意の分周比で分周す
ることが可能な分周器として、しばしばパルスス
ワロー分周器と呼ばれている分周方式が採用され
ている。第1図はその分周器を示す。カウンタ1
は前置可変分周器であり、制御信号4により、2
つの分周比P又はP+1の一つで動作する。カウ
ンタ1の出力はプログラムカウンタ2により整数
Nで分周される。カウンタ2が整数Nを計数する
間に、カウンタ1の出力をプリセツトされた整数
A(N≧A)だけ制御カウンタ3が計数すると、
カウンタ3からカウンタ1の分周比を切替える制
御信号4を発生する。
ることが可能な分周器として、しばしばパルスス
ワロー分周器と呼ばれている分周方式が採用され
ている。第1図はその分周器を示す。カウンタ1
は前置可変分周器であり、制御信号4により、2
つの分周比P又はP+1の一つで動作する。カウ
ンタ1の出力はプログラムカウンタ2により整数
Nで分周される。カウンタ2が整数Nを計数する
間に、カウンタ1の出力をプリセツトされた整数
A(N≧A)だけ制御カウンタ3が計数すると、
カウンタ3からカウンタ1の分周比を切替える制
御信号4を発生する。
今N≧Aとし、カウンタ1の分周数がP+1の
状態より説明する。カウンタ1は入力端子7の信
号をP+1分周し、その出力はカウンタ2及びカ
ウンタ3に並列に入力される。N≧Aであるから
まず先にカウンタ3がカウントを終了する。この
時点でカウンタ3は切替制御信号4を低レベルか
ら高レベルにしてカウンタ1の分周数をP+1か
らPに切替える。Pに切替えた後は、制御カウン
タ3は停止してプログラムカウンタ2が残された
カウント数(N−A)を計数して出力端子9へ出
力する。この出力9によりカウンタ2、カウンタ
3は設定された分周数にセツトされ、カウント開
始状態となる。同時に制御カウンタ3の出力、即
ち切替信号4は高レベルから低レベルとなり、カ
ウンタ1の分周数はP+1に戻り、再び同じ動作
を繰返す。
状態より説明する。カウンタ1は入力端子7の信
号をP+1分周し、その出力はカウンタ2及びカ
ウンタ3に並列に入力される。N≧Aであるから
まず先にカウンタ3がカウントを終了する。この
時点でカウンタ3は切替制御信号4を低レベルか
ら高レベルにしてカウンタ1の分周数をP+1か
らPに切替える。Pに切替えた後は、制御カウン
タ3は停止してプログラムカウンタ2が残された
カウント数(N−A)を計数して出力端子9へ出
力する。この出力9によりカウンタ2、カウンタ
3は設定された分周数にセツトされ、カウント開
始状態となる。同時に制御カウンタ3の出力、即
ち切替信号4は高レベルから低レベルとなり、カ
ウンタ1の分周数はP+1に戻り、再び同じ動作
を繰返す。
このように構成された分周器の全体の分周比は
次式で与えられる。
次式で与えられる。
NT=(P+1)A+P(N−A)=PN+A(1)
但し、N≧A (2)
こゝで(2)式の条件は、この分周方式の動作原理
より明らかである。又A、Nを可変した時(1)式で
与えられる全体の分周比NTが連続した任意の整
数分周比を得るためには、 この場合NTの下限分周数NTiは(3)式において
Amin=0、Nmin=P−1の場合であるから NTi=PNmin+Amin=P(P−1) (4) となる。以上の如く、パルススワロー分周方式に
より分周比NTはP(P−1)≦NTなる連続した
任意の整数分周比が得られることが分る。しかし
以上の説明においては各々の分周器の素子遅延は
考慮されていない。実際に高周波動作させた場合
パルススワロー分周器が正常動作するためには、
カウンタ1の出力パルスの一周期に等しい伝達遅
延時間以内にカウンタ1の制御信号4が帰還され
る必要がある。即ち第1図の回路において、カウ
ンタ1の制御信号4に対する分周比切替時のセツ
トアツプ時間をtps、カウンタ3の伝達遅延時間
をtA、カウンタ1の出力クロツクの周期をtcと
すれば、 tps+tA<tc (5) でなければならない。
より明らかである。又A、Nを可変した時(1)式で
与えられる全体の分周比NTが連続した任意の整
数分周比を得るためには、 この場合NTの下限分周数NTiは(3)式において
Amin=0、Nmin=P−1の場合であるから NTi=PNmin+Amin=P(P−1) (4) となる。以上の如く、パルススワロー分周方式に
より分周比NTはP(P−1)≦NTなる連続した
任意の整数分周比が得られることが分る。しかし
以上の説明においては各々の分周器の素子遅延は
考慮されていない。実際に高周波動作させた場合
パルススワロー分周器が正常動作するためには、
カウンタ1の出力パルスの一周期に等しい伝達遅
延時間以内にカウンタ1の制御信号4が帰還され
る必要がある。即ち第1図の回路において、カウ
ンタ1の制御信号4に対する分周比切替時のセツ
トアツプ時間をtps、カウンタ3の伝達遅延時間
をtA、カウンタ1の出力クロツクの周期をtcと
すれば、 tps+tA<tc (5) でなければならない。
この場合、カウンタ1の分周数Pを大きくする
ことにより許容ループ遅延時間tcを大とすること
ができ、これは一つの解決策となるが、(4)式で与
えられる下限分周数NTiがP(P−1)で増加
し、分周器としての使用範囲をせばめることにな
り得策ではない。
ことにより許容ループ遅延時間tcを大とすること
ができ、これは一つの解決策となるが、(4)式で与
えられる下限分周数NTiがP(P−1)で増加
し、分周器としての使用範囲をせばめることにな
り得策ではない。
この発明の目的はより簡単な回路構成により帰
還ループの伝達遅延時間の短縮をはかり、より高
速なパルススワロー分周器を提供するにある。
還ループの伝達遅延時間の短縮をはかり、より高
速なパルススワロー分周器を提供するにある。
この発明の要点は帰還ループの伝達遅延時間
tps+tAの短縮をはかる際に、プログラムカウン
タがNの計数動作を実行している間であれば、ど
こで制御信号4を出力しても(1)式が成立するとい
うパルススワロー分周器の基本原理を利用したも
のである。
tps+tAの短縮をはかる際に、プログラムカウン
タがNの計数動作を実行している間であれば、ど
こで制御信号4を出力しても(1)式が成立するとい
うパルススワロー分周器の基本原理を利用したも
のである。
第2図はこの発明によるパルススワロー分周器
の一実施例を示し、この発明においては制御信号
を発生する切替制御回路6が設けられる。その他
の部分は第1図に対応するものに同一符号を付し
て示す。切替制御回路6はデータ端子D、クロツ
ク端子CP及び出力端子Qを備えた一般的なD型
フリツプフロツプであり、その機能はクロツク端
子CPに対する入力の立上りでデータ端子Dのデ
ータを読み込み、そのデータの内容を正論理で出
力端子Qより出力するものである。このフリツプ
フロツプ6のデータ端子Dに制御カウンタ3の出
力が供給され、クロツク端子CPにはカウンタ1
の出力が供給される。従つてカウンタ3の出力信
号はカウンタ1の出力クロツクの立上りでフリツ
プフロツプ6に読み込まれ、正論理で出力端子Q
より出力され、カウンタ1に対する制御信号4と
なる。
の一実施例を示し、この発明においては制御信号
を発生する切替制御回路6が設けられる。その他
の部分は第1図に対応するものに同一符号を付し
て示す。切替制御回路6はデータ端子D、クロツ
ク端子CP及び出力端子Qを備えた一般的なD型
フリツプフロツプであり、その機能はクロツク端
子CPに対する入力の立上りでデータ端子Dのデ
ータを読み込み、そのデータの内容を正論理で出
力端子Qより出力するものである。このフリツプ
フロツプ6のデータ端子Dに制御カウンタ3の出
力が供給され、クロツク端子CPにはカウンタ1
の出力が供給される。従つてカウンタ3の出力信
号はカウンタ1の出力クロツクの立上りでフリツ
プフロツプ6に読み込まれ、正論理で出力端子Q
より出力され、カウンタ1に対する制御信号4と
なる。
第3図は第2図に示した分周器の動作を示すタ
イムチヤートを示し、N=5、A=2の場合であ
り、カウンタ1の出力のN+1番目の出力パルス
の立上りでカウンタ2,3はプリセツトされるが
その立上りからカウンタ3の伝達遅延時間tAだ
け遅れてカウンタ3の出力5は低レベルとなり、
その後のカウンタ1の出力の立上りでカウンタ3
の出力の低レベルがフリツプフロツプ6に読み込
まれるがその立上りからフリツプフロツプ6の伝
達遅延時間tDだけ遅れてその出力4は立下る。
説明を簡単にするため立上り、立下りの伝達遅延
時間は同一とすると、制御カウンタ3がセツトさ
れてからA=2だけカウンタ1の出力8を計数す
るとtAだけ遅れてカウンタ3の出力5は高レベ
ルになり、その直後のカウンタ1の出力8立上り
よりtDだけ遅れてフリツプフロツプ6の出力4
は高レベルになる。
イムチヤートを示し、N=5、A=2の場合であ
り、カウンタ1の出力のN+1番目の出力パルス
の立上りでカウンタ2,3はプリセツトされるが
その立上りからカウンタ3の伝達遅延時間tAだ
け遅れてカウンタ3の出力5は低レベルとなり、
その後のカウンタ1の出力の立上りでカウンタ3
の出力の低レベルがフリツプフロツプ6に読み込
まれるがその立上りからフリツプフロツプ6の伝
達遅延時間tDだけ遅れてその出力4は立下る。
説明を簡単にするため立上り、立下りの伝達遅延
時間は同一とすると、制御カウンタ3がセツトさ
れてからA=2だけカウンタ1の出力8を計数す
るとtAだけ遅れてカウンタ3の出力5は高レベ
ルになり、その直後のカウンタ1の出力8立上り
よりtDだけ遅れてフリツプフロツプ6の出力4
は高レベルになる。
カウンタ1の出力の周期をtcとすると第3図の
タイムチヤートより、第2図に示した分周器が正
常動作するためには tA<tc (6) tps+tD<tc (7) でなければならない。これと(5)式で与えられる従
来分周器の場合と比較すると、tAに対しては(6)
式よりtpsに相当する時間の改善があり、又、帰
還ループの伝達遅延時間は(7)式よりtA>tDなる
条件のもとで、tA−tDなる遅延時間の短縮がは
かれることになる。この場合tA>tDなる可能性
について論ずれば一般的に複数個のカウンタによ
り構成されたカウンタ3の遅延時間tAに対し
て、フリツプフロツプ6の遅延時間tDを小さく
することは簡単である。
タイムチヤートより、第2図に示した分周器が正
常動作するためには tA<tc (6) tps+tD<tc (7) でなければならない。これと(5)式で与えられる従
来分周器の場合と比較すると、tAに対しては(6)
式よりtpsに相当する時間の改善があり、又、帰
還ループの伝達遅延時間は(7)式よりtA>tDなる
条件のもとで、tA−tDなる遅延時間の短縮がは
かれることになる。この場合tA>tDなる可能性
について論ずれば一般的に複数個のカウンタによ
り構成されたカウンタ3の遅延時間tAに対し
て、フリツプフロツプ6の遅延時間tDを小さく
することは簡単である。
次にこの発明の分周器における下限分周数NT
iについて説明する。第3図より理解されるよう
にフリツプフロツプ6の出力4は、カウンタ3の
出力5に対して、カウンタ1の出力クロツク分だ
け全体的に遅れている。即ち第3図で1クロツク
分右にシフトしている。よつて(2)式に対応する条
件としては、 N≧A+1 (8) となり、又(3)式に対応する条件は となる。従つて分周比NTの下限分周数NTiは(9)
式において、 Amin=0、Nmin=Pの場合で NTi=PNmin+Amin=P2 (10) となる。従つてこの発明の分周器による下限分周
数NTiは、従来分周器に比して、Pだけ大きく
なるが、この程度の増加は実際の場合問題となら
ない場合が多い。
iについて説明する。第3図より理解されるよう
にフリツプフロツプ6の出力4は、カウンタ3の
出力5に対して、カウンタ1の出力クロツク分だ
け全体的に遅れている。即ち第3図で1クロツク
分右にシフトしている。よつて(2)式に対応する条
件としては、 N≧A+1 (8) となり、又(3)式に対応する条件は となる。従つて分周比NTの下限分周数NTiは(9)
式において、 Amin=0、Nmin=Pの場合で NTi=PNmin+Amin=P2 (10) となる。従つてこの発明の分周器による下限分周
数NTiは、従来分周器に比して、Pだけ大きく
なるが、この程度の増加は実際の場合問題となら
ない場合が多い。
なお、今までの説明においては、切替制御回路
6としてD型フリツプフロツプ1段使用したが、
これに相当する機能を有する他の素子を使用した
場合はもちろんのこと、更にこれらの素子をn段
縦続した場合においても、遅延時間を短縮できる
ことは明らかである。この場合、(8)、(9)、(10)式に
対する一般式としては となる。以上説明したようにこの発明によれば、
簡単な回路構成により、帰還ループの伝達遅延時
間の短縮がはかれ、より高速度のパルススワロー
分周器を構成できる点でその効果は大である。
6としてD型フリツプフロツプ1段使用したが、
これに相当する機能を有する他の素子を使用した
場合はもちろんのこと、更にこれらの素子をn段
縦続した場合においても、遅延時間を短縮できる
ことは明らかである。この場合、(8)、(9)、(10)式に
対する一般式としては となる。以上説明したようにこの発明によれば、
簡単な回路構成により、帰還ループの伝達遅延時
間の短縮がはかれ、より高速度のパルススワロー
分周器を構成できる点でその効果は大である。
第1図は従来のパルススワロー分周器の構成を
示すブロツク図、第2図はこの発明によるパルス
スワロー分周器の一例の構成を示すブロツク図、
第3図は第2図に示した分周器の動作を説明する
ためのタイムチヤートである。 1:前置可変分周器としてのカウンタ、2:プ
ログラムカウンタ、3:制御カウンタ、4:制御
信号、5:制御カウンタ出力、6:切替制御回
路、7:入力端子、8:カウンタ1出力、9:出
力端子。
示すブロツク図、第2図はこの発明によるパルス
スワロー分周器の一例の構成を示すブロツク図、
第3図は第2図に示した分周器の動作を説明する
ためのタイムチヤートである。 1:前置可変分周器としてのカウンタ、2:プ
ログラムカウンタ、3:制御カウンタ、4:制御
信号、5:制御カウンタ出力、6:切替制御回
路、7:入力端子、8:カウンタ1出力、9:出
力端子。
Claims (1)
- 1 制御信号により2つの分周比P及びP+1の
うちの一つが選択されて分周動作をする第1のカ
ウンタと、その第1のカウンタに縦続接続され、
整数Nの分周比で分周する第2のカウンタと、前
記第1のカウンタに縦続接続され、前記分周比N
より小さい整数Aを計数することができる第3の
カウンタと、その第3のカウンタの出力を前記第
1のカウンタ出力に同期した信号に変換して前記
第1のカウンタへ前記制御信号として供給する切
替制御回路とを具備するパルススワロー分周器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9293380A JPS5718129A (en) | 1980-07-07 | 1980-07-07 | Pulse swallow frequency divider |
US06/277,396 US4633194A (en) | 1980-07-07 | 1981-06-25 | Digital frequency divider suitable for a frequency synthesizer |
CA000381150A CA1173917A (en) | 1980-07-07 | 1981-07-06 | Digital frequency divider suitable for a frequency synthesizer |
GB8120812A GB2079999B (en) | 1980-07-07 | 1981-07-06 | Digital frequency divider |
AU72632/81A AU541058B2 (en) | 1980-07-07 | 1981-07-07 | Digital frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9293380A JPS5718129A (en) | 1980-07-07 | 1980-07-07 | Pulse swallow frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5718129A JPS5718129A (en) | 1982-01-29 |
JPS6243568B2 true JPS6243568B2 (ja) | 1987-09-16 |
Family
ID=14068282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9293380A Granted JPS5718129A (en) | 1980-07-07 | 1980-07-07 | Pulse swallow frequency divider |
Country Status (5)
Country | Link |
---|---|
US (1) | US4633194A (ja) |
JP (1) | JPS5718129A (ja) |
AU (1) | AU541058B2 (ja) |
CA (1) | CA1173917A (ja) |
GB (1) | GB2079999B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418536A (en) * | 1981-12-21 | 1995-05-23 | Westinghouse Electric Corporation | Bandwidth and amplitude insensitive frequency discriminator |
US4575867A (en) * | 1982-08-09 | 1986-03-11 | Rockwell International Corporation | High speed programmable prescaler |
GB2132047A (en) * | 1982-12-04 | 1984-06-27 | Grundy & Partners Ltd | Frequency divider circuits |
US4573176A (en) * | 1983-11-18 | 1986-02-25 | Rca Corporation | Fractional frequency divider |
JPS60134144U (ja) * | 1984-02-20 | 1985-09-06 | 株式会社ミツトヨ | 電気液圧式材料試験装置 |
US4815018A (en) * | 1985-12-24 | 1989-03-21 | Hughes Aircraft Company | Spurless fractional divider direct digital frequency synthesizer and method |
JPS62206925A (ja) * | 1986-03-05 | 1987-09-11 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPS63131616A (ja) * | 1986-11-20 | 1988-06-03 | Mitsubishi Electric Corp | プログラマブルクロツク分周器 |
US4856032A (en) * | 1987-01-12 | 1989-08-08 | Motorola, Inc. | High speed programmable frequency divider and PLL |
GB8727951D0 (en) * | 1987-11-30 | 1988-01-06 | Plessey Co Plc | Counters |
US5020082A (en) * | 1988-06-15 | 1991-05-28 | Seiko Epson Corporation | Asynchronous counter |
US4940950A (en) * | 1988-08-12 | 1990-07-10 | Tel-Instrument Electronics Corporation | Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition |
US4887071A (en) * | 1988-08-18 | 1989-12-12 | Siemens Transmission Systems, Inc. | Digital activity loss detector |
US4975931A (en) * | 1988-12-19 | 1990-12-04 | Hughes Aircraft Company | High speed programmable divider |
US4991187A (en) * | 1989-07-21 | 1991-02-05 | Motorola, Inc. | High speed prescaler |
US4972446A (en) * | 1989-08-14 | 1990-11-20 | Delco Electronics Corporation | Voltage controlled oscillator using dual modulus divider |
FR2748872B1 (fr) * | 1990-08-21 | 1998-11-27 | Thomson Trt Defense | Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple |
US5195111A (en) * | 1990-09-07 | 1993-03-16 | Nihon Musen Kabushiki Kaisha | Programmable frequency dividing apparatus |
FR2666706B1 (fr) * | 1990-09-12 | 1993-08-06 | Sgs Thomson Microelectronics | Compteur/divisdeur rapide et application a un compteur avaleur. |
US5111150A (en) * | 1990-09-26 | 1992-05-05 | Garmin Corporation | Precision phase shift system |
US5412795A (en) * | 1992-02-25 | 1995-05-02 | Micral, Inc. | State machine having a variable timing mechanism for varying the duration of logical output states of the state machine based on variation in the clock frequency |
FI923464A (fi) * | 1992-07-31 | 1994-02-01 | Nokia Mobile Phones Ltd | Foerfarande och system foer alstring av frekvenser i en radiotelefon |
DE4303806C2 (de) * | 1993-02-10 | 2002-08-22 | Atmel Germany Gmbh | Programmierbarer Frequenzzähler |
JPH06276095A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | Pll回路 |
US5982210A (en) * | 1994-09-02 | 1999-11-09 | Sun Microsystems, Inc. | PLL system clock generator with instantaneous clock frequency shifting |
JPH08234865A (ja) * | 1995-02-24 | 1996-09-13 | Canon Inc | マイクロコンピュータを有する機器 |
DE19519321C2 (de) * | 1995-05-26 | 1997-10-16 | Gerhard Kultscher Ind Elektron | Frequenzteiler mit dualer, aktaler, dezimaler oder hexadezimaler Divisoreingabe |
US5614869A (en) * | 1995-12-20 | 1997-03-25 | Microclock Incorporated | High speed divider for phase-locked loops |
US6035182A (en) * | 1998-01-20 | 2000-03-07 | Motorola, Inc. | Single counter dual modulus frequency division apparatus |
US6445760B1 (en) * | 2000-07-14 | 2002-09-03 | Applied Micro Circuits Corporation | Partially-synchronous high-speed counter circuits |
US6633185B2 (en) * | 2001-10-16 | 2003-10-14 | Altera Corporation | PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications |
US20050036580A1 (en) * | 2003-08-12 | 2005-02-17 | Rana Ram Singh | Programmable phase-locked loop fractional-N frequency synthesizer |
US20050104634A1 (en) * | 2003-11-19 | 2005-05-19 | Minoru Fujishima | Frequency divider, PLL circuit and semiconductor integrated circuit |
KR100666475B1 (ko) * | 2004-07-22 | 2007-01-09 | 삼성전자주식회사 | 고속 듀얼 모듈러스 프리스케일러를 구비한 분주기 및분주 방법 |
US7908080B2 (en) | 2004-12-31 | 2011-03-15 | Google Inc. | Transportation routing |
KR100790984B1 (ko) * | 2006-03-03 | 2008-01-02 | 삼성전자주식회사 | Dot 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 |
US7899147B2 (en) * | 2008-06-02 | 2011-03-01 | Mediatek Singapore Pte. Ltd. | Counter/divider, and phase locked loop including such counter/divider |
GB2533557A (en) * | 2014-12-16 | 2016-06-29 | Nordic Semiconductor Asa | Frequency divider |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4184068A (en) * | 1977-11-14 | 1980-01-15 | Harris Corporation | Full binary programmed frequency divider |
GB2033178B (en) * | 1978-11-02 | 1983-01-26 | Plessey Co Ltd | Frequency synthesiser arrangement |
-
1980
- 1980-07-07 JP JP9293380A patent/JPS5718129A/ja active Granted
-
1981
- 1981-06-25 US US06/277,396 patent/US4633194A/en not_active Expired - Lifetime
- 1981-07-06 GB GB8120812A patent/GB2079999B/en not_active Expired
- 1981-07-06 CA CA000381150A patent/CA1173917A/en not_active Expired
- 1981-07-07 AU AU72632/81A patent/AU541058B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
CA1173917A (en) | 1984-09-04 |
JPS5718129A (en) | 1982-01-29 |
US4633194A (en) | 1986-12-30 |
AU7263281A (en) | 1982-02-11 |
GB2079999A (en) | 1982-01-27 |
GB2079999B (en) | 1985-05-09 |
AU541058B2 (en) | 1984-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6243568B2 (ja) | ||
JP2572283B2 (ja) | 可変分周回路 | |
JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
EP0120702A2 (en) | Programmable timing system | |
US4845727A (en) | Divider circuit | |
JPH11312962A (ja) | 逓倍回路 | |
US6108393A (en) | Enhanced prescaler phase interface | |
US5127036A (en) | Fifty percent duty cycle divided-by-m counter | |
JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
US4494243A (en) | Frequency divider presettable to fractional divisors | |
JPH0411051B2 (ja) | ||
JPH1198007A (ja) | 分周回路 | |
JPH0548433A (ja) | 多段分周器 | |
US4081755A (en) | Baud rate generator utilizing single clock source | |
US4169994A (en) | Crystal oscillator and divider | |
JPH05347555A (ja) | 可変分周回路 | |
JPS6053930B2 (ja) | 可変分周回路 | |
JP2859877B2 (ja) | 周期パルス発生回路 | |
JPH0884069A (ja) | 可変分周器 | |
JPH05259895A (ja) | 奇数分周器 | |
JPH03171820A (ja) | 2n―1分周回路 | |
KR930008659B1 (ko) | 초기값을 갖는 리플 카운터 | |
JP2594571B2 (ja) | 遅延回路 | |
JPS61131612A (ja) | クロツクパルス作成回路 | |
JPH04312016A (ja) | 分周器 |