JPS6242316B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、ユニヴアーサル・プロダクト・コー
ド標準記号及びその変形タイプの高密度線形棒状
コードを読取り及び解読するための方法に関す
る。 食料雑貨業界では、商取引で販売された商品を
確認するために、ユニヴアーサル・プロダクト・
バー・コード（UPC）として知られている線形
棒状コードを採用している。このユニヴアーサ
ル・プロダクト・コード記号は、包装販売される
商品の包装、コンテナー、かん等にこの記号をマ
ークするという方法で食料雑貨業界で広く使用さ
れている。この標準記号は幅の異なる一連の平行
な明棒及び暗棒から成り、その記号に相応する光
学式文字読取（OCR―Ｂ）用数字が、そのバ
ー・コード記号に並んで印刷されている。この標
準UPC記号はまた、在庫品の確認を行つて在庫
調整等の作業を行うために、在庫品のラベルにも
採用されている。食料雑貨業界で使用される場合
のみならず、その他の業界、即ち薬・健康関連商
品、一般雑貨及び百貨点商品の分野で使用される
場合の該標準UPC記号及びその特性に関して
は、従来種々な文献に発表されて来ている。更
に、UPC記号や輸送記号（DCI）をマークするに
は小さすぎる包装に対しても該記号を容易にマー
クできるようにするゼロサプレス方式のような、
特別な方式が開発されてきている。輸送記号
（DCI）は、輸送用コンテナに印刷できるように
設計されている。UPC記号を使用した場合の主
な利点は、自動電子照合システムと連動した照合
場所において商品を自動的に確認できることであ
る。現在の照合システムでは、UPC棒状コード
記号の読取りは高速レーザー光走査装置で行われ
ている。 UPC記号及びその系列のDCI記号の走査には、
可搬式データ収集装置もまた必需品である。これ
は、手持ち式ウオンド（wand）走査装置により
極めて容易に満足される。ウオンド走査装置は、
ラベルと接触状態で走査されるから、照合場所の
走査装置で必要とされるフイールドの深さを有し
ている必要はなく、また手で推進されるから、レ
ーザー光の走査も必要としない。また、レーザー
走査装置はその入力の大部分を無関係な図形とし
て拒絶しなければならないが、ウオンド走査装置
は無関係な入力というものを殆んど見ない。但
し、可搬式走査装置は電池電源式であるから、消
費電力が低いことが重要である。更に、レーザー
光の走査速度は既知であるが、手の運動による速
度は広範囲に亘つて変化し、また大きな加速度を
示すものである。 記号を表面に印刷するときに生じるインクの広
がりに起因する印刷許容差を排除するために、
UPC記号を読取る従来の方法は、デルタ距離を
使用して記号を解読することから成つている。イ
ンクの広がりは、棒線コード化データを解読する
際に考慮しなければならない大きな印刷誤差であ
る。デルタ距離測定値とは、棒線コード化記号に
おける連続する棒線と空白部の１つの組合せの前
縁と後縁間の距離である。このデルタ距離測定を
使用して、記号解読のために、選択されたデルタ
距離の比を得る。インクの広がりが記録された記
号内で均一である場合、これらの解読用比率は、
インクの広がりを理由としては変化しない。この
比率の組合せは16通りあり、また順方向及び逆方
向順序を考慮に入れると、20通り必要である。従
つて、解読の目的のために明瞭なデルタ距離比だ
けしか使用し得ない場合に生じるあいまいさを解
決するためには、更に別の測定をしなければなら
ない。このような別の測定は、デルタ距離測定値
が有する印刷許容差に関しての利点をもたらさな
い。初期の従来技術による解読法は、解読回路網
が多数の比と非常に近似の比とを識別することを
要求し、それ故、解読目的のために非常に高い分
解能を必要としていた。しかし、このような分解
能を得るのは容易ではなく、特に手持ち式ウオン
ド走査装置、あるいは可搬式解読装置の場合、こ
のような分解能は容易には得られない。最近、別
の解読法が開発されたが、それによると、識別す
べき比の数が４つにまで減少され、而も相互識別
が容易なように相互間距離が比較的大きくなつて
いる。この種の解読装置では、比の選択は、分子
及び分母が１本の棒及び１つの空白部を有するよ
うに行われるから、インクの広がりは結果として
の比において因子とはならない。UPC記号で
は、各コード化デイジツトが順方向順序及び逆方
向順序を有しているから、これらの従来技術によ
る方法に頼つた場合、あいまい性を生じる組合せ
は未だ存在する。これらのデイジツトは、上記デ
ルタ距離比に基ずくだけでは明白に解読すること
ができず、従つて、何か他の手段または比を使わ
ないと、印刷許容差問題を解決することはできな
いし、またコード化デイジツトの全部をあいまい
さなしに解読することもできない。デルタ距離測
定値に基ずく上記解読技術を採用した従来の方法
は、一般に、高速度レーザー光走査装置と解読比
を計算するための関連回路を使用する。UPC記
号及び類似の記号を読取るための手操作式ウオン
ド走査方式では、速度が広範囲に亘るのはウオン
ドを記録済み記号上を移動させる結果であるか
ら、デルタ距離比計算用のこれらの従来技術によ
る回路は実際的ではない。棒線コード化データ読
取用の手持ち式ウオンド走査装置を使用する従来
技術には、対数タイム・ベース回路を使用してい
るものもあるが、しかし、これらの回路は、
UPC記号解読用デルタ距離比計算用としては実
際的ではない。 さて、本発明は、手操作式ウオンド走査装置で
有利に使用できると共にその他の解読装置でも使
用できる、UPC記号タイプの高密度線形棒線コ
ードを読取り並びに解読するための改良された、
信頼性の高い、低コストの、低電力消費の方法を
提供する。本発明は、ウオンド加速、印刷のまず
い記号及び広い印刷許容差を有する記号に対して
耐容性が高く、而も簡単な技法であいまいさを解
決できる信頼性のある読取・解読法を提供する。
本発明では、高速レーザー光走査装置とは対照的
に、手持ち式ウオンドで必要とされる最低限度の
図形拒絶が認められるだけでなくこれを利用して
いる。本出願の１つの発明は、棒線コード化記号
内の連続している棒及び空白部の幅を即時的に測
定し、測定終了後に高度な後処理技法を使用でき
るようにランダムアクセス記憶装置にその測定値
を記憶させる、という点で従来の方法及び装置に
対して利点を有している。更に、本発明では、大
きな数の乗除を行わずに広い動的範囲が可能とな
るような対数化技法を使用して幾つかの計算を容
易化している。本発明では、UPCタイプのコー
ド化記号の中央部または標準部からのコード化情
報を利用すると同時に、１次解読比に従属するあ
いまいさを解決するために適切な２次解読比を選
択することによつて、インクの広がりを容易に修
正でき、従つて、あいまいさを確実に解決するこ
とができる。 さて、添付図面を参照して本発明を詳細に説明
することにする。特に、食料雑貨業界で使用され
ているユニヴアーサル・プロダクト・コード
（UPC）タイプの高密度線形棒線コードの読取り
及び解読に適用された本発明の概念について詳述
する。 本発明の理解を容易にするために、まず始めに
第１Ａ図及び第１Ｂ図示のUPC標準記号の基本
的な特性について説明する。図のUPC標準記号
の基本特性には、各側に明るいマージンを有する
一連の明及び暗の平行な棒線が含まれている。第
１Ａ図に示されているように、どの10文字コード
に対しても30本の暗い棒線と29本の明るい棒線が
含まれるようになつている。記号の全体形状は矩
形である。第１Ｂ図を検討すると最も良く理解で
きることだが、コードの各文字または数字は、２
本の暗棒と２つの明るい空白部で表わされてい
る。各コード化文字は７つのモジユールで構成さ
れている。１つのモジユールは、１本の暗棒か１
本の明棒のいずれかで構成されていてもよく、
（あるいは、１本、２本、３本ないし４本の暗棒
または明棒の逐次組合せで構成されていてもよ
い。）このため、第１Ｂ図では文字構造の左側部
は数字６を表わし、ここでは７つのモジユールが
２本の棒線と２つの空白部で表わされている。こ
のことから、右方の棒線は連続した４つの暗モジ
ユールから成つていることが理解できる。文字構
造の右側部も同様に、２本の棒線と２つの空白部
との形でコード化されていて10進数値の０を表わ
している。特に第１Ａ図を検討するとまた、
UPC記号でコード化されている２つの文字は
各々互いに独立した関係にあることが判る。この
UPC記号は通常の方法で読取りあるいは印刷で
きるように設計されている。UPC記号は、簡単
な手持操作式装置を使用して該記号を走査及び読
取ることができる、という意味で、“ウオンダブ
ル（wandable）”である。 この記号を全方向に走査するために固定位置走
査装置が開発された。具体的には、該記号は、如
何なる方向であつても走査装置を通過させられた
場合、走査装置、例えばレーザー光走査装置など
で自動的に読取ることができる。該記号を手持ち
式装置または全方向特性を有する装置で読み取る
ためには、記録された記号と走査装置との間に何
らかの相対運動が生じるようになつていなければ
ならない。 UPC記号はまた、第１Ａ図に示されているよ
うに、一群のコード化用モジユールから成る標準
パターンを含んでおり、該コード化用モジユール
はその連続したコード化用モジユール間に既知の
幅比を有するようになつている。UPC標準記号
で使用される場合と同様に、第１Ａ図に図示の標
準パターンには１対１の幅比を有する該パターン
が３つ含まれており、これらのパターンは、それ
ぞれ左側保護棒線パターン、右側保護棒線パター
ン、及び高い中央棒線パターンで示されている。
右側及び左側保護パターンは、暗―明―暗パター
ン即ち101を表わすように限定されており、高い
中央棒線パターンは、情報01010のパターン即ち
明棒―暗棒―明棒パターンを表わすようになつて
いる。中央棒線パターンによつて、UPC記号で
コード化されている順方向デイジツトと逆方向デ
イジツトが分離されている。中央棒線パターンの
左側には、「順方向」コード化文字を表わす５つ
の文字があり、右側には「逆方向」にコード化さ
れた５つの文字がある。順方向即ち左側文字、及
び逆方向即ち右側文字は、右側文字が左側文字の
２進補数であるという事実を表わしている。例え
ば、10進数値の０の場合、左側のコード化記号は
0001101となり、右側のコード化記号は1110010と
なる。左側文字は奇数パリテイを有し、右側文字
は偶数パリテイを有するものとする。左側文字は
３つまたは５つの暗モジユールから成り、常に明
るい空白部から始まるようになつている。右側文
字は２つまたは４つの暗モジユールから成り、常
に暗モジユールから始まる。 第１Ａ図に示されているように、該標準記号に
はまた、右側保護棒線パターンと逆方向文字フイ
ールドの最後尾モジユールとの間にコード化され
たモジユール検査文字が含まれている。左側保護
パターン及び右側保護棒線パターンの右側部の他
に、別の情報が記録されていて、この情報を使用
すると当該記号でコード化され且つ予め選定され
た幅を有している文字の数システムを識別でき
る。どの棒線コード化記号を読取る場合でも、該
記号が記録済みとして読み取られるだけでなく、
所要の情報の棒線コード化パターンの近傍の周辺
記録済み情報に関してそれが該記号と関連がある
か否かについて検知されるのが普通である。例え
ば、レーザー走査技法では、無関係な図形の大部
分を拒絶しなければならないが、手持ち式ウオン
ド走査装置では無関係図形は殆んど感知されな
い。 既に述べたと同時に第１Ｂ図に示されているよ
うに、UPC記号は２本の棒線及び２つの空白部
から成つていて１つの文字を表わす。棒線と空白
部の順序は、空白部―棒線―空白部―棒線であつ
てもよいし、あるいは走査方向及び記録済み文字
のフイールドに応じて逆向きであつてもよい。本
発明の検討を簡略にするため、順序をＡ、Ｂ、
Ｃ、Ｄと仮定してあるが、この場合空白部と棒線
は順逆両方向に対して第１Ｃ図に基ずいて識別さ
れる。言い換えれば、各文字は、記録されている
方向が順逆のいずれであれ、順序Ａ、Ｂ、Ｃ及び
Ｄで表われる。この順序では、ここで使用される
２つの１次解読比は次のように定義付けられる。
即ち、 （Ａ＋Ｂ／Ｃ＋Ｄ）及び（Ａ＋Ｄ／Ｂ＋Ｃ）となる。 第１Ｃ図を検討すると、これらの１次解読比の
各各は分子及び分母の双方に棒線１本及び空白部
１つを含み、従つてたとえインクの広がりが生じ
たとしても比そのものに対して影響を与えること
はない。これらの１次解読比は、分数2/5、3/4、
4/3、及び5/2となる。これらの１次比のうち１対
を使用して、１つの文字を解読する。しかしなが
ら、次のことに留意しなければならない。つま
り、上記解読比を使用するデルタ距離方法では、
いずれの場合でも、あいまいさが生じ、従つて文
字の中には１次解読比に基ずくだけでは明白に解
読することができないものもある。という事であ
る。本発明では、選択並びに簡略化した２次解読
比を使用してこのあいまいさを解決すると同時
に、如何なる印刷許容差をも修正して１次及び２
次比に基ずく文字記号の解読を非常に信頼性のあ
るものにしている。本発明で使用される２次比
は、２つの１次比を展開して得られる値によつて
決まる。第１Ｃ図に示されているように、２つの
１次比が3/4、4/3あるいは4/3、3/4の比を生成す
る場合には、２次比は１次比の値に基ずいて割当
てられなければならない。２次解読比を決める選
択された１次比が3/4である場合は、モジユール
Ａ及びＢの幅の比（Ａ／Ｂ）が検査され、１次比が4/ 3である場合は、モジユールＣ及びＤの幅の２次
比（Ｃ／Ｄ）が検査される。これらの２次比を検査し て、これらが2/1または1/2であるかどうかを決定
する。いずれにしても、あいまいさを生じること
のない数字、例えば１、７、２、８の場合には、
これらの数字は２つの１次解読比及び選択された
２次解読比に基ずいて解読される。その他の数字
は全て１次解読比だけに基ずいて明瞭に解読でき
る。 本発明の改良された解読方法は、マイクロプロ
セツサにより実施されている。走査された記号の
各棒線及び各空白部の幅を測定して線形タイムベ
ースで駆動されるカウンタに記憶させる。これら
の測定された距離即ち幅は、次いで、１つの測定
が終了するたびに記憶装置に転送される。測定が
全て終了するまで、連続測定値は該記憶装置の連
続記憶位置に記憶される。既述のように、記録済
み記号を走査する際UPC記号を付したラベル上
には検知可能な無関係図形が存在し、この無関係
データもまた所要の情報と共に記憶装置に記憶さ
れる。このようなわけで、情報の中には、記号自
体の走査以前に走査された情報と、記号が記憶装
置に記憶された後に検知される情報とがある。ラ
ベルの走査が行われている間、解読は行われな
い。この手順では、所要のコード化情報を有する
「ラベル」は記憶装置内で記憶位置に指定され
る、即ち「フレーム化」された後でなければ解読
できないようにすることが必要である。既述のよ
うに、UPC標準記号は標準中央棒線パターンを
有し、文字はこの中央棒線パターンの左側及び右
側にコード化されている。記憶装置内のデータを
検査し、それによつて標準中央棒線パターンを表
わす記憶済みデータの検査並びに位置指定を行え
ば、コード化データを記憶装置内で位置指定でき
る。一旦この中央棒線パターンの位置が指定され
たら、これを本発明に基ずいて使用すれば、該パ
ターンの左側及び右側のコード化文字に記憶され
ている記憶位置を識別できる。言い換えれば、一
旦中央棒線パターンの記憶位置が指定されると、
モジユールＡ，Ｂ，Ｃ及びＤの記憶位置は、記号
の各文字に対して既知のものとなる。一旦これら
のモジユールが記憶装置内で位置指定されたら、
モジユールの和を計算して２つの１次解読比の値
を決定できる。１次解読比が算出されると、２次
解読比の算出ができ、その結果記号を解読でき
る。２つの１次比が3/4と4/3との組合せのうちど
れかであれば、あいまいさが存在することにな
り、従つてこのあいまいさは前記２次解読比を用
いて解決する。表を参照のこと。

【表】 Ｄ ２

【表】 ２次比Ａ／Ｂ及びＣ／Ｄはデルタ距離特性を有
していないから、従つて値が広範囲に亘つてい
る。これらは記号指定に従つてオーバーラツプは
していないが、その他のエラーまたは許容差外記
号によつて読取りエラーが生じる場合がある。 UPC標準記号には、１対１の比を有する保護
棒線及び中央棒線が含まれている。中央棒対中央
空白部の比の対数がゼロ以外であれば、比は１対
１にはならず、偏差度は対数の大きさで表わされ
る。これは方向性に関する情報及び印刷許容差の
大きさに関する情報を提供することになり、該情
報を使用すると２次比の測定値を修正することが
できる。例えば、中央棒対中央空白部の比が２対
１として測定された場合には、記号は過剰印刷さ
れていると推断できる。その場合、名目上２対１
のＡ／Ｂ比は４対１と近似であると測定されるで
あろう。測定されたＡ／Ｂ比を測定された中央棒
対中央空白部比で割つた場合、２対１という名目
上の値が算出されることになるであろう。 計算を簡略化するために対数を使う。従つて、
除法はログ（log）の減法で行われる。Ａ／Ｂ
（またはＣ／Ｄ）比が空白部対棒線比である場合
は、中央棒線対中央空白部比の対数をＡ／Ｂ比に
加えて掛け算を行う。左から右に読取る場合、修
正因子は、記号の初めの半分の測定幅には対数式
に加えられ、逆に右側文字からは減算される。読
取りが逆向きの場合には、初めの半分は右側半分
となる。 インク広がりの条件下では、１対１の比が、比
例式に２対１に変ることはない。しかし、名目上
の比が１対２及び２対１のみであれば、修正が可
能である。その他の比が、例えば中間棒線と中間
棒線空白部との比に、現われる場合には、修正の
精度は比較的低くなるだろう。 さて、上記構造及び既述の記号解読のための一
般概念を念頭に置いた上で、第１図のブロツク図
に示されている解読装置の一般機構を説明する。
ラベル１０上にUPC記号が記録または印刷され
ている。記号上を光学式ウオンド１１が通過し、
UPC記号の形をしているデータを表わす棒線及
び空白部を検知並びに信号転送する。光学式ウオ
ンド１１は白い棒線から白い空白部間、並びに逆
の場合の変位を表わす記号を発生する。該光学式
ウオンド１１は当業者にとつて極めて周知のもの
であり、またこのようなウオンド読取システム
は、本発明の同一譲受人の所有する米国特許第
3925639号の記載によつて例証されている。さ
て、これらのウオンド信号即ち生データは線形時
間・デイジタル変換器１２に送られる。変換器１
２によつてウオンド１１が各棒線及び各空白部を
横断するのに要した時間が測定され、これらの幅
測定値は読書き記憶装置１３に記憶される。その
際、該幅測定値は記憶装置１３内の記憶装置に順
序通り記憶される。読書き記憶装置１３はランダ
ム・アクセス記憶装置（RAM）であるのが便利
である。ウオンド１１による変位検知が終了する
と、システムの制御は、線形時間・デイジタル変
換器１２から中央棒線ロケータ１４に移る。ロケ
ータ１４は記憶装置１３を探索して、UPC記号
の中央棒線用パターン即ち中央棒線パターン
01010を満足させる比を探し出す。このため、ロ
ケータ１４は比計算機１５を使用する。比計算機
１５はまた文字解読器１６によつても使用され
る。 比計算器１５は、中央棒線ロケータ１４の制御
下にある場合、記憶装置１３からモジユールＡ，
Ｂ，Ｃ及びＤ用の幅測定値の線形値を受信し、こ
れらの値の選択された一対を加え、予め選択され
た比を計算して有効な中央棒線パターンが存在す
るか否かを決定する。中央棒線ロケータ１４は、
予め選択された一対の比が双方共１であることを
確認した場合には記憶装置内における中央棒線パ
ターンの位置を決定する。該中央棒線パターンが
パターン01010であり、またこれらを左から右に
読み取つた場合、Ａ、Ｂ、Ｃ、Ｄ及びＥモジユー
ルであると見做し得るものとすると、有効中央棒
線が記憶装置内に配置されているかどうかを決定
するには、中央棒線比（Ａ＋Ｂ／Ｃ＋Ｄ）及び（Ｂ＋Ｃ
／Ｄ＋Ｅ）を 展開して検査すればよい。これらの比が双方共１
であれば、中央棒線パターンは記憶装置１３内に
正しく配置されていることになる。上記の比の双
方を検査するに際して、正しい結果が得られた場
合、この装置において、中央棒線パターンが空白
部から始まつていて且つ正しい位置指定がなされ
ている、ことが確認される。計算の結果上記の比
のいずれかが１にならない場合には、一致する２
つの連続比が検知されるまで同じ工程を繰り返す
必要がある。中央棒線パターンの位置を指定する
計算では次の点に注意しなければならない。つま
り、デルタ距離が使用されているため、インク広
がりが均一である場合には中央棒線パターンのし
い位置を決定することができないということであ
る。予め選択された回数だけ試算して所望の比が
検知されない場合、その読取りは止めるしかな
い。 一旦有効中央棒線の条件が満たされたら、記録
または印刷許容差修正因子の計算を行う。印刷許
容差修正計算は、中央棒線パターンを含むモジユ
ールの被検知幅に基ずいて行われる。修正の大き
さは、標準棒線対保護空白部の比の測定によつて
得られる。従つて、印刷許容差修正の値を決める
には、比（Ａ＋Ｃ／Ｂ＋Ｄ）を計算すればよい。この比
で は、（Ａ＋Ｃ）は棒線の幅を表わし、（Ｂ＋Ｄ）は
空白部の幅を表わしており、従つて、中央棒線パ
ターンが正しく位置指定されている場合は、この
比は１になるべきであり、このことは該パターン
の記録または印刷に先立つ記号の基本論理であ
る。この印刷許容差修正値が算出されたら、記憶
装置１３の記憶アドレスを解読される第１文字の
開始位置にセツトする。解読行程のこの時点で
は、制御は文字解読器１６に移つている。 文字解読器１６は、比計算機１５を利用して、
中央棒線パターンの左側及び右側のモジユールの
パターンを解読するという機能を果している。有
効中央棒線パターンが認識された場合、文字解読
器１６の制御下にある比計算機１５によつて算出
される一連の比によつて、文字の読取りが行われ
る。次に、文字解読器１６は、中央棒線ロケータ
１４で指定された記憶装置から始まる記憶装置１
３に記憶されている該一連の12文字及び中央棒線
パターンをステツプする。１次比の各々が計算さ
れたら、２次比を計算して、発生可能な如何なる
あいまいさをも解決する。２次解読比を計算する
に先立つて、印刷許容差修正因子と記憶装置１３
に記憶されているモジユールの幅を表わすデータ
とを組合せ、次にこの修正された値を使用して２
次解読比の計算を行う。12文字のどれか１つでも
正しく解読できなかつた場合は、制御を中央棒線
ロケータ１４に戻す。文字解読器１６で全ての文
字が正しく解読されたら、制御を解読器１６から
妥当性検査回路１７に移す。 妥当性検査回路１７自体は新規でないから、こ
れについては詳述しない。これは単に読取りサイ
クル繰返しループの完全性を目的として含まれて
いるにすぎない。このため、各文字には読取方向
表示子が含まれている。解読された情報が妥当で
あるためには、読取方向表示子の全てに一貫性が
なければならない。ウオンド１１による読取方向
が逆向きである場合は、文字順序も逆向きとなつ
て検査数字の検孔が行われる。これらの検査のい
ずれかが失敗である場合、システムの制御を中央
棒線ロケータ１４に戻して、記憶装置１３内の中
央棒線パターンの正しい位置を決めなければなら
ない。この過程は、妥当読取りが達成されるか、
あるいは記憶装置１３内に記憶された妥当記号の
可能な位置が検査し尽くされるまで繰り返され
る。 さて、解読システムの上記一般機構を念頭に置
いた上で、第２図に示す線形時間・デイジタル変
換器１２について詳述する。この変換器１２は、
ウオンド１１からのウオンド生データ情報を受信
する回路素子及び該データを記憶装置１３に記憶
できるように処理する回路素子から成つている。
この目的を果すため、AND回路２０にはその入
力部においてウオンド生データ情報を受信するよ
うに接続された１つの入力端子が具備されてい
る。該回路２０の他方の入力部は調歩式
（start／stop）トグル２１に接続されている。
AND回路２０の出力回路は微分回路２２に接続
され、後者は整流器２３に接続されている。トグ
ルTMは、整流器２３の出力部に直接接続してい
るセツト入力Ｓを有している。トグルTMのリセ
ツト出力はM₁で示されている。トグルTMのセツ
ト出力部はAND回路２４に接続されている。
AND回路２４の出力部は、順次出力信号M₂，M₃
及びM₄を発生するシークエンサー２５に接続さ
れている。実時間測定値はカウント・レイト発振
器２６を配設したことによつて得られる。該発振
器２６は、AND回路２７に対して予め選択され
た速度でクロツク・パルスを発生する。AND回
路２７のもう１つの入力はトグルTMのリセツト
出力M₁である。発振器２６からのクロツク・パ
ルスはまたAND回路２４の第２入力としても印
加されて、シークエンサー２５の作動を制御す
る。AND回路２７は、８ビツト・カウンタ２８
の増分入力に接続している出力部を備えている。
８ビツト・カウンタ２８はそのプリセツト入力部
に印加される信号を仲だちとしてプリセツトする
ことができるが、その信号は、第２図では、シー
クエンサー２５からの信号M₃として示されてい
る。８ビツト・カウンタ２８はまた桁上げ出力部
として示されているオーバフロー出力部を備えて
いて、この出力信号は、OR回路２９に対してそ
の１入力の形で印加される。８ビツト・カウンタ
２８のカウント出力はAND回路３０に対してそ
の１入力の形で結合される。AND回路３０のも
う１つの入力はシークエンサー２５からの信号
M₂である。AND回路３０の出力は記憶装置１３
のデータ入力端子を使用可能状態とすると同時
に、データを該記憶装置の連続記憶位置へと転送
する。記憶装置１３はアドレス・カウンタ及びレ
ジスタ３１の制御下にある。アドレス・カウンタ
及びレジスタ３１は、シークエンサー２５から発
生されて該レジスタに結合される信号M₃で示さ
れている増分入力を有しており、この入力によつ
て記憶装置１３の連続アドレスの増加を行うこと
ができる。アドレス・カウンタ及びレジスタ３１
はまた、「桁上げ」として示されているオーバフ
ロー出力端子を備えていて、この出力信号は、
OR回路２９に対して第２入力の形で加えられ
る。読取サイクルを始動させる開始信号はアドレ
ス・カウンタ３１のリセツト端子に印加される。
OR回路２９は、その入力部のいずれかがカウン
タ２８またはレジスタ３１からのオーバフロー信
号を受信した場合、信号M₅で示されているオー
バフロー信号を発生する。シークエンサー２５か
らの信号M₄はトグルTMのリセツト端子Ｒに印加
されて、UPC記号のモジユール読取完了時点で
該トグルのリセツトを行う。上記「開始」信号は
またトグル２１のリセツト端子に加えられて、
ANDゲート２０を使用可能状態にする。 さて、上記構造を考慮に入れて置くと線形時
間・デイジタル変換器１２の操作原理の理解が容
易になる。この素子１２には１つのスイツチが具
備されているが、これは読取作業を開始させ、且
つトグル２１または「Ｔ」トグル２１のリセツト
端子、並びにアドレス・カウンタ及びレジスタ３
１のリセツト端子に対して「開始」信号を印加す
るためのスイツチである。一方、該装置１２は、
例えば米国特許第3925639号に開示されているよ
うに、ラベル１０の白い表面ないし端面に対して
ウオンド１１を配置した場合のようなラベル１０
を読取るための試みがなされるべきであることを
示すある条件に対して自動的に応動できるように
設計できる。ラベル１０上をウオンド１１が移動
した場合、該ウオンド１１は暗い棒線と白い空白
部間の変位を検知する。これらの変位は、発生と
同時に、ANDゲート２０を介して転送され、微
分回路２２で微分され、整流器２３で整流され
て、その結果生成された信号がトグルTMの「セ
ツト」端子に印加される。トグルTMは、被検知
モジユール間の変位毎に「セツト」されるように
なつている。発振器２６によつて発生されるクロ
ツク・パルスは、信号M₁をANDゲート２７に印
加して生じるトグルTMのリセツト時間に８ビツ
ト・カウンタ２８に累積される。トグルTMがセ
ツトされることによつてシークエンサー２５が使
用可能状態となり、従つて８ビツト・カウンタ２
８へのクロツク・パルスの印加が禁止される。こ
のクロツク・パルスのカウンタ２８への印加禁止
は、トグルTMが「セツト」される際の信号M₁の
状態変化を仲だちとして生じる。この時点では、
カウンタ２８に累積された情報は記憶装置１３に
転送され、次の情報を記憶するための記憶装置の
アドレスは変位間で増加され、次にトグルTMが
リセツトされる。シークエンサー２５が配設され
ているのは、これらの機能を順次信号M₂，M₃、
及びM₄をこの順序で発生することによつて達成
するためである。トグルTMのセツテイング後に
生じる順次操作は下記の通りである。 順次信号 機 能 M₂ カウンタ２８のカウントを記憶
装置１３内に記憶する。 M₃ レジスタ３１の記憶アドレスを
増加し、カウンタ２８のカウン
トをプリセツトする。 M₄ トグルTMをリセツトし、次に
検知されるモジユール、あるい
は次の棒線または空白部用のカ
ウントを累積する。 信号M₁は「停止」信号と考えられ、一方信号
M₅はシステムの制御を中央棒線ロケータ１４に
移譲するものである。 記憶装置１３は、望ましくは、64の測定値の結
果を累積する容量を有しウオンド１１がラベル１
０上のUPC記号と関連し得るいかなる無関係図
形をも横断できるものがよい。カウンタ２８のカ
ウント間隔は約40マイクロセカンドであつて、カ
ウント容量は８ビツトないし８カウントである。
ウオンド１１によつてある変位点が検知された後
上記機能を果すにはある有限量の時間が必要であ
ることは、当然理解できる所である。この目的の
ため、カウンタ２８をある値、即ちこの処理時間
中に累積されるであろうカウントを表わす値にプ
リセツトする。１つの構成では、最小カウントを
７にプリセツトした所、変位後累積測定値を記憶
装置１３に記憶するのに十分な時間が得られた。
カウンタ２８を各測定の始めに信号M₃でカウン
ト７にプリセツトすると、解読システムの精度を
保持することができる。 カウンタ２８または記憶アドレス・カウンタ３
１がオーバフローとなつて出力信号を発生する場
合、該オーバフローはORゲート２９の出力信号
M₅で表わされる。信号M₅が発生した場合、ラベ
ル１０の端部に既に達していると推断できるか
ら、該信号M₅がシステムの制御対象を変換器１
２から中央棒線ロケータ１４に移す。 さて、第３図、第３Ａ図及び第３Ｂ図について
説明する。ここでは記憶装置１３におけるUPC
記号の中央棒線パターンの位置を確認並びに識別
するブロツク回路図について詳述する。基本的に
は、中央棒線ロケータ１４には、中央棒線比検知
器１４Ｄ、再試行カウンタ１４Ｃ、中央棒線ロケ
ータ・シークエンサー１４Ｓ、及び記憶アドレス
制御装置１４Ｍが含まれている。中央棒線ロケー
タ装置１４は、該ロケータ１４で処理される所要
の比を計算する比計算機１５と連動するようにな
つている。中央棒線パターンが記憶されている時
間間隔中に、比計算機１５はロケータ装置１４の
制御下にある。該比計算機１５の操作原理につい
ては後により完全に説明する。 第３図に破線ブロツクで示されている中央棒線
ロケータ・シークエンサー１４Ｓには、P₁，P₂，
P₃等及びS₁，S₂，S₃等で表わされている信号を発
生するための順序が含まれている。該シークエン
サー１４Ｓは、これがある特定の状態にプリセツ
トされた場合、シークエンサー１４Ｓのその他の
位置が全てリセツトされるような機能を有してい
る。これらのプリセツト位置は、第３図では、シ
ークエンサー１４Ｓの底部にP₁，S₁，P₉等で示さ
れている。該シークエンサー１４Ｓは、そのステ
ツプ入力部で順次信号を受信するたびに、その入
力回路によつて前進させられる。該シークエンサ
ー１４Ｓは、クロツク・パルス発振器２６によつ
て発生されたクロツク・パルスに応答して制御並
びに逐次式に前進させられる。発振器２６からの
クロツク・パルスはAND回路３５に対してその
１つの入力の形で印加される。AND回路３５の
もう１つの入力は、トグル３５Ｔの「セツト」出
力から出て来ている。トグル３５Ｔがその「セツ
ト」状態にある時、AND回路３５の入力にある
クロツク・パルスを加えると、出力信号が発生し
てシークエンサーのステツプ入力に入り、その結
果シークエンサーが次の連続位置に進む。つま
り、トグル３５Ｔがセツト状態にある場合、シー
クエンサーは、ANDゲート３５がクロツク・パ
ルスを受信するたびに、これに応答して順次前進
する。トグル３５Ｔのセツト入力はORゲート回
路３６によつて制御される。このOR回路３６
は、「再試行」信号の他に線形時間・デイジタル
変換器１２からのオーバフロー信号M₅を受け
る。ここで、本システムの制御が、信号M₅に応
答して、線形時間・デイジタル変換器１２から中
央棒線ロケータ１４に移つていることを想起され
たい。OR回路３６の出力部は、トグル３５Ｔの
セツト入力並びにシークエンサーのP₁プリセツト
位置に接続されている。 中央棒線ロケータ１４の記憶アドレス制御装置
１４Ｍは、線形時間・デイジタル変換器１２で使
用されている記憶装置１３のアドレス・カウンタ
及びレジスタ３１を使用、即ち時分割式に使用す
る。該レジスタ３１は、第３図では本発明の説明
を簡潔にするために、別設の回路素子として示さ
れている。記憶アドレス・レジスタ３１は、該レ
ジスタ３１に所要のアドレスをセツトするための
「プリセツト」入力部、並びに該レジスタに記憶
されたアドレスを順次増加するための「増加
（incrementing）」入力部を備えている。本発明の
目的を達成するために、レジスタ３１内に、装置
３７に入れられた「開始」アドレスのようなアド
レスをプリセツトすることもできる。この「開
始」アドレスはそのアドレス位置で記憶装置の読
出しを開始できるように該レジスタ３１に記憶さ
れる。このため、装置３７に記憶されている所要
のアドレスの数値を（装置１２からの）信号M₅
と共にAND回路３８に加えて、記憶装置内で中
央棒線パターン位置の順次探索を開始させる。
AND回路３８の出力はOR回路３９の１つの入力
に接続されている。OR回路３９のもう１つの入
力はAND回路４０の出力と接続しており、該回
路４０はシークエンサーからの信号P₁₃及び記憶
アドレス・レジスタ３１からの出力信号を受け
る。OR回路３９の出力信号は、プリセツトされ
た次続の開始アドレス制御装置４１である制御回
路網に印加される。制御装置４１の出力は、シー
クエンサー１４Ｓからの信号P₁と共にAND回路
４２に加えられる。AND回路４２の出力信号
は、OR回路４３に対して１つの入力信号として
印加される。OR回路４３の出力信号はアドレ
ス・レジスタ３１のプリセツト入力部に加えら
れ、これによつて装置３７に入れられたアドレス
を該レジスタ３１内に記憶できる。 記憶アドレス・レジスタ３１の右側には制御回
路網が示されていて、事前選択された数値をアド
レス・レジスタ３１がセツトされているアドレス
から減ずる働きをする。この回路網には、アドレ
ス・レジスタ３１に記憶されているアドレスから
減らされる数を記憶する記憶装置４４が含まれて
いる。第３図に示されているように、該減数Ｎは
装置４４に記憶された数26で表わされている。記
憶装置４４の出力は、シークエンサー１４Ｓから
の信号P₁₃と共にAND回路４５に送られる。AND
回路４５の出力信号はOR回路４６の１つの入力
に印加される。OR回路４６のもう１つの入力
は、レジスタ３１に記憶されているアドレスから
減らされる別の数値（例えば、第３図に示されて
いる数字２）を記憶するための記憶素子４７を有
する制御回路網を仲だちとして送られて来る。素
子４７の出力信号はAND回路４８の１つの入力
に印加される。OR回路４９が配設されていて、
その出力信号はAND回路４８のもう一方の入力
に加えられる。OR回路４９の入力信号はシーク
エンサー１４Ｓから送られて来るが、図では２つ
の信号P₆及びP₁₁で示されている。AND回路４８
の出力信号はOR回路４６に対してもう１つの入
力信号として印加される。OR回路４６の出力は
減数レジスタ５０のプリセツト入力に送られる。
その場合、減数レジスタ５０は装置４４または装
置４７に記憶されている数を記憶して別の処理を
行う。減数レジスタ５０の出力信号は減算器５１
に送られる。減算器５１のもう１つの入力はアド
レス・レジスタ３１の出力部から送られて来る。
アドレス・レジスタ３１から送られるアドレスの
数値は減数レジスタ５０に記憶され、ここで減ら
されて差レジスタ５２に印加並びに記憶される。
差レジスタ５２で発生した信号はAND回路５３
に送られる。AND回路５３のもう１つの入力信
号はOR回路５４から送られて来る。OR回路５４
に印加される２つの信号は中央棒線ロケータ・シ
ークエンサー１４Ｓから送られて来るものであつ
て、図では２つの信号P₈及びP₁₅で示されてい
る。AND回路５３の出力信号はOR回路４３にも
う１つの入力信号として印加されるが、その結果
記憶アドレス・レジスタ３１に対するアドレスの
プリセツトがなされる。即ち、29−26＝３とな
る。 記憶アドレス・レジスタ３１の増分入力はOR
回路５５の出力信号によつて制御される。該OR
回路５５は中央棒線ロケータ・シークエンサー１
４Ｓからの信号S₁，S₂、及びS₃を受け、アドレ
ス・レジスタ３１に記憶されているアドレスを
順々に増分（incrementing）する。 第３図の左側には中央棒線比検知器１４Ｄが示
されている。比検知器１４Ｄは比計算機１５から
の所要比の対数を表わす信号を受ける。この対数
信号はログ比レジスタ５６に印加並びに記憶され
る。該ログ比の数値を使用して読取り専用記憶装
置に記憶されている変換表をアドレスする。該記
憶装置は図では装置５７、並びにROM Ｅで示さ
れている。該装置５７は表のデータを記憶して、
計算済みの対数比を10進数システムまたはその他
の好便な数システムの数値に変換する。ここでは
本発明を理解し易くするために、該変換は10進数
システムで行われるものと仮定することにする。
このようなわけで、ROM Ｅ、即ち装置５７に印
加され且つ比の対数を表わす対数比信号は、計算
済み比を表わす数値信号に変換される。読取り専
用記憶装置ROM Ｅ５７から読出された比を表わ
す数値信号は、一対のAND回路５８，５９に送
られる。装置５７の出力信号は、AND回路５９
に対しては否定回路６０を介してその１つの入力
として印加され、一方AND回路５８に対しては
修正されない状態で直接印加される。これら２つ
のAND回路５８，５９の各々のもう１つの入力
信号は、中央棒線ロケータ・シークエンサー１４
Ｓから送られる同じ信号P₂である。２つのAND
回路５８，５９の出力信号双方共サイクル・カウ
ンタ６１に送られてこれを制御するようになつて
いる。但し、AND回路５８の出力信号はサイク
ル・カウンタ６１の増分入力部に直接送られる
が、AND回路５９の出力信号の方は一旦OR回路
６２の入力として印加されるようになつている。
OR回路６２の出力はサイクル・カウンタ６１の
リセツト入力に直接加えられる。OR回路６２に
印加されるもう１つの入力信号はAND回路６３
から送られて来る。AND回路６３は、シークエ
ンサー１４Ｓから発生される信号P₁及びP₈に応答
するOR回路６４を介して制御される。更に、
AND回路６３に対しては、再試行カウンタ装置
１４Ｃから発生される奇偶ビツト信号がもう１つ
の入力として印加される。 サイクル・カウンタ６１の出力はサイクル・カ
ウンタ解読回路網６５に送られ、ここでカウンタ
６１のカウントの10進値が信号化される。回路網
６５の出力信号は、シークエンサー１４Ｓからの
信号P₄と共にAND回路６６に対して１つの入力
として印加される。AND回路６６の出力信号
は、図に示されているように、シークエンサー１
４ＳのP₉プリセツト位置に直接印加される。 再試行カウンタ１４Ｃには再試行２進カウンタ
６７が含まれている。該２進カウンタ６７は、シ
ステムが中央棒線パターンを記憶装置内で位置指
定し且つその結果を記憶するために行つた試行数
をカウントする。再試行カウンタ６７は、変換器
１２からの信号M₅によつてその入力部Ｒでリセ
ツトされる。カウンタ６７の増分入力部はシーク
エンサー１４Ｓからの信号P₃に応答する。カウン
タ６７の奇偶信号はANDゲート６３に送られ、
既述のように、サイクル・カウンタ６１を制御す
る。再試行カウンタ６７に記憶されたカウントは
再試行解読回路６８に直接送られて、該カウンタ
６７の数え上げに応じて該カウンタ６７で発生し
た出力信号を解読する。回路６８はまたシークエ
ンサー１４Ｓからの信号P₅に応答するようになつ
ている。回路６８は、記憶装置１３内での中央棒
線パターンの位置指定の試みが10回行われた後、
即ち第10回目の試行終了後は読取りが打切られる
ように構成並びに定義されている。従つて回路６
８からの出力信号はそのように図示されている。
妥当な記号であつても記憶装置の容量を越える場
合もあるから、この値については選択を行う必要
がある。 記憶装置１３内における標準中央棒線パターン
の位置の探索を考える場合、始めに次のように仮
定する。即ち、ラベル１０の読取りに際して、ラ
ベル１０上のUPC記号に与えられた保護棒線以
前には変位は発生せず、従つて該中央棒線パター
ンは記憶装置１３内ではアドレス27―31に記憶さ
れるものと仮定する。第１記憶位置φには常に１
本の棒線である１つのモジユールの測定値が含ま
れ、従つて該記憶装置１３内の偶数アドレスは全
て棒線測定値を記憶している。この記憶構成は第
３Ａ図に示されており、この図では、中央棒線パ
ターンのコード化モジユールは、妥当な中央棒線
パターンを決定する解読比と共にＡ，Ｂ，Ｃ、及
びＤで示されている。このようなわけで、記憶装
置１３における中央棒線パターンの位置の探索は
常にアドレス27から始まる。万一走査中に記憶装
置１３内に無関係なデータが記憶されている場合
は、記憶位置が移動し、従つて該パターンの位置
指定をする初期試行は失敗に帰することは当然理
解できる所である。この開始アドレスは装置３７
に記憶されていて、アドレス位置27―31に記憶さ
れているデータを検査して、既知の中央棒線幅比
が中央棒線パターンの位置を記憶装置１３内に明
確に指定できる記憶済みデータで満足されるか否
かを決定する。２つの比（Ａ＋Ｂ／Ｃ＋Ｄ）及び（Ｂ＋
Ｃ／Ｄ＋Ｅ） が双方共１である場合は、妥当な棒線パターンの
位置指定が行われる。 表 順 序 機 能 P₁ 記憶アドレス・レジスタ３１に
開始アドレスをロードする。 S₁ Ａレジスタをロードし、記憶ア
ドレス・レジスタ３１を増分す
る（increment）。 S₂ Ｂレジスタをロードし、記憶ア
ドレス・レジスタ３１を増分す
る。 S₃ Ｃレジスタをロードし、記憶ア
ドレス・レジスタ３１を増分す
る。 S₄ Ｄレジスタにロードする。 S₅ Ａレジスタの内容を選択してＢ
レジスタの内容に加える。 S₆ log（Ａ＋Ｂ）をＥレジスタにロ
ードする。 S₇ Ｃレジスタの内容を選択してＤ
レジスタの内容に加える。 S₈ log（Ｃ＋Ｄ）をＦレジスタにロ
ードする。 S₉ Ｅレジスタの内容からＦレジス
タの内容を引く。 P₂ logの結果が１の場合はサイク
ル・カウンタ６１を増分し、１
でない場合はカウンタ６１をリ
セツトする。 P₃ 再試行カウンタ６７を増分す
る。 P₄ サイクル・カウンタ６１が２を
信号したら、順序P₉まで飛越
す。 P₅ 再試行カウンタ６７が10を信号
したら、読取りを打切る。 P₆ 減数レジスタ５０に数２をロー
ドする。 P₇ 記憶アドレス・レジスタ３１の
内容から減数レジスタ５０の内
容を引く。 P₈ 差レジスタ５２の内容を記憶ア
ドレス・レジスタ３１にロード
する。再試行カウンタ６７が
「偶数」ビツトを信号する場合
はサイクル・カウンタ６１をリ
セツトする。ステツプS₁に飛越
す。 P₉ Ｂレジスタの内容を選択してＣ
レジスタの内容に加える。 P₁₀ log（Ｂ＋Ｃ）をＥレジスタに記
憶する。 P₁₁ Ｄレジスタの内容を選択してＥ
レジスタの内容に加える。減数
レジスタ５０に数２をロードす
る。 P₁₂ log（Ｄ＋Ｅ）をレジスタＦにロ
ードする。記憶アドレス・レジ
スタ３１の内容から減数レジス
タ５０の内容を引く。 P₁₃ Ｅレジスタの内容からＦレジス
タの内容を引く。減数レジスタ
５０に数26をロードする。 P₁₄ 修正値レジスタ１００（第５図
参照）にロードする。記憶アド
レス・レジスタ３１の内容から
減数レジスタ５０の内容を引
く。 P₁₅ 差レジスタ５２の内容を記憶ア
ドレス・レジスタ３１に記憶す
る。解読器１６に飛越す。 表では、記憶装置内において中央棒線パター
ンの位置指定をするためのステツプ・バイ・ステ
ツプ順序が示されており、次にこれについて説明
する。 記憶装置１３において記憶済み中央棒線データ
の正しいアドレスを探索する際に発生する事象の
基本的順序では、まず、記憶アドレス27から始ま
るステツプP₁で、モジユールＡ，Ｂ，Ｃ及びＤに
対する値が記憶装置１３から読出される。第１の
比（Ａ＋Ｂ／Ｃ＋Ｄ）は比計算機１５で計算され、更に
中 央棒線比検知器１４Ｄで処理される。この比が１
であると決定された場合は、サイクル・カウンタ
６１が時間P₂において増分される。時間P₃では、
再試行カウンタ６７が増分されて解読試行の完了
を記録する。次の順序では、記憶装置１３に記憶
されていてアドレス28から始まつてアドレス31ま
での情報、即ちモジユールＡ，Ｂ，Ｃ及びＤを表
わすデータの新しい組が記憶装置１３から読出さ
れる。これは、まず、開始アドレスを順次ステツ
プP₆乃至P₈を介して修正し、次に該データを検索
し、更にその比をステツプP₉乃至P₁₃を介して計
算することによつて達成される。

【表】 表では、レジスタ３１の記憶アドレスと表
が関連付けられていると同時に、中央棒線パター
ンが第１試行で記憶装置内に位置指定される際の
表に詳述されている操作順序中のサイクル・カ
ウンタ６１及び再試行カウンタ６７のカウントが
示されている。 この新データに対しては、比（Ｂ＋Ｃ／Ｄ＋Ｅ）の計
算 が行われ、この比が１であると決定した場合は、
サイクル・カウンタ６１が増分される。その上、
再試行カウンタ６７が再び増分される。この場
合、サイクル・カウンタ６１はカウント２を信号
しなければならず、また解読回路網６５は10進数
値２を信号する。この状態は時間P₄で確認され、
その結果ANDゲート６６から発生された信号に
よつてシークエンサーの位置がP₉にプリセツトさ
れる。時間P₉では、後に述べるように、記録用な
いし印刷用修正因子の計算が行われる。 中央棒線ロケータ１４の作動に関する上記説明
では、中央棒線パターンを最初に示したアドレス
位置27―31に指定するのに２回の試行しか必要で
はない、と仮定している。該中央棒線位置指定に
おける上記２度の試行のいずれかにおいて比１が
算出されなかつた場合には、値が１である２つの
連続比が検知されるまで探索を繰り返さなければ
ならない。この試行中は、各試行ごとに再試行カ
ウンタ６７は増分され、試行数が10に達すると、
第３図に示されているように、妥当なラベルが記
憶装置１３の容量を越えたものと見做され、従つ
て読取りは打切られる。更に、サイクル・カウン
タ６１が２まで数え上げられず、而も、再試行カ
ウンタ６７がANDゲート６３に対して「偶数」
出力信号を発生した場合には、サイクル・カウン
タ６１は時間P₈においてOR回路６２からの信号
によつてリセツトされる、ことに留意すべきであ
る。これによつて次のことが確認される。つま
り、値１の２つの連続比は常に空白部から始まつ
ており、これが妥当な中央棒線パターンを検知す
るための条件を満足させる１つの必要条件であ
る。 この時点では、表に示されている中央棒線情
報の記憶位置を指定する中央棒線ロケータ１４の
詳細なステツプ・バイ・ステツプ操作において
は、ステツプS₁―S₉並びにP₉―P₁₃で示されてい
る。諸ステツプは比計算機１５内で処理されてい
ることを理解しておく必要がある。これらのステ
ツプでは、モジユールＡ，Ｂ，Ｃ，Ｄ及びＥを内
蔵している記憶装置１３のアドレス位置に関する
情報が得られると同時に、比検知器１４Ｄの対数
レジスタ５６に印加される対数比信号の計算が行
われる。これらの順次操作については比計算機１
５の作動と共に説明する。 表には、中央棒線パターンが最初の試行にお
いて位置指定される際の中央棒線位置指定手続中
のサイクル・カウンタ６１及び再試行カウンタ６
７のカウントが記録されている。この表は、表
に示されているシークエンサーの詳細な操作に対
応している。表に示されているステツプ・バ
イ・ステツプ順序を辿つて行くと、表に示され
ている操作と表に示されている値の間に対応関
係があることが判る。表の順序P₆では、減数レ
ジスタ５０は装置４７からの10進数値２をロード
されることが判る。この値は、最後の情報が得ら
れる記憶位置のアドレスから減算される。記憶装
置１３からＡ，Ｂ，Ｃ、及びＤの値を得るステツ
プを辿つて行くと、順序時間S₄では問合せられた
最終記憶位置は数30であつたことを想起された
い。従つて、順序時間P₈で数２が記憶位置30から
引かれた場合、識別される記憶アドレスは28で、
これは表に示されているものと対応している。
次に、アドレス28は、中央棒線パターンを識別す
る第１試行の第２サイクルの開始アドレスを識別
し、情報はアドレス28―31から得られる。この情
報は、表の順序P₈，S₁―S₃に対応する表のス
テツプP₉乃至P₁₂の順序を介して得られる。この
間隔後、順序P₁₃では、装置４４に記憶されてい
る数26は減数レジスタ５０に送り込まれる。順序
P₁₄では、数26は記憶装置が指示している記憶ア
ドレス、即ち29から減算され、その結果、順序
P₁₄では、レジスタ３１に記憶される新記憶アド
レスは記憶位置３を示すことになる。なお、表
を参照されたい。もちろん、この数３は、解読さ
れる第１文字のモジユールＡが存在している記憶
位置である。この記憶位置が順序P₁₅で識別され
た後は、表から判るように、本システムの制御
は文字解読器１６に移される。文字解読器１６は
記憶位置３から記憶されたデータを解読し始め、
順次前進して行く。 中央棒線比読取専用記憶装置５７の内容は第３
Ｂ図に示されている通りであることに注目された
い。このROM Ｅに記憶されている比の対数は、
マイナス１、０、あるいはプラス１の値を取るこ
とができるから、如何なる量子化エラーをも考慮
に入れることができる。このROM Ｅを使用し
て、これに印加された対数比信号を比の10進数に
変換する。第３Ａ図に定義並びに記録されている
ように、結果として構成される比の出力信号は、
比１、あるいは１以外の比を表わす。 記憶装置における中央棒線パターン探索につい
ての理解を完全なものにするために、表、及
びが挿入されていて、これによつて、中央棒線
パターンが第１試行に際して記憶装置１３内に指
定されていなかつた場合のレジスタ３１の記憶ア
ドレスとサイクル・カウンタ６１及び再試行カウ
ンタ６７のカウントを関連付けている。

【表】 表には、解読失敗後の第１再試行のレジスタ
３１の値が記載されている。この新しい試行は記
憶装置内のアドレス位置29から始まり、表に示
されているのと同じ順序に従つて行われている。
「再試行」手順の開始時におけるカウンタ６１及
び６７のカウントは、双方共２である。時間P₁で
は、ANDゲート６３に信号が印加される結果、
サイクル・カウンタはゼロにリセツトされる。こ
のP₁信号によつて、ORゲート６４の出力信号は
ANDゲート６３に印加され、また再試行カウン
タ６７からは偶数ビツト(2)信号が発生する。この
場合、操作の順序は、表の順次操作に基ずいて
アドレス位置29乃至32から検索されたデータから
始まる。サイクル・カウンタ６１は、時間P₂では
第１探索サイクル中に１に数え上げられ、また同
じ時間P₂の第２サイクル中にもう一度数え上げら
れる。第１サイクル中の時間P₃では、再試行カウ
ンタ６７は３に数え上げられ、第２サイクル中の
時間P₃では再び数え上げられて４となる。既述の
ように、時間P₁₂では、アドレス・レジスタ３１
の位置から２が引かれ、時間P₁₃後は、26が引か
れた。従つて、アドレス・レジスタ３１は、時間
P₁₄で次の解読試行を開始させるアドレス５を示
している。

【表】 ｜
P8 29 0 2
表には、第１試行中、第１サイクルでは１で
はない中央棒線パターンが生じ、第２サイクルで
１であるパターンが生じた場合のレジスタ３１の
アドレス値が示されている。従つて、この表は、
前述の例外はあるものの、表に対応している。
サイクル・カウンタ６１は新試行の第２サイクル
中時間P₂で１に数え上げられるだけである。表
を参照すれば、再試行カウンタ６７がANDゲー
ト６３に対して偶数ビツト信号を発生する場合
は、時間P₈でサイクル・カウンタ６１がリセツト
されることが判る。これはこのような条件下では
真であるから、カウンタ６１は時間P₈ではゼロに
リセツトされる。記憶装置内にはまだ妥当な中央
棒線パターンが指定されていないから、順序はS₁
から始まる。表を参照されたい。今や、妥当な
中央棒線パターンの探索は記憶アドレス29から始
まり、再試行カウンタは２である。

【表】 ｜
P8 29 0 2
表には、サイクルの関係が逆になつているこ
とを除けば、表のアドレス・レジスタの値と同
じ値が示されている。つまり、表には、妥当な
中央棒線パターンの位置指定をするための試行が
第１サイクルでは１となり、第２サイクルでは１
とはならないような場合のアドレス位置指定が示
されている。このように仮定された条件中は、サ
イクル・カウンタ６１は時間P₂では第１サイクル
中においてのみ数え上げられる。表に示されて
いるように、時間P₂の第２サイクル中では、サイ
クル・カウンタはゼロにリセツトされる。この試
行が完了した後では、探索は記憶位置29から繰り
返され、再試行カウンタは２を記録する。 さて再び表について説明すると、時間P₄で、
既に妥当中央棒線パターンが記憶位置に指定され
ている場合には、順序は時間P₉にスキツプするこ
とが判る。時間P₉では、記録用または印刷用許容
差修正因字の計算が始まる。時間P₄ではANDゲ
ート６６からの出力信号がシークエンサー１４Ｓ
に印加されるから、シークエンサー１４ＳはP₉に
プリセツトされる。この信号の発生原因は、解読
回路網６５が時間P₄で読出される「２」信号を
ANDゲート６６に印加するためである。 次に、時間P₉では、妥当な探索を生じる位置指
定に基ずくステツプS₁で示されたアドレス位置に
記憶された幅測定値に基ずいて、修正計算が始ま
る。これが第１試行で発生する場合は、例えば、
アドレス位置は27である。この計算は、モジユー
ルＢ，Ｃ及びＤに対してステツプP₁₀乃至P₁₂の間
中続けられる。この計算は比計算機１５で行われ
るようになつており、次にこれに関して説明す
る。結果として算出される文字修正値は、後述の
解読手順中に使用される文字解読器１６の修正値
レジスタ１００に記憶される。 さて、第４図に関して、比計算機１５の一般機
構について説明する。比計算機１５は中央棒線ロ
ケータ１４及び文字解読器１６の双方と連動して
使用される。比計算機１５は記憶装置１３から読
出されるデータに基ずいて作動し、所要の比計算
を実施して中央棒線ロケータ１４か文字解読器１
６のいずれかで使用される所要比の対数である出
力信号を発生する。記憶装置１３から読出され且
つ比計算機１５で処理されるデータは、ある文字
のモジユールＡ，Ｂ，Ｃ及びＤに対する被測定値
を表わす幅測定値である。このＡ，Ｂ，Ｃ及びＤ
データは、記憶装置１３から読出されて比計算機
１５内の個別の記憶レジスタＡ，Ｂ，Ｃ及びＤに
記憶される。レジスタに記憶されるデータ・モジ
ユールは、レジスタから読出されるデータの形で
識別される。従つて、Ａモジユール測定値はＡレ
ジスタに記憶され、Ｂモジユール測定値はＢレジ
スタに記憶される。同様に、Ｃモジユール測定値
はＣレジスタに、Ｄモジユール測定値はＤレジス
タに記憶される。レジスタＡ，Ｂ，Ｃ及びＤの
各々は、それぞれAND回路７０，７１，７２及
び７３で示されている個別のAND回路で制御さ
れる入力部を有しており、それらは第４図では左
か右に順に配列されている。記憶装置１３からの
データは、並列回路関係でAND回路７０乃至７
３の各々に結合される。つまり、これらのAND
回路の各々の１つの入力として印加される。
AND回路７０は、シークエンサー１４Ｓからの
信号S₁によつて起動されてＡモジユール測定値を
記憶する。同様に、信号S₂，S₃及びS₄は、それぞ
れ各ANDゲート７１，７２及び７３を起動す
る。 レジスタＡ―Ｄの出力回路は、１つまたは２つ
のANDゲートによつて制御される。Ａレジスタ
の出力回路は、１つの２入力式ANDゲート７４
で制御され、Ｂレジスタの出力回路は２つの入力
式ANDゲート７５及び７６で制御される。同様
に、Ｃレジスタの出力は１つのANDゲート７７
で制御され、Ｄレジスタは一対のANDゲート７
８及び７９で制御される。Ａレジスタに接続する
ANDゲート７４の第２入力は、ORゲート８０か
ら発生される出力信号である。ORゲート８０は
入力信号S₅，S₁₁，S₁₇A及びP₉に応答する。これ
らの信号は、Ａレジスタに記憶されていて且つ更
に比計算機１５で処理されるデータを読出すため
の出力信号をOR回路８０から発生させる。同様
に、ORゲート８１は、Ｂレジスタと連動する
ANDゲート７５の入力信号の一方を制御する。
ORゲート８１は順次信号S₁₃，S₁₉B及びP₁₁に応
答する。Ｂレジスタの出力信号は、並列回路関係
でANDゲート７５及び７６の双方にその１つの
入力の形で印加される。ANDゲート７６の別の
入力は、シークエンサー１４Ｓからの信号S₅であ
る。ORゲート８２はANDゲート７７に対してそ
の入力信号の一方を提供して、Ｃレジスタから情
報の読出しを行わせる。ORゲート８２は、シー
クエンサー信号S₇，S₁₃，Ｓ_17C及びP₉に応答す
る。シークエンサー信号S₇はＤレジスタのデータ
転送をANDゲート７８を介して制御する。Ｄレ
ジスタ・データは、ANDゲート７８及び７９の
双方に並列に印加される。OR回路８３は、AND
ゲート７９の第２入力の入力信号を制御する。
ORゲート８３はシークエンサー信号S₁₁，Ｓ_19D
及びP₁₁に応答する。記録済み記号を解読するの
に多数回の試行が必要であるから、レジスタＡ，
Ｂ，Ｃ及びＤ（並びに記憶装置１３）に記憶され
ているデータは破壊読出しは行われないようにな
つている。これらのレジスタに記憶されている生
測定データは、比計算機１５内での処理を目的と
してのみ読出される。レジスタＡ，Ｂ，Ｃ及びＤ
に記憶されているデータは、２入力式２進加算器
８４に加えられる。加算器８４の入力の一方は
ORゲート８５で制御され、他方はORゲート８６
で制御される。ORゲート８５は、AND回路７
４，７５及び７８からの出力信号に応答する。
ORゲート８６は、AND回路７６，７７及び７９
の出力信号に応答する。加算器８４の出力信号
は、これに印加された２つのモジユールの幅測定
値の線形和、つまりORゲート８５及び８６によ
つてこれに印加された信号の和を表わしている。 加算器８４の出力信号を使用して、第４図で
ROM Ａで示されている読取専用記憶装置に記憶
されているテーブルをアドレスする。ROM Ａに
記憶されているデータは変換テーブルであつて、
線形和信号を２進コード化10進数、即ち和信号を
当該和信号の対数値である２進コード化10進数に
変換する。該対数の底を選択する方法は、本願と
同じ譲受人に譲渡されたアメリカ合衆国特許出願
第638056号（昭和51年特許願第147050号）に開示
されている。上記出願の内容は参照として本明細
書中に組込まれており、また、本発明を理解する
上で必要とあれば、上記アメリカ合衆国特許出願
第638056号の開示内容に頼ることも可能である。
さて、上記和信号は、ROM Ａの読出しを行うた
めのアドレス信号として使用される。ROM Ａか
ら読出された信号は、ROM Ａからの２進コード
化出力信号を受信するように接続されている対数
レジスタ８７に記憶される。レジスタ８７は８ビ
ツト容量を有しており、第４図では、各各が４ビ
ツトを有する左半体及び右半体から成るように示
されている。該レジスタの右半体は２進ビツト2⁰
乃至2³を記憶し、一方左半体は２進ビツト2⁴乃至
2⁷を記憶する。

【表】 カウンタ２８に対して選択された最小線形値が
７であつたことを想起されたい。従つて、表で
は７より下の値は考慮に入れる必要がない。表
に示された対数値はゼロから任意に始まり、値15
に達した後ではゼロから再び始まる。修正因子を
計算する場合は、比Ａ／ＢまたはＣ／Ｄは、
（Ａ＋φ）／Ｂ＋φ及び（Ｃ＋φ）／Ｄ＋φの形で計算
される。 対数レジスタ８７の２つの部分の出力信号は、
一対のANDゲート８８及び８９を介して更に処
理できるように制御される。レジスタ８７の左側
部の出力信号はANDゲート８８にその１入力と
して加えられ、右側部の出力信号はANDゲート
８９にその１入力の形で加えられる。ANDゲー
ト８８及び８９に加えられる入力信号から成る４
つのビツトは表に記録されている10進数値を表
わす。ORゲート９０はANDゲート８８のもう１
つの入力を制御する。このゲート９０は、S₆，
S₈，S₁₂，S₁₄，S₁₈及びS₂₀で図示されているシー
クエンサー１４Ｓからの信号に応答する。同様
に、ORゲート９１はANDゲート８９のもう１つ
の入力を制御する。このゲート９１はシークエン
サー信号P₁₀及びP₁₂に応答する。ANDゲート８８
及び８９の出力信号は、これらに接続されている
ORゲート９２によつて制御される。ORゲート９
２の出力信号は、並列回路関係にある一対の
ANDゲート９３及び９４に加えられる。ANDゲ
ート９３のもう１つの入力はOR回路９５によつ
て制御される。このOR回路９５はシークエンサ
ー信号S₆，S₁₂，S₁₈及びP₁₀に応答する。AND回
路９４のもう１つの入力はORゲート９６によつ
て制御される。該ORゲート９６は、信号S₈，
S₁₄，S₂₀及びP₁₂に応答する。AND回路９３及び
９４は、それぞれ独立した対数レジスタＥ及びＦ
に送り込まれるデータを制御する。レジスタＥ及
びＦは、それぞれ、４ビツト・レジスタであつ
て、例えば和Ａ＋Ｂの対数のような被測定幅の和
の対数の値を記憶する。レジスタＥ及びＦは、そ
れぞれ自からの出力回路を有していて、その内容
を減算器９７に転送できるように接続されてい
る。減算器９７はレジスタＥ及びＦに記憶されて
いる２つの和の対数の減算を行い、即ち、レジス
タＦの値をレジスタＥの値から引き、次に所要の
比信号の対数である出力信号を発生する。減算器
９７は、ORゲート９８の制御下で使用可能状態
となる。このORゲート９８はシークエンサー信
号S₉，S₁₅，S₂₁及びP₁₃に応答する。減算器９７
の出力信号は、比計算機１５の使用に応じて中央
棒線ロケータ１４あるいは文字解読器１６に印加
される。 さて、比計算機１５の上記構造を念頭に置いた
上で、その操作原理を更に説明する。モジユール
Ａ，Ｂ，Ｃ及びＤを表わす記憶装置１３からの情
報は、前記表に示されている順次信号S₁，S₂，
S₃及びS₄の発生に応答して対応のモジユール・レ
ジスタに送り込まれる。一且、Ａ，Ｂ，Ｃ及びＤ
データの全てがレジスタに送り込まれると、順序
作業は表に示されているように連続的に実施さ
れるから、Ａデータ及びＢデータが加算器８４に
加えられてこれらの被測定幅の線形和が得られ
る。このような結果が得られるのは、順序信号S₅
が発生してORゲート８０にその１入力の形で印
加され、ANDゲート７４及びORゲート８５を介
してＡレジスタの読出しが実施されるためであ
る。この同じ順序信号S₅によつてＢレジスタ・デ
ータがANDゲート７６及びORゲート８６を介し
て加算器８４に転送される。加算器８４から得ら
れる線形和はROM Ａをアドレスして該和の対数
値を読出す。この和はレジスタ８７に記憶され
る。表に示されているように、このデータは順
序信号S₆の発生と同時にＥレジスタへと転送され
る。即ち、信号S₆はANDゲート８８の入力信号
となつてこれを起動し、該データをレジスタ８７
の左半体からORゲート９２及びANDゲート９３
を介してＥレジスタに転送させる。ANDゲート
９３は、ORゲート９２の出力信号並びにORゲー
ト９５の出力信号に応答し、またORゲート９５
はその入力部での信号S₆の受信に応答して出力信
号を発生する、ということに留意されたい。 表に示されている次の順序は信号S₇の発生で
あり、この信号はORゲート８２、ANDゲート７
７及びORゲート８６を介して働き、「Ｃ」データ
を加算器８４に加える。同時に、信号S₇はまたＤ
データをＤレジスタからAND回路７８及びOR回
路８６を介して加算器８４のもう１つの入力に転
送する。同様に、このデータは加算器８４から
ROM Ａ及び対数レジスタ８７を介してＦレジス
タに転送される。順序信号S₈は、表に示されて
いるように、Ｃ及びＤデータの和の対数値を
ANDゲート８８、ORゲート９２及びANDゲート
９４を介して転送する。この結果が生じるのは、
信号S₈がORゲート９０及び９６に印加されて、
ANDゲート８８及び９４を起動するためであ
る。このようにして、順序操作内の時間S₉では、
減算器９７が起動されてＦレジスタ内のデータを
Ｅレジスタのデータから引き、所要の対数比信号
を発生する。 さて、第５図に関して、文字解読器１６の一般
機構について説明する。文字解読器１６は、既述
のように、比計算機１５と連動するようになつて
おり、該比計算機から計算済み対数比であつて且
つ解読器１６用に対数比レジスタ１０１に記憶さ
れている出力信号を受信する。ここで、中央棒線
パターンを位置指定する際の比計算機１５の作業
中、印刷エラー修正値もまた計算されて該文字解
読器に転送されたことを想起されたい。この値は
解読器１６用の修正値レジスタ１００に記憶され
ているものと仮定する。修正値レジスタ１００
は、ANDゲート１０２に制御されてその中に加
えられた修正値を記憶している。このANDゲー
トはレジスタ１００の入力を制御すると同時に、
その入力が対数比レジスタ１０１の出力並びに第
３図のシークエンサー１４Ｓからの信号P₁₄に接
続している。 表 順 序 機 能 S₁ Ａレジスタを記憶し、レジスタ３１の
記憶アドレスを増分する。 S₂ Ｂレジスタを記憶し、レジスタ３１の
記憶アドレスを増分する。 S₃ Ｃレジスタを記憶し、レジスタ３１の
記憶アドレスを増分する。 S₄ Ｄレジスタを記憶し、レジスタ３１の
記憶アドレスを増分する。 S₅ Ａレジスタの内容を選択し、この内容
を加算器８４でＢレジスタの内容に加
える。 順 序 機 能 S₆ log（Ａ＋Ｂ）をＥレジスタに記憶す
る。 S₇ Ｃレジスタの内容を選択し、この内容
を加算器８４でＤレジスタの内容に加
える。 S₈ log（Ｃ＋Ｄ）をＦレジスタに記憶す
る。 S₉ 加算器９７でＦレジスタの内容をＥレ
ジスタの内容から引く。 S₁₀ log （Ａ＋Ｂ／Ｃ＋Ｄ）をROM Ｂで翻訳し、その結果をR₁レ
ジ スタに記憶する。 S₁₁ Ａレジスタの内容を選択し、それを加
算器８４でＤレジスタの内容に加え
る。 S₁₂ log（Ａ＋Ｄ）をＥレジスタに記憶す
る。 S₁₃ Ｂレジスタの内容を選択し、それをＣ
レジスタの内容に加える。 S₁₄ log（Ｂ＋Ｃ）をＦレジスタに記憶す
る。 S₁₅ 減算器９７でＦレジスタの内容をＥレ
ジスタの内容から引く。 S₁₆ log Ａ＋Ｂ／Ｃ＋ＤをROM Ｂで翻訳し、その結果をR₂レジス タに記憶する。 順 序 機 能 S₁₇ R₁レジスタが１なら、Ａレジスタ（第
４図）の内容を選択し、R₁レジスタ
が２なら、Ｃレジスタ（第４図）の内
容を選択する。 S₁₈ log（ＡまたはＣ）の値をＥレジスタ
（第４図）に記憶する。 S₁₉ R₁が１なら、Ｂレジスタ（第４図）の
内容を選択し、R₁が２なら、Ｄレジ
スタ（第４図）の内容を選択する。 S₂₀ log（ＢまたはＤ）の値をＦレジスタに
記憶する。 S₂₁ 減算器９７でＦレジスタの内容をＥレ
ジスタの内容から引く。 S₂₂ 許容差修正値をlogＡ／ＢまたはＣ／Ｄ と加算器１０８または減算器１１２で
組合せる。 S₂₃ 解読された文字を妥当性検査素子１７
に転送する。 S₂₄ 文字カウンタ１２３を増分し、当該順
序を再スタートする。 ROM Ａに記憶されているテーブルは、ラベル
上にUPC記号を印刷することなどに起因する文
字修正をも含むものである。従つて、修正値の比
計算機１５での計算は、妥当中央棒線パターンの
位置指定後、記号の文字の解読に先立つて行われ
る。この修正値は文字解読器１６のレジスタ１０
０に記憶される。 修正値の計算は、本発明では、棒線及び空白部
に関して既知の１対１の比を有する標準パターン
を検査することによつて実行される。UPC標準
記号を解読するためには、検査される標準パター
ンは中央棒線パターン幅である。修正値を得るに
は、中央パターンの棒線と空白部の実際の即ち印
刷された比を測定すればよい。この比は、局部的
な印刷の不揃いの影響をできるだけ抑えるため、
２本の棒線と２つの空白部を含むように予め選択
されている。UPC標準記号では、該比は、２本
の中央棒線対２つの中央空白部として定義されて
いる。即ち比Ａ＋Ｃ／Ｂ＋Ｄである。公称記号の場合、
こ れらの比の値は１となる。過剰印刷された記号ま
たはラベルの場合は、それらは１より大きくな
り、また過小印刷されたラベルの場合は、１より
小さくなる。換言すれば、該比は、２本の暗棒の
幅対２本の明棒の幅として定義される。既知比、
即ち棒線及び空白部の幅は同じであるから、終結
比が１以外の場合は常に、モジユールＡ，Ｂ，Ｃ
及びＤの記憶されている測定値に修正値を組合せ
なければならない。 事象の順序における修正計算は、時間P₉におい
てレジスタＡ及びＣからの２本の中央棒線に対す
るデータの読出しから始まる。これらの幅測定値
は、時間P₉においてORゲート８０及び８２に現
れる信号P₉で読出される。それらは、それぞれ、
ANDゲート７４及びORゲート８５、ANDゲート
７７及びORゲート８６を介して加算器８４に転
送される。結果として算出された和の対数は、
ROM Ａから読出されてレジスタ８７に記憶され
る。時間P₁₀では、レジスタ８７の内容がＥレジ
スタに転送される。この結果が生じるのは、信号
P₁₀がORゲート９１及び９５に印加され、これに
応答してANDゲート８９、ORゲート９２及び
ANDゲート９３が起動されるためである。同様
に、Ｂ及びＤレジスタは、順序中の時間P₁₁で読
出される。これらの幅測定値は、信号P₁₁がORゲ
ート８１及び８３に印加される結果、加算器８４
の入力に送り込まれる。時間P₁₂では、和信号の
対数がレジスタ８７からＦレジスタに転送され
る。これは、信号P₁₂がORゲート９１及び９６に
印加されるため生じるものである。時間P₁₃で
は、信号P₁₃がORゲート９８に印加される結果、
減算器９７は使用可能状態となる。結果として生
成される修正信号の対数は、解読器１６用の修正
値レジスタ１００に記憶されて前記２次比を仲だ
ちとする解読の際に使用される。 さて、ここで、第５図に図示の解読シークエン
サー１４Ｓは中央棒線ロケータ１４専用として第
３図に示されているシークエンサー１４Ｓと同じ
ものであつて、第５図に重複されているのは、単
に解読器１６の操作原理の考察を簡略化するため
であることに留意されたい。該シークエンサー１
４Ｓは解読システムでは時分割式にすることも可
能であることは、当業者の当然理解し得る所であ
る。 対数比レジスタ１０１の出力信号は、第５図で
はROM Ｂで示されている１次比読取専用記憶装
置に加えられる。このROM Ｂは、解読処理中に
発生する１次比のための比の対数値を１次比4/
３、5/2、2/5または3/4のうちの１つを表わす数
値に変換するテーブルを記憶している。

【表】 表では、ROM Ｂのアドレスと上記のような
１次比を表わす出力データの関係が示されてい
る。つまり、ROM Ｂの出力データが「２」の場
合は、１次比は4/3であり、出力データが「１」
の場合は、１次比は3/4であることに留意された
い。 ROM Ｂから発生される出力データは、並列回
路関係で一対のAND回路１０３及び１０４に入
力される。AND回路１０３は、シークエンサー
１４Ｓからの信号S₁₀に応答してROM Ｂの出力
データを当該回路を介して転送するように働く。
このため、AND回路１０３の出力はこのデータ
を第１番目の１次比を記憶するためのR₁レジス
タに送り込む。同様に、AND回路１０４は、信
号S₁₆によつて制御されてROM Ｂ出力データを
R₂レジスタに転送する。R₂レジスタは第２番目
の１次解読比を記憶する。AND回路１０３及び
１０４の出力回路はまた、OR回路１０５に接続
されていて解読回路１０６を制御する働きをす
る。解読回路１０６は、ROM Ｂからの１次比デ
ータ信号が４の場合は、表に示されているよう
に、エラーを表示する。 レジスタR₁及びR₂の出力信号は２進化10進比
ROM Ｃに入力される。具体的には、レジスタR₁
のデータ出力信号はROM Ｃのb₂及びb₃ビツトに
入力され、レジスタR₂の出力信号はROM Ｃのb₀
及びb₁ビツトに入力される。

【表】

【表】 ROM Ｃの記憶内容は表に従つている。この
表は２つの１次比と２次比を関連付け、所要の文
字をデータ欄に示されている解読された10進数値
の形で解読し且つ該データが順方向ビツトである
かあるいは逆方向読取ビツトであるかを識別す
る。例えば、ゼロφビツトは順方向の数を示し、
ビツト１は逆方向の数を示す。順方向は、第１Ａ
図に図示の左から右への走査の意味で使われ、逆
方向は右から左への走査を意味する。右側文字及
び左側文字は双方共、左から右の走査では「順方
向」であると解読し、右から左への走査では「逆
方向」であると解読する。ROM Ｃの２進化10進
出力は、シークエンサー１４Ｓからの信号S₂₃で
制御されるAND回路１０７に入力される。AND
回路１０７の出力は、方向性ビツトを有する２進
化10進文字であつて妥当性検査回路１７に送られ
る。 容易に想起できることだが、文字解読用２次比
を算出するのに先だつて、モジユールＡ，Ｂ，Ｃ
及びＤの被測定幅に対して修正値文字の加算また
は減算を行わなければならない。ラベル１０の左
側部では、修正値は測定データに加えられ、右側
部では、修正値はこのデータから減算される。こ
のため、２進加算器１０８が配設され、該情報を
左側文字に加算する作業を行う。加算器１０８の
作動は、ANDゲート１０９で制御される。AND
ゲート１０９は「左」信号及びシークエンサー１
４Ｓからの信号S₂₂に応答して加算器１０８を起
動する。加算器１０８は対数比レジスタ１０１か
らの信号と修正値レジスタ１００からの信号を結
合し、修正されたモジユール・データ信号を導線
１１０を介してOR回路１１１に発生する。同様
に、UPC記号の右側半分に対して、減算器１１
２が配設されている。減算器１１２は、「右」信
号及びシークエンサー１４Ｓからの信号S₂₂に応
答するAND回路１１３によつて使用可能状態と
なる。減算器１１２は、対数比レジスタ１０１か
らのデータと修正値レジスタ１００からのデータ
を結合する、即ち修正信号を比信号から減算す
る。修正されたモジユール値信号は導線１１４上
に現われ、OR回路１１１に対してその第２入力
として印加される。OR回路１１１の出力信号は
２次比ROM Ｄをアドレスするように印加され
る。

【表】 ２次比ROM Ｄの内容は表XIに示されている。
ROM Ｄの出力信号は、あいまいさを解決するた
めに、比Ａ／ＢまたはＣ／Ｄが2/1または1/2であるか否
か を決定する。ROM Ｄの出力は、b₀及びb₁出力の
形で表わされている。ROM Ｄのb₀出力が１な
ら、比は2/1であり、b₀出力がゼロなら、比は1/2
である。その他の出力信号はb₁信号であつて、こ
れらは全て値２を有し解読エラーを表わす。表XI
を参照されたい。ROM Ｄのb₁出力はAND回路１
１５に対してその１つの入力として印加される。
AND回路１１５の第２入力は、素子１１６Ａか
らの出力信号によつて構成されており、該素子１
１６Ａはまた、R₂＝１又は２とも記載されてい
る。素子１１６Ａの入力信号はR₂レジスタの出
力から送られて来る。ROM Ｄのb₀出力信号は、
ROM Ｃのb₄ビツトに印加される。 如何なるあいまいさをも解決するためには、第
１番目の１次比、即ちR₁レジスタに記憶されて
いる比が3/4であるかあるいは4/3であるかによつ
て、２つの所要２次比のうちの１つを選択する必
要がある。このため、R₁レジスタの出力は、解
読用のR₁値を記憶する一対の解読レジスタ１１
６及び１１７に送られるようになつている。解読
レジスタ１１６がR₁レジスタが１であることを
信号する場合は、１次比は3/4であり、選択され
た２次比はＡ／Ｂである。解読レジスタ１１７が
R₁レジスタが２であると信号する場合は、１次
比は4/3であり、選択比はＣ／Ｄである。第１Ｃ
図を参照されたい。解読レジスタ１１６及び１１
７の出力回路は、それぞれ、ORゲート１１８に
対して入力信号となつて印加される。ORゲート
１１８の出力は、AND回路１１５に対してその
第３入力の形で加えられる。このようなわけで、
R₁が２または１であり、R₂が２または１であ
り、且つ値２のb₁信号がAND回路１１５に現れ
た場合は、該回路１１５からエラー信号が発生さ
れる。解読レジスタ１１６及び１１７の各々の出
力信号は、並列回路関係で、それぞれ個別の一対
のAND回路１１９及び１２０、並びにAND回路
１２１及び１２２に入力される。AND回路１１
９は信号S₁₇及びR₁解読信号に応答して、信号
S₁₇Aで示されている出力信号を発生する。この
出力信号は比計算機１５に送られる。同様に、
AND回路１２０のもう１つの入力は入力信号S₁₉
に応答して、比計算機１５に対して出力信号
S₁₉Bを発生する。AND回路１２１及び１２２
は、各々並列回路関係で解読レジスタ１１７の出
力信号に応答する。AND回路１２１はまたシー
クエンサー信号S₁₇にも応答して出力信号S₁₇Cを
発生する。同様に、AND回路１２２は信号S₁₉に
応答して比計算機１５に転送される信号S₁₉Dを
発生する。 文字解読装置１６は、通常、６つの左側（０−
５）文字に亘る順序でUPC記号の左右両側を解
読するから、文字６の時間から中央棒線パターン
が始まり、従つて解読が行われるであろう。この
中央パターンの解読を防ぐためには、記憶アドレ
スを５位置だけ先回りさせる。これによつて、解
読は右側の第１文字から開始される。このため、
文字カウンタ１２３が配設されていて、該カウン
タ１２３は、文字がシークエンサーからの信号
S₂₄の各々に応答して順次解読される毎に該文字
をカウントする。カウンタ１２３は解読レジスタ
１２４に出力信号を送つて、６文字が解読された
ことを知らせる。この装置１２４はまた、文字カ
ウント＝６解読とも命名されている。同様に、別
のレジスタ１２５はカウンタ１２３の第12番目の
カウントに応答して、記号が完全に解読されたこ
とを指示する。解読レジスタ１２４は信号CH₆を
発生し、トグル素子１２６をリセツトして「右」
信号を発生させる。解読レジスタ１２５の出力
は、トグル２１のリセツト端子に入力される。該
トグル２１は、第３図の中央棒線シークエンサー
１４Ｓからの信号P₁₅に応答するように接続され
たセツト端子を備えている。トグル２１は、セツ
トされると、AND回路３５に信号を送る。信号
P₁₅はまた、文字カウンタ１２３のリセツト並び
にトグルのセツトを行うようにも印加される。ト
グル１２６は、セツトされると、AND回路１０
９に「左」信号を送る。信号P₁₅はまたOR回路１
２７にも印加され、この場合、解読シークエンサ
ー１４Ｓ（第５図）をリセツトする。シークエン
サー１４Ｓは、先出のシークエンサーと同様に、
トグル２１の「セツト」状態に応答してクロツ
ク・パルスをシークエンサーのステツプ入力に印
加するAND回路３５によつて制御される。OR回
路１２７はまたAND回路１２８から入力信号を
受けて、シークエンサーをリセツトする働きもす
る。AND回路１２８は、解読レジスタ１２４か
らの信号CH₆及びシークエンサー１４Ｓからの信
号S₅に応答する。該回路１２８の出力はまたOR
回路１２９に加えられて、記憶アドレスを増分す
るための信号M₃を発生させる。この目的のた
め、OR回路１２９はまた、他の４つの位置の記
憶アドレスを増分するための順序信号S₁，S₂，S₃
及びS₄にも応答するようになつている。 さて、文字解読器１６の上記構造を念頭に置く
ことによつて、ステツプ・バイ・ステツプ操作に
ついて説明することができる。この順序操作は表
と関連させて説明する。始めに、中央棒線位置
指定順序中モジユールの測定幅を修正するための
修正値が算出されたことを想起して欲しい。この
ようなわけで、位置指定順序の時間P₁₄では、解
読器１６用ANDゲート１０２が起動され、実際
の文字解読操作の開始に先だつて、許容差修正文
字の対数がレジスタ１０１から修正値レジスタ１
００に転送された。時間P₁₅では、本システムの
制御は中央棒線ロケータ１４から文字解読器１６
に移されているから、UPC記号の文字解読が始
まる。この点に関しては、表を参照されたい。 ここでは、モジユールの測定幅を修正するため
の論理を理解して頂きたい。UPC記号の順方向
及び逆方向走査のいずれの場合でも、許容差修正
文字即ち値は、記号の左側フイールドのモジユー
ルに対してはその測定されたモジユール幅に加算
され、右側フイールドの測定幅から減算されるよ
うになつている。逆方向走査操作では、修正は逆
方向に走査された文字を反転させる前に行われ
る。この論理は、修正値が棒線／空白部比から算
出されている場合に適用される。 文字解読器１６が比計算機１５に対して従属関
係にあるから、解読の際の操作の幾つかは、中央
棒線パターンの位置指定に必要とされる操作と同
じである。この点については、表を参照された
い。このようなわけで、始めの順序ステツプS₁乃
至S₉は中央棒線ロケータ１４の操作に関して説明
したものと同じであつて、レジスタ１０１に記憶
されている解読比の所要の対数を形成する。従つ
て、順序ステツプS₉の発生後、１次比計算、即ち
logＡ＋Ｂ／Ｃ＋Ｄが比計算機１５から解読器１６に転
送さ れる。この対数信号はROM Ｂをアドレスして、
表に基ずく１次比を表わす数値出力信号を発生
させる。順序中の時間S₁₀では、ROM Ｂから読
出されたデータがR₁レジスタに記憶される。同
様に、順序ステツプS₁₁乃至S₁₆中は、比計算機１
５内で第２番目の１次比が算出され、解読器１６
のレジスタ１０１に転送される。この第２の１次
比対数信号は比Ａ＋Ｄ／Ｂ＋Ｃを表わす。時間S₁₆の終
了時 点では、ROM Ｂから読出されたデータはレジス
タR₂に記憶されている。 １次解読比が双方共発生し且つレジスタR₁及
びR₂に記憶された場合には、あいまいさを解決
するにはどの２次比を使用すべきかについての決
定がなされなければならない。なお、第１Ｃ図を
参照されたい。比Ａ／ＢまたはＣ／Ｄは、必要であると
否 とにかかわらず、各解読操作中に計算される。こ
のため、解読レジスタ１１６及び１１７の内容を
検査して、第１番目の１次比が3/4であるか、あ
るいは4/3であるかを決定する。レジスタ１１６
及び１１７に記憶されているデータは表に基ず
いている。さて、レジスタ１１６または１１７の
いずれかに記憶されているデータ信号が４（即
ち、R₁またはR₂が４）であると、「エラー」
（ERROR）信号が発生されて、本システムの制
御が中央棒線ロケータ１４に戻されることに留意
されたい。「エラー」信号はORゲート１１８によ
つて発生される。該ゲート１１８はレジスタ１１
６または１１７に記憶されている「４」を検知し
て、ANDゲート１１５に入力信号を送る。ROM
Ｄからのb₁信号が真であるのは、表XIに示されて
いるように、これが「２」を信号する場合であ
る。 この時点でエラーがない場合は、正しい２次解
読比の選択は、順序ステツプS₁₇に従つて続けら
れる。レジスタ１１６がR₁が１であることを信
号する場合、比は3/4（表）であり、従つてモ
ジユールＡが選択されるか、あるいは比計算機１
５内のＡレジスタの問合せが行われる。このた
め、解読器１６は順序ステツプS₁₇に応答して信
号S₁₇Aを発生し、比計算機１５内のＡレジスタ
の内容を読出してOR回路８０、AND回路７４、
及びOR回路８５を介して比計算機の加算器８４
に転送する。レジスタ１１７がR₁が２であるこ
とを信号する場合、比は4/3（表）であり、従
つて比計算機１５は順序S₁₇中信号S₁₇Cを受信
し、この信号S₁₇CはOR回路８２に印加されて
AND回路１２１を使用可能状態にする。この信
号によつて比計算機１５のＣレジスタのデータが
読出され、OR回路８２、AND回路７７、及び
OR回路８６を介して加算器８４に転送される。
ステツプS₁₈では、測定モジユール幅ＡまたはＣ
の対数信号が、先行選択に従つて、計算機１５の
Ｅレジスタに記憶される。順序時間S₁₉でも同じ
手続が生じ、R₁が１であるかまたは２であるか
によつて、ＢレジスタまたはＤレジスタのいずれ
かが読出されて加算器８４にデータ転送が行われ
る。ステツプS₂₀では、モジユールＢまたはＤの
合成対数信号が比計算機１５のＦレジスタに記憶
される。時間S₂₁では、Ｆレジスタの内容がＥレ
ジスタの内容から減算されて、レジスタ１０１に
比信号の対数を入力する。時間S₂₂では、レジス
タ１００に予め記憶されている許容差修正値が、
解読されるのが左側フイールド文字であるか右側
フイールド文字であるかによつて、加算また減算
される。 修正値が測定幅に加算される場合、この加算の
ための論理条件が満たされなければならない。中
央棒線位置指定順序の時間P₁₅では、トグル１２
６が「セツト」されて、真状態にある「左」信号
を発生した。この「左」信号はANDゲート１０
９に印加され、時間S₂₂の発生と同時に加算器１
０８が使用可能状態となる。対数比レジスタ１０
１の内容は修正値レジスタ１００の内容に加算さ
れ、その結果、修正されたモジユール幅信号が導
線１１０上に発生してORゲート１１１に印加さ
れる。 修正値が測定モジユール幅から減算される場合
減算のための論理条件が満たされなければならな
い。最初の順方向走査を仮定した場合、左側フイ
ールドが解読された後では、文字カウンタ１２３
は６まで数え上げられている。この６カウントは
文字６解読回路網１２４によつて解読されて、６
カウントを表わす出力信号が発生される。この出
力信号はトグル１２６のリセツト入力に加えられ
て、「真」状態にある「右」信号を発生する。こ
の「右」信号はANDゲート１１３に送られ、信
号S₂₂の入力と同時に減算器１１２が使用可能状
態となる。修正値レジスタ１００の内容は対数比
レジスタ１０１から減算され、その結果、修正モ
ジユール幅信号が導線１１４上に発生されてOR
ゲート１１１に入力される。 左側または右側のフイールドのいずれかに対す
る修正モジユール幅信号がORゲート１１１の入
力に現れた場合には、その出力信号は２次解読比
ROM Ｄをアドレスする。ROM Ｄから読出され
る信号は表XIに従つている。ROM Ｄから２次比
データが読出されると、妥当な２次比、2/1また
は1/2を表わすデータ信号がROM Ｃのビツト４
（b₄）位置に入力され、同時にR₁及びR₂レジスタ
からのデータもROM Ｃに入力される。正確に
は、R₁データはROM Ｃのb₂及びb₃位置に送ら
れ、R₂データはそのb₀及びb₁位置に送り込まれ
る。ROM Ｃの内容は表に示されているデータ
に対応する。この表のデータと文字解読器１６の
回路動作を関連させる場合、２次比値が最高位ア
ドレス・ビツト即ちROM Ｃのb₄位置に印加され
るため、あいまいさなく解読するための２次比を
必要としない文字はROM Ｃに２度現れるという
点に留意されたい。これらの文字にとつては、２
次比はいわば「無関係」ビツトであるから、無視
して構わない。 表及びに記録された値は容易に翻訳され
て、記録された文字の解読を１次比及び２次比で
表わすことができる。１次比が2/5及び3/4に解読
された場合、解読された文字はこれら２つの１次
比だけで定義される。即ち該文字は、明瞭に、表
の順方向４、及び表のアドレス１である。２
つの１次比が3/4、3/4の場合は、逆方向７、ある
いは逆方向１が生じる可能性があるから、２次比
を検査しなければならない。表を参照された
い。Ａ／Ｂの２次比が演算の結果比2/1なら、逆
方向７が解読される。同様に、２次比が1/2な
ら、逆方向１が解読されるのは明白である。 表では、順方向及び逆方向走査の双方に対す
るROM Ｃのb₀乃至b₄アドレス位置と２次比、1/
２及び2/1との関係について記載されている。表
の「アドレス」欄は２進化ビツトb₀乃至b₄に対応
する10進ビツトを表わしている。ビツトb₀乃至b₃
は、表に示されているように、妥当１次比とし
て値０、１、２または３を取る。ビツトb₄は、表
XIに示されているように、妥当２次比として１ま
たは０のいずれかを取る。表のＦ／Ｒ欄は解読
されたデータ文字が順方向ビツトであるか、逆方
向ビツトであるかを判別する。φ記号は順方向ビ
ツトを意味し、１は逆方向ビツトを意味する。 順序S₂₃では、ROM Ｃのアドレスされた記憶
位置がANDゲート１０７を仲だちとして入力さ
れて、既述のような方向性ビツトを有する２進化
10進解読済み文字を生成する。この時点で、
ANDゲート１０７の出力信号は妥当性検査回路
１７に伝送される。解読手続中で残るステツプは
S₂₄である。信号S₂₄は文字カウンタ１２３をカウ
ント12まで増分する。この12番目の文字はレジス
タ１２５内で解読され、該レジスタ１２５は
「Ｒ」出力信号を発生する。レジスタ１２５が第
12番目文字が解読されたことを信号すると、トグ
ル２１がリセツトされて、ANDゲート回路３５
を、従つて解読器シークエンサー１４Ｓを使用禁
止状態にする。この時点で、文字解読順序は再開
可能となる。 表に従つて解読された文字は、順方向走査ま
たは逆方向走査のいずれかと一致しなければなら
ない。これは、UPC標準記号処理手順指示書に
記載された奇偶検査の必要条件を十分満たすこと
になる。妥当な解読済み出力信号を発生するため
には、12の妥当な文字がなければならず、また検
査デイジツトの検孔がなされなければならない。
読取方向表示子が一致せず、検査数字試験が失敗
した場合は、制御を中央棒線ロケータ１４に戻し
て別の位置の探索を試行する。 本システムの操作原理を検討するに当り、本明
細書中ではいろいろな条件について記載して来
た。例えば、不当な解読操作の場合は本システム
の制御は中央棒線ロケータ１４に戻され、記憶装
置を再検査して妥当な中央棒線パターンを探し出
す。更に、再試行カウンタ６７が10（５回の試行
及び１試行に付２サイクル）まで数え上げられた
ら、読取りが打切られることが記載されている。
読取りを打切るその他の条件は次の通りである。 (1) ウオンド１１からのデータのいずれかが、一
緒に加算即ち和を取つた場合（Ａ＋Ｂ，Ｃ＋
Ｄ，…）にオーバフローとなるようなモジユー
ル幅測定値を発生した場合、８ビツトによつて
読取りが打切られる。 (2) 文字比、即ちＡ／ＢまたはＣ／Ｄ比のいずれ
かが表及びXIで「エラー」とマークされた領
域にある場合、表に示されている条件に加え
て読取りの打切りが実行される。 本明細書中に記載した回路素子は周知のもので
あつて一般市場で入手可能であり、従つて本シス
テムの前記記載に基ずく構成が可能なものである
ことは当業者にとつて当然理解できる所である。
説明の都合上本明細書中で繰返し述べてある要素
機能は、OS（オペレーテイング・システム）で
時分割できる単一素子で遂行することができる。 本明細書中に記載した改良は、UPC標準記号
及びその派生記号のタイプの高密度線形棒状コー
ドの読取り及び解読に関して現在の技術水準を発
展させるものであつて、解読のあいまいさを容易
に解決できると同時に、手動加速に対しての耐容
性が高く、且つ記録または印刷に対しても耐容性
を有している。本改良は、高速レーザー走査装置
並びに可搬式、電池作動形手持ち走査装置に直接
適用することができるものである。

【図面の簡単な説明】

第１図は、UPC記号またはその派生記号を手
操作式に読み取り且つ本発明を実施例するための
読取装置の概略ブロツク図、第１Ａ図はUPC標
準記号の代表例を示す図、第１Ｂ図は第１Ａ図に
示されている記号の文字構造の代表例を示す図、
第１Ｃ図は第１Ａ図の記号の文字構造の代表例で
あつて、１次及び２次解読比を示す図、第２図は
第１図のシステムで使用される線形時間・デイジ
タル変換器の概略ブロツク図、第３図は第１図の
システムで使用される中央バー・ロケータの概略
ブロツク図、第３Ａ図は、第１Ａ図に図示のタイ
プの記号用の中央バー・パターンの記憶装置にお
けるアドレス位置の概略図、第３Ｂ図は、第３図
の中央バー・ロケータで使用される読取り専用記
憶装置Ｅに記憶される情報の代表例を示す図、第
４図は第１図のシステムで使用される比計算機の
概略ブロツク図、第５図は第１図のシステムで使
用される文字解読器の概略ブロツク図である。 １０…ラベル、１１…光学式ウオンド、１２…
線形時間・デイジタル変換器、１３…RAM、１
４…中央棒線ロケータ、１４Ｄ…中央棒線比検知
器、１４Ｃ…再試行カウンタ、１４Ｍ…記憶アド
レス制御装置、１４Ｓ…中央棒線ロケータ・シー
クエンサー、１５…比計算機、１６…文字解読
機、１７…妥当性検査回路、２５…シークエンサ
ー、２６…カウント・レイト発振器、２８…８ビ
ツト・カウンタ、３１…アドレス・カウンタ及び
レジスタ、４１…次続の開始アドレス制御装置、
５０…減数レジスタ、５１…減算器、５２…差レ
ジスタ、５６…ログ比レジスタ、５７…ROM
Ｅ、６１…サイクル・カウンタ、６５…サイク
ル・カウンタ解読回路網、６７…再試行２進カウ
ンタ、６８…再試行解読回路、８７…対数レジス
タ、９７…減算器。

Claims (1)

1. 【特許請求の範囲】 １ 面上に記録された１個以上のデルタ距離コー
   ド化セグメントを解読する方法であつて、当該コ
   ード化セグメントは、各コード化文字を表わす、
   種々の幅の、互いに同一の光学特性を有するコー
   デイング・モジユールＡ，Ｃ及び該コーデイン
   グ・モジユールＡ，Ｃの光学特性とは異なる互い
   に同一の光学特性を有するコーデイング・モジユ
   ールＢ，Ｄの４個のコーデイング・モジユールが
   Ａ，Ｂ，Ｃ，Ｄの順序で配置された一定幅のグル
   ープからなり、 当該解読方法は、 コード化セグメントの各コーデイング・モジユ
   ールＡ，Ｂ，Ｃ，Ｄの幅を測定するステツプと、 デルタ距離特性を示すコーデイング・モジユー
   ルＡ，Ｂ，Ｃ，Ｄの所定の二対の幅の比（Ａ＋
   Ｂ）／（Ｃ＋Ｄ）及び（Ａ＋Ｄ）／（Ｂ＋Ｃ）を
   計算し、もつて2/5、3/4、4/3または5/2を含む一
   対の一次解読比を得るステツプと、 一次解読比が3/4及び4/3または4/3及び3/4のい
   ずれかを示すか否か、すなわち、あいまいさを含
   むか否かを決定するために当該一次解読比を検査
   するステツプと、 前記一次解読比の検査があいまいさを示す場合
   には、一次解読比の（Ａ＋Ｂ）／（Ｃ＋Ｄ）が3/
   ４ならば二次解読比Ａ／Ｂを、4/3ならば二次解読
   比Ｃ／Ｄを計算するステツプと、 前記検査によつて、一次解読比があいまいさを
   含まない場合には一対の一次解読比のみに基づい
   て、または、前記あいまいさを含む場合にはあい
   まいさを生じる一対の一次解読比及び二次解読比
   の一つに基づいて、コード化セグメントを明確に
   解読するステツプと、 からなることを特徴とするデルタ距離コード化セ
   グメントの解読方法。 ２ 面上に記録された１個以上のデルタ距離コー
   ド化セグメントを解読する方法であつて、当該コ
   ード化セグメントは、各コード化文字を表わす、
   種々の幅の、互いに同一の光学特性を有するコー
   デイング・モジユールＡ，Ｃ及び該コーデイン
   グ・モジユールＡ，Ｃの光学特性とは異なる互い
   に同一の光学特性を有するコーデイング・モジユ
   ールＢ，Ｄの４個のコーデイング・モジユールが
   Ａ，Ｂ，Ｃ，Ｄの順序で配置された一定幅の情報
   のグループと、既知比の幅を有する互いに同一の
   光学特性を有するコーデイング・モジユールＢ，
   Ｄ及び該コーデイング・モジユールＢ，Ｄの光学
   的特性とは異なる互いに同一の光学特性を有する
   コーデイング・モジユールＡ，Ｃ，Ｅの５個のコ
   ーデイング・モジユールがＡ，Ｂ，Ｃ，Ｄ，Ｅの
   順序で配置された一定幅の非情報のグループとを
   有し、 当該解読方法が、 既知比のコーデイング・モジユールＡ，Ｂ，
   Ｃ，Ｄ，Ｅを具備するコード化セグメントの各コ
   ーデイング・モジユールの幅を測定するステツプ
   と、 測定につれて、各コーデイング・モジユールの
   測定幅を記憶装置に収容するステツプと、 各コーデイング・モジユールの幅の比（Ａ＋
   Ｂ）／（Ｃ＋Ｄ）及び（Ｂ＋Ｃ）／（Ｄ＋Ｅ）が
   １に等しいことが発見されるまでこれらの比を計
   算及び検査することによつて既知比のコーデイン
   グ・モジユールＡ，Ｂ，Ｃ，Ｄ，Ｅの測定幅を記
   憶装置中に位置決めし、もつて記憶装置中の既知
   比のコーデイング・モジユールＡ，Ｂ，Ｃ，Ｄ，
   Ｅの記憶位置及び関連の情報コーデイング・モジ
   ユールＡ，Ｂ，Ｃ，Ｄの記憶位置を決定するステ
   ツプと、 比（Ａ＋Ｃ）／（Ｂ＋Ｄ）に従い、既知比のコ
   ーデイング・モジユールＡ，Ｂ，Ｃ，Ｄ，Ｅのグ
   ループの測定幅に基づく記録許容差修正因子を計
   算するステツプと、 前記計算した記録許容差修正因子に従い各コー
   デイング・モジユールの測定幅を修正するステツ
   プと、 デルタ距離特性を示す情報コーデイング・モジ
   ユールＡ，Ｂ，Ｃ，Ｄの所定の二対の幅の比（Ａ
   ＋Ｂ）／（Ｃ＋Ｄ）及び（Ａ＋Ｄ）／（Ｂ＋Ｃ）
   を計算し、もつて2/5、3/4、4/3または5/2を含む
   一対の一次解読比を得るステツプと、 一次解読比が3/4、4/3または4/3、3/4のいずれ
   かになるか否か、すなわち、あいまいさを含むか
   否かを決定するため、当該一次解読比を検査する
   ステツプと、 前記一次解読比の検査があいまいさを含む場合
   には、一次解読比の（Ａ＋Ｂ）／（Ｃ＋Ｄ）が3/
   ４ならば二次解読比Ａ／Ｂを、4/3ならば二次解読
   比Ｃ／Ｄを計算するステツプと、 前記検査によつて、一次解読比があいまいさを
   含まない場合には一対の一次解読比のみに基づい
   て、または、前記あいまいさを含む場合にはあい
   まいさを生じる一対の一次解読比及び二次解読比
   の一つに基づいて、コード化セグメントを明確に
   解読するステツプと、 からなることを特徴とするデルタ距離コード化セ
   グメントの解読方法。