JPS6239064A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に、バイポ
ーラ型半導体集積回路装置におけるベースの成極引出部
の形成方法の改良に関する。

〔従来の技術〕

一般にバイポーラ型半導体集積回路装置におけるトラン
ジスタは、ｐｎ接合分組、選択数化技術を用いた酸化映
分雌、または８重拡散を用いる方法などによって電気的
に独立した島内に形成される。

ここでは、酸化膜分離法にまってｎｐｎ　ｌ−ランジス
タを形成する方法について述べる。もちろん、これ以外
の上記各種分離法を用いる場合、さらにはｐｎｐ　）−
ランジスタについても適用できるものである。

＠５Ａ図ないし第５Ｅ図は、従来の製造方法による主要
工程段階（ζおける半導体装置の断面構造を示す図であ
る。以下、第５Ａ図〜第５Ｅ図を参照して従来の製造方
法について簡単に説明する。

第５Ａ図において、低不純物磁度のｐ型（ｐ−型）シリ
コン基板ｌにコレクタ埋込みノーとなる高不純物濃度の
ｎ型（ｎ＋型）層２が選択的に形成される。次にシリコ
ン基板１およびｎ中型層２の上にｎ−型エピタキシャル
膚８が形成される。

第６Ｂ図において、下敷酸化＠１０１および窒化［２０
１がｎ−膚８上の所定の領域に形成される。窒化［２０
１をマスクとしてチャンネルカット用のｐ型＠４のアニ
ールと同時に、窒化膜２０１をセスタとして厚い分離酸
化膜１０２が選択酸化により形成される。

第６Ｃ図において、まず選択酸化用のマスクとして用い
られた釡化腺２０１が下敷酸化膜１０１とともに除去さ
れる。次に、改めてイオン注入保護用の酸化膜１０８が
形成され、フォトレジスト族にの段階でのフォトレジス
ト族は図示せず）をマスクとして、外部ベース層となる
ｐ中型層６が形成される。さらに、上記フォトレジスト
課を除去し、改めてフォトレジスト［８０１を所定の形
状に形成し、こＯをマスクとして活性ベース層となるｐ
型ｊ−６がイオン注入法により形成される。

第５ｖ図において、フォトレジスト１ｉ１８０１が除去
され、次に一般に隣ガラス（）’５（Ｊ）であるパッシ
ベーション映４０１が被着される。ベースイオン圧入膚
６，６のアニールと）’５Ｇｆｉ４０１の焼き締めとを
兼ねた熱処理を行なって、中間段階の外部ベース［５１
および活性ベース層６１が形成される。次に、ＰＳＧ涙
４０１の予め定められた領域にエミッタ電極用コンタク
ト孔７０およびコレクタ電極用コンタクト孔８０が形成
され、このコンタクト孔７０．８０を介してイオン注入
法ｌζよりエミッタノーとなるべきｎ中型、Ｉｌｌ　７
およびコレクタ電極取出装置となるべきｎ中型層８が形
成される。

第５Ｅ図において、各イオン注入層を７ニールし、外部
ベース層５２および活性ベース層６２が完成され、かつ
エミツタ層７１およびコレクタ電極取出ＪｆＩＩ８１が
形成される。各開孔５０．７０および８０に電極突抜は
防止（たとえばＡ７と５１との反応の防止）用の金属シ
リサイド涙６０１が形成される。この金属シリサイド涙
５０１には、口金シリサイド（Ｆｔ−ｂｉ）、パラジウ
ムシリサイド（Ｐｄ−Ｓｌ）などが用いられる。金属シ
リサイド涙５０１上にアルミニウムＡｌのような低抵抗
金属を用いてベースＩＩＥ極配線９．エミッタ屯極配縁
１０およびコレクタ電極配線１１が形成される。

〔発明が解決しようとする問題点〕

ところで、トランジスタの周波数特性はベース−コレク
タ容置およびベース抵抗などに依存する。

したがって、トランジスタの周波数特性の向とを図るに
は、これらを小さくする必要がある。上述の従来の構造
におけるｐ＋梨型外ベース１−５２はベース抵抗を低下
させるために設けられている。

しかし、この外部ベース層５２はベース−コレクタ容量
を増大させるという欠点がある。

第６図は従来の方法で製造されたトランジスタの平面パ
ターン図である。ベース抵抗は第６図Ｅこ示されるエミ
ッタＪ−７１とベース電極取出用開孔５０との距１４’
Ｌ　Ｌ’　ｔに叙任する。従来の装置においては、ベー
ス電極配線９とエミッタ電極配株１０との同温と電極配
線９，１０のそれぞれの開孔５０．７０からのはみ出し
分との合計距離となっている。したがって、フォトエツ
チングの精度を同上してｙｉｔｔｍ配線間隔を小さくし
ても、上述のはみ出し分はどうしても残る。また、第６
図に示されるエミツタ層７１と分嘔酸化課境界Ａとの間
のベース領域は非活性領域であり、ベース−コレクタ谷
鼠を増大させる。この非活性領域をなくすために、エミ
ツタ層７１が分層酸化腺に接するウォールド・エミッタ
構造とする方法がある。しかしこの方法においても極々
の欠点が生じる。

第７Ａ図ないし第７Ｃ図は、第６図のＸ−Ｘ線における
断面の一部を示す図である。以下、第７Ａ図〜第７Ｃ図
を参照して従来のウォールド・エミッタ構造の問題点ｉ
こついて説明する。

第７Ａ図はベース形成のためｌこフォトレジスト腺８０
１をマスクとして、ｐを不純物であるボロンを注入した
状態を示す。次に、コンタクトホールを形成するために
エミッタ領域７上の酸化膜１０８を除去する必要がある
。しかし、このウォールド・エミッタ構造においては、
第７Ｂ図に示されるように、分ａｍ化ｉｌｌ　１０２の
境界Ａが酸化腺除去時にオーバエツチングされ、エミッ
タ領域が第７Ｃ図にＢで示されるように深くなる。この
結果、電流増幅率の制御性の低下、さらには第７Ｃ図に
示される部分Ｂのところでエミッターコレクタ間のショ
ートが生ずる危険性が大きい。

さらに、ベース抵抗を減少させる方法として、第８図に
示されるようなダブル・ベース構造とすることが多々あ
る。しかし、従来方法においては、ベース電極取出しな
どでベース領域が増大し、却ってベース−コレクタ容量
の増大を招くという欠点がある。

また、従来の製造方法においては、エミッターベース接
合が外部ベース領域の表面より深くされており、電流増
幅率のｖｉＬ＆依存性が太き（なるという欠点もあった
。すなわち、微少低電流領域において、界ｍｌ（エミッ
ター外部ベース領域等）において再結合等により電流が
設収され、電流増幅率の制＠注が劣化するという問題点
があった。

それゆえ、この開明の目的は上述の欠点を除去しベース
抵抗およびベース−コレクタ電極配線を低下させ、かつ
低ｔＵｔ頭域における電流増幅率の電流依存性を小さく
し、さらに周波数特性の良好な半導体装ｋを得ることが
可能な半導体装置の製造方法を提供することである。

〔問題点を解決するための手段〕

この発明における半導体の製造方法は、エミッタ領域と
なる半導体ｉ板領域上にエミッタ領域形成用の不純物拡
散−を有するシリコン族（単結晶非晶質および多結晶の
いずれか）を形成し、ベース領域を一部このシリコン族
を介してイオン注入して形成し、次にこのシリコン族を
用いてエミッタ領域を自己整合的にベース領域内１こ形
成する。

さらに、自己整合的にエミッタ領域上のポリシリコン膜
とベース電極取出領域との間に絶縁膜を形成してベース
−エミッタ電極間を絶縁し、さらに自己整合的にベース
電極取出領域を形成する。このとき、エミッターベース
接合は外部ベース砿域：ｔｃ面より浅くされてベース電
極取出部と向−の深さに形成さｎる。

〔ｆμ用〕

自己投合的にベース領域内にエミッタ領域を形成してい
るので、エミッタ領域拡散諒となり、かつ金属−極に接
続されるポリシリコン族等のパターニングマスクによっ
て自己整合的にエミッターシリコン涙周辺に最小のベー
ス１１Ｉｃ極取出領域が形成される。

また、エミッタ領域上のシリコン膜とベース領域上の金
属配線との間には絶縁膜が介在するだけであるので、エ
ミッターベース間隔はほぼこの絶縁膜の朕厚となり小さ
くなる。

さらに、不純物拡散−となるポリシリコン膜からの不純
物をエミッタ領域となるべき領域に拡散してエミッタ領
域を形成しているので、エミッタ領域形成時のイオン注
入用にコンタクト孔を形成する必要がない。したがって
、エミッタ領域上の酸化膜を除去する必要がなく、分離
酸化膜境界でのオーバエツチングは生じることはないの
で、エミッタ頭載とベースｅＪ［ＩＸとがほぼ平行な状
態で分離領域に接するようになる。

さらに、エミッターベース接合が外部ベース領域表面よ
り浅くされており、再結合による一派の吸収がなく、低
電流領域における電流増幅率の電流依存性が小さくなっ
ている。

〔発明の実厖例〕

第１八図ないし第１Ｊ図はこの発明の一実施例である半
導体装置の製造方法の主要工程段階における断面図であ
る。以下、第１Ａ図ないし第１ｊ図を参照してこの発明
の一実施例である半導体装置の製造方法奢こついて説明
する。

第１Ａ図を参照して、ｐ−型シリコン基板１の所定の領
域にｎ生型コレクタ埋込み６２．ｎ−型エピタキシャル
１−３．チヤンネルカツト用のｐ型ｍ４．分離酸化＆１
０２．コレクタ電極取出領域となるｎ＋型拡散ノー８が
形成される。この各領域の形成は、第６Ａ図および第５
Ｂ図に示される従来と同様の方法を用いて行なわれる。

次に第５Ｂ図に示される下敷酸化膜１０１および窒化膜
２０１が除去゛された伎、シリコン族、好ましくはポリ
シリコン腺６００．釡化映２０２および酸化膜１０４が
この順に半纏体基板１の表面上に形成される。

次に、予め定めらｎたパターン形状を有するレジスト族
８０８をマスクとして、ポリシリコン族６００、ｍ上映
２０２および酸化膜１０４からなる多層膜をエツチング
する。このパターニングにより、後にコレクタ電極取出
層およびエミツタ層となる領域にのみ、酸化線１０４．
菫化涙２０２゜ポリシリコン族６００が残される。

第１Ｂ図を参照する。上述の工程で多層膜のパターニン
グに用いられたレジスト映８０８をマスクとして、多層
膜に含まれる酸化膜１０４の側壁のみをサイドエツチン
グする。この結果、酸化膜１０４はポリシリコン！６０
０および窒化膜２０２より内側醗こ後退する。

第１Ｃ図において、窒化膜２０２をマスクとして選択酸
化を行なって、酸化膜１０５が半導体基板表面上の所定
の領域に形成される。

第ｌｖ図において、酸化膜１０４をマスクとしてエツチ
ングを行なって窒化ａ５＠２０２および釡化涙２０２の
下地のポリシリコンＨ６００をパターニングし、さらに
はシリコン基板（ｎ一層８）の予め定められた涙厚をエ
ツチング除去し、ベース電極となるべき部分は４くされ
る。これは、エミッタ接合（活性ベース領域−エミッタ
領域間の接合）がベース電極取出層と同一の深さに形成
されるようにすることにより電流増幅率の電流依存性を
小さくするためである。すなわち、再結合ｌζおける９
１ｔ流の吸収を除去し、低電流領域においても確実に電
流増幅率を制御できるようにする。

第１Ｅ図を参照する。酸化膜１０４が除去された夜、窒
化膜２０２をマスクとする選択酸化により、酸化ｉ　１
０６がポリシリコン族６００と酸化膜１０５との間の半
導体基板表面上１こ形成される。

このとき、選択酸化は薄くされたポリシリコン族６００
のみならずその下のｎ−型半導体領域３も若干酸化され
る程度に行なわれる。酸化膜１０６はポリシリコン膜６
００の側壁を覆う。

第１Ｆ図において−１まず釡化映２０２が除去される。

次に、眼化朕１０６をマスクとしてポリシリコンｙ　６
００にｎ＋型不純物を尋人し、不純物含有ポリシリコン
族６０１が形成される。これによりポリシリコン映６０
１はエミッタ領域形成用の不純物拡散源となる。次いで
エミッタ抵抗を低減する目的で金属シリサイド族７０１
を自己整合的に形成する。例えば、チタンシリサイド（
Ｔｉ５１２　）はシリコン面と接した部分のみ自己整合
的に形成され、恢の＝ｍ処理を行えることはよる知られ
ている。

第１（Ｊ図において、酸化膜１０６が除去された後、ｐ
型不純物がイオン注入され、イオン注入層５２’　　、
５１，５２．５８が形成される。このとき、酸化膜１０
６が除去さた部分のｎ−型半導体領域か外部ベース層と
なる。一方、酸化膜１０６はベース領域とコレクタ領域
とを分離するために残される。このため、酸化膜１０５
は第１Ｃ図における選択酸化において１μｍと厚く、か
つ酸化膜１０６は第１ｂ図ｆこおける選択酸化において
２００〜ａ　ｏ　ｏ　ｎｍと博く形成される。また、コ
レクタ電極取出領域にイオン注入して形成される１）層
５２’、５２はコレクタ電極取出用のｎ＋拡散＠８によ
りほとんど無視できる不純物量であり、コレクタ電極収
出拡散層８にほとんど影響を及ぼさない。また、ポリシ
リコン＠６０２（Ｐ型不純物が注入されたポリシリコン
ｆｉ６０１）の下の活性ベース層となるべきイオン注入
領域は、ポリシリコンｙ　６０２を介してｐ型不純物が
イオン注入されるので、外部ベース層となるべき領域６
８に比べ浅く形成される。

第１）ｉ図において、ｐ型下純物イオン注入膚のアニー
リングおよびポリシリコン族６０２からのｎ十型不純物
のシリコン基板８への拡散が同時に行なわれる。この結
果、エミッタ領域７が自己整合的に形成されるとともに
、外部ベース領域５４が活性ベース領域６よりも若干深
くかつ低抵抗に形成される。次ｉこ低温（８００’Ｃ〜
９００　”Ｃ程度）での酸化を行ない、金属シリサイド
膜を含むｎ＋型ポリシリコン課６０８．６０４上に厚い
酸化膜１０７がＩｊｐ＋型シリコン基板５４上に傅い酸
化＠１０８が各々形成される。これは、ｎ型不純物の填
または砒素などを高酸度に含むシリコン、ポリシリコン
においては、低温はど増速酸化が行なわれるというよく
知られた事実を利用している。

第１１図において、金属シリサイド狭を含むポリシリコ
ンｌ５ｏａ、ｓｏａ上に形成された酸化＠１０７，１０
８に異方性エツチング（ＫＩＥ）を行なって、外部ベー
ス領域５４上の薄い酸化膜１０８が除去される。ここで
、ベースｌｌｋ、＆のエミッタＪＪ　７へのショートを
防止する方法として、第１Ｂ図に示される全表面上に璽
化腺２０８を被着させ、異方性エツチングによってポリ
シリコン族６０８の側壁にのみ屋化朕２０８を残した彼
に、再びＲＩ　Ｅ　（Ｋ　ｅａｃｔｉｖｅ　Ｉ　ｏｎｂ
ｅａｍ　Ｅ　ｔｃｈｉｎｇ　）法を用いて酸化膜１０８
を除去し、ポリシリコン映６０８％壁に酸化腺−金化展
を残す方法があり、第１１図にはこの状態か示される。

第１Ｊ図において、まず、コレクタ電極取出領域８上の
厚い酸化１１ｉ１０８が除去される。次に、予め定めら
れた領域に選択エツチングが施され、エミッタ心極用コ
ンタクト孔７０（第１Ｊ図には図示せず）およびコレク
タ電極用コンタクト孔８０が形成されゐ。仄に、たとえ
ばＡ７（などの低抵抗金属を用いてベースに極配紗９．
エミッタ電極配ｈ　ｌ　Ｏ（第Ｉ　Ｊ図には図示せず）
およびコレクタ電極配縁１１がそれぞれ形成される。Ｅ
ＩＪ図から見られるように、エミッターベース間間隔は
ほぼポリシリコン朕６０８側壁の酸化膜１９７と窒化＠
２０８との膜厚であって、ベース抵抗は非常に小さくな
っている。

第２図上述の見開の一実施例において製這されたトラン
ジスタの平面パターン図でめり、第６図に示される従来
法のトランジスタの平面パターン図に対応するものであ
る。第２図に示されるように、エミ゛ンタ電極白己縁１
０につながるポリシリコンＭ　６０８は、エミッタ領域
７の拡散源となっているから、図中のへのところでエミ
ッタ領域７が万石酸化映１０２に接することになる。ま
た、第７図に示される従来の方法と異なり、エミッタ領
城７はポリシリコン族６０８からの不純物拡散により自
己整合ばソに形成されるので、ベース領域が分層酸化＄
１０２近傍でオーバエツチングされて狭くなることはな
い。すなわち、第８図に示されるように、エミッタ領域
７０と活性ベース領域６とはポリシリコン族６０８を介
して同時ｆこ形成されるので、はぼ平行であり、ベース
幅は一定である。

したがって、ベース面積はエミッターベース−極間のは
み出し領域がなくなっていることとベース−檎収出領域
が自己整合的に最小面積で形成されていることと合わせ
て大幅に小さくなりベース−コレクタ容態が低減される
。また、第２図に見られるように、ベース電極配線９は
エミッタ領域７の三方周囲に形成されているので、自動
的にダブル・ベース構造となっており、ベース領域の増
大をもたらことなくベース抵抗が大幅に低減される。

また、エミッタ接合が外部ベース領域表面より浅く形成
されベース電極取出Ｉ−と同一の深さに形成されている
ので、界面における再結合による電流の吸収がなく、低
翫流狽域Ｅこおける電流増幅率の電流依存性が小さくな
っている。

なお、他の夷九例として＃４図に示されるように、コレ
クタ電極取出領域形成用のｎ型不純物拡散を行なう代わ
りに、第１Ｇ図に示される工程１こおいてレジスト族８
０４をマスクとして、ベース領域の酸化涙１０６を除去
した後、選択的にｐ型不純物注入を行ない、アニール処
理を行なう。この結果、ｎ型不純物が注入されたポリシ
リコン族６０４からｎ型不純物が拡散して電極取出層を
形成することができる。

また言うまでもないが、この発明はｐｎｐ　）ランジス
タの製造にも遊用できるものである。

〔発明の効果〕

以上のように、この発明によれば、エミッタ領域上のシ
リコン膜とベース領域土の金属電極展間には絶縁膜が介
在するだけであるので、エミッターベース間−を実効的
に小さくでき、その結果ベース抵抗が小さくなって半導
体装置の周波数特性が向上する。

また、エミッタ領域形成用の不純物をエミッタ領域とな
るべき値域にポリシリコン族を拡散源として不純物拡散
してエミッタ領域を形成し、これと同時にベース頭載形
成用の不純物をさらに半導体基板に拡散してベース領域
を完成させているので、分離領域境界がオーバエツチン
グされることがなく、エミッタ領域とベース領域とをほ
ぼ平行な状態で分ＩＩＩＩＩ駁化腺領域に接するように
することができる。

また、ベースｔｉｌｔ極取出領域がエミッタ領域形成の
パターンに対し自己整合的に最小面積で形成されるので
、非活性ベース領域が大幅に低減されるさらに、第１Ａ
図のレジスト映８０８のパターン寸法からサイドエツチ
ングおよび選択酸化時のいわゆるバードビークの食い込
みによって、エミツタ層を形成するポリシリコン族６０
８のパターン寸法は１７８以下になるので、容易にサブ
ミクロン幅のエミッタ領域を実現することができる。

また、エミッタ接合が外部ベース領域表面より浅く形成
されてベース電極取出層と同一の床さとなっているので
、電流増幅率の電流依存性が小さくなっている。以上の
ようにして、周波数特性が向上した半導体集積口＠装置
の製造が可能となる。

【図面の簡単な説明】

第１八図ないし第１Ｊ図はこの発明の−・実施例による
製造方法の主要工程段階における〜ｒ面椹造を示す図で
ある。第２図はこの発明の方法で製造されたトランジス
タの平面パターン図である。第８図はこの発明における
半導体装置の分離領域境界近傍の断面模式図である。第
４図はこの発明の他の実施例である半導体装置の製造方
法における断面構造図である。第５八図ないしｇｇ５ｉ
図は従来の製造方法の主要工程段階における半導体装置
の状態を示す断面図である。第６図は従来方法で製造さ
れたトランジスタの平面パターン図である。第７八図な
いし第７Ｃ図は従来方法でエミツタ層を分離酸化膜に接
するように形成した場合における分離酸化映近傍の断面
模式図である。第８図は従来方法で製造されたダブル・
ベース構造のトランジスタの平面パターン図で゛ある。 図において、１はｐ−５シリヨン基板、２は。 ＋型コレクタ埋込み脂、８はｎ−型エピタキシャル加、
５は外部ベース１＝となるべき領域、５２゜５４は外部
ベース領域、６．６２は活性ベース領域、７，７１はエ
ミッタ頭載、８，８１はコレクタ電極取出領域、９はベ
ースｌ！極配線、１０はエミッタ電極配線、１１はコレ
クタ電電配線、５０はベースＸｔｌｊｔ用コンタクト孔
、７０はエミッタ電極用コンタクト孔、８０はコレクタ
電極用コンタクト孔、１０２は分離酸化膜、１０８，１
０４゜１０５．１０６，１０７，１０８は酸化膜、２０
１゜２０２．２０８は璽化膜、８０８，１０４はフォト
レジストｉ、４０１はパッシベーション族、６００．６
０１．６０２，６０８，６０４はポリシリコンである。 なお、図中、同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）第１導電型の半導体基板上に形成され、かつエミ
   ッタ領域、コレクタ領域およびベース領域を備える半導
   体装置の製造方法であつて、前記半導体装置は分離領域
   により隣接する半導体装置と電気的に絶縁されており、 前記半導体基板表面上の予め定められた領域に、シリコ
   ン膜、窒化膜および酸化膜がこの類に堆積されてなる多
   層膜を形成する第１のステップと、前記多層膜に含まれ
   る酸化膜のみをサイドエッチングして前記窒化膜および
   前記シリコン膜より内側に後退させる第２のステップと
   、 前記窒化膜をマスクとして選択酸化を行なつて前記半導
   体基板上の予め定められた領域に第１の酸化膜を形成す
   る第３のステップと、 前記サイドエッチングされた酸化膜をマスクとして前記
   窒化膜、前記シリコン膜および前記半導体基板の予め定
   められた深さの領域を選択的に異方性エッチングを行な
   つて除去する第４のステップと、 前記選択的にエッチングされた窒化膜をマスクとして選
   択酸化を行なつて、前記シリコン膜と前記第１酸化膜と
   の間の前記半導体基板表面上に第２の酸化膜を形成する
   第５のステップと、 前記第２の酸化膜をマスクとして、前記第１導電型の不
   純物を前記シリコン膜に導入する第６のステップと、 前記シリコン膜の上部を金属シリサイド膜に変換する第
   ７のステップと、 前記ベース領域の電極取出部となる領域上の前記第２の
   酸化膜を除去する第８のステップと、前記ベース領域と
   なるべき領域に、第２導電型の不純物を導入する第９の
   ステップと、 前記半導体基板に加熱処理を施して前記シリコン膜から
   前記第１導電型の不純物を前記エミッタ領域となるべき
   領域へ拡散して前記エミッタ領域を形成し、かつ同時に
   前記ベース領域を完成する第１０のステップと、 前記半導体基板に低温酸化処理を施して、前記エミッタ
   領域に接続される金属シリサイド膜を含むシリコン膜の
   側壁および上表面に第３の酸化膜を形成する第１１のス
   テップと、 前記シリコン膜上の予め定められた領域に形成される前
   記第３の酸化膜を貫通する開孔を通してエミッタ電極を
   形成し、かつ前記半導体基板上の予め定められた領域上
   にベース電極およびコレクタ電極となる電極配線を各々
   設ける第１２のステップとを含む半導体装置の製造方法
   。
2. （２）前記第１１のステップと前記第１２のステップと
   の間において、前記エミッタ領域に接続される金属シリ
   サイド膜を含むシリコン膜に形成された第３の酸化膜の
   側壁にさらに窒化膜を形成するステップを備える、特許
   請求の範囲第１項記載の半導体装置の製造方法。
3. （３）前記第４の工程において、選択的に除去される前
   記半導体基板の予め定められた深さは、エミッターベー
   ス接合が外部ベース領域表面よりも浅くなるようにされ
   た深さである、特許請求の範囲第１項または第２項記載
   の半導体装置の製造方法。