JPS623365A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPS623365A JPS623365A JP60143569A JP14356985A JPS623365A JP S623365 A JPS623365 A JP S623365A JP 60143569 A JP60143569 A JP 60143569A JP 14356985 A JP14356985 A JP 14356985A JP S623365 A JPS623365 A JP S623365A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- data transfer
- line
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はデバイス間のデータ転送を行なうデータ転送装
置、より詳しくは簡単な構成で双方向シリアルデータ転
送を行なうデータ転送装置に関する。
置、より詳しくは簡単な構成で双方向シリアルデータ転
送を行なうデータ転送装置に関する。
〈従来技術〉
デバイス間のデータ転送方式として、データラインとク
ロックラインの２線式信号ケーブルを用いた同期シリア
ルデータ転送がある。この２線式の場合は、構成が簡単
であるという利点がある反面、片方向のデータ転送しか
行なえないという欠点があった。
ロックラインの２線式信号ケーブルを用いた同期シリア
ルデータ転送がある。この２線式の場合は、構成が簡単
であるという利点がある反面、片方向のデータ転送しか
行なえないという欠点があった。
一方、例えばホストＣＰＵとキーボード装置との間のデ
ータ転送においては、キーボード装置からはキーインさ
れたキーコード信号がホストＣＰＵへ転送され、ホスト
ｃｐｕからはキーボード装置の各種の報知ランプ５ブザ
ーあるいはキーコード化回路等を制御するコマンドデー
タがキーボード装置へ転送される。したがって、ホスト
ＣＰＵとキーボード装置の間には双方向性のデータ転送
装置が必要であり、さらに、これらのデバイス間を接続
する信号ケーブルの信号線はシステムを簡単化する上で
できるだけ少ないことが望ましい。
ータ転送においては、キーボード装置からはキーインさ
れたキーコード信号がホストＣＰＵへ転送され、ホスト
ｃｐｕからはキーボード装置の各種の報知ランプ５ブザ
ーあるいはキーコード化回路等を制御するコマンドデー
タがキーボード装置へ転送される。したがって、ホスト
ＣＰＵとキーボード装置の間には双方向性のデータ転送
装置が必要であり、さらに、これらのデバイス間を接続
する信号ケーブルの信号線はシステムを簡単化する上で
できるだけ少ないことが望ましい。
〈発明の目的〉
本発明は上記事情に鑑みてなされたものであり、その目
的は、データラインとクロックラインの２線式でデバイ
ス間の双方向データ転送を可能にしたデータ転送装置を
提供することである。
的は、データラインとクロックラインの２線式でデバイ
ス間の双方向データ転送を可能にしたデータ転送装置を
提供することである。
〈発明の構成〉
本発明は、データラインとクロックラインによって２つ
のデバイス間で同期式シリアルデータ転送を行なうデー
タ転送装置において、上記２つのデバイスの第１のデバ
イスが第２のデバイスへデータ転送を行なっている間に
第２のデバイスが第１のデバイスへのデータ転送を要求
すると第１のデバイスのデータ転送を中断させて第２の
デバイスから第１のデバイスへのデータ転送を行なわせ
る手段と、第１のデバイスが受信したデータの処理を終
了すると先に中断した第１のデバイスから第２のデバイ
スへのデータ転送を行なわせる手段とを備えたことをセ
ットする。
のデバイス間で同期式シリアルデータ転送を行なうデー
タ転送装置において、上記２つのデバイスの第１のデバ
イスが第２のデバイスへデータ転送を行なっている間に
第２のデバイスが第１のデバイスへのデータ転送を要求
すると第１のデバイスのデータ転送を中断させて第２の
デバイスから第１のデバイスへのデータ転送を行なわせ
る手段と、第１のデバイスが受信したデータの処理を終
了すると先に中断した第１のデバイスから第２のデバイ
スへのデータ転送を行なわせる手段とを備えたことをセ
ットする。
〈実施例〉
以下、本発明の一実施例について説明する。
本実施例では、データ転送装置によりデータラインとク
ロックラインの２線式信号ケーブルを用いてホストＣＰ
Ｕとキーボード装置との間でデータ転送を行なう。キー
ボード装置からホストＣＰＵへは、多種のデータを転送
する必要上からキーボード装置にて発生するクロック信
号と同期してデータ転送を行なう。また、ホストＣＰＵ
からキーボード装置へのコマンドデータの転送は、キー
ボード装置からホストＣＰＵへ転送するデータと比較し
て情報量が少ないので、クロックラインを制御線として
利用し、データラインにコマンドデータを送出する。
ロックラインの２線式信号ケーブルを用いてホストＣＰ
Ｕとキーボード装置との間でデータ転送を行なう。キー
ボード装置からホストＣＰＵへは、多種のデータを転送
する必要上からキーボード装置にて発生するクロック信
号と同期してデータ転送を行なう。また、ホストＣＰＵ
からキーボード装置へのコマンドデータの転送は、キー
ボード装置からホストＣＰＵへ転送するデータと比較し
て情報量が少ないので、クロックラインを制御線として
利用し、データラインにコマンドデータを送出する。
第１図はホストＣＰＵとキーボード装置との間でデータ
転送を行なうデータ転送装置の回路構成を示す。ホスト
ＣＰＵ５０にインターフェイス装置２０が接続され、こ
のインターフェイス装置２０とキーボード装置のキーボ
ード制御ユニット３０とがデータライン４１とクロック
ライン４２からなる信号ケーブル４０を介して接続され
る。データ処理装置であるホストＣＰＵ５０には、キー
ボード制御ユニット３０から転送されたデータを受信す
るデータバス端子４．データバス端子４にデータを取り
込むためにインターフェイス装置２０のゲートアレイ２
４ヘストロープ信号を送るストローブ信号送出端子５．
インターフェイス装置２０をリセットする信号を出力す
るリセット端子３並びにインターフェイス装置２０がキ
ーボード制御ユニット３０からのデータ受信を完了した
ことを示す受信完了信号を受けるデータフル端子２から
なるキーボード制御ユニット３０からのデータ受信に係
る端子が設けられる。さらに、ホス１−ＣＰＵ５０には
、コマンド送出用の端子として信号ケーブル４０のクロ
ックライン４２に接続された制御信号出力端子６とコマ
ンドデータをシリアルで出力するコマンドデータ端子１
とが設けられる。
転送を行なうデータ転送装置の回路構成を示す。ホスト
ＣＰＵ５０にインターフェイス装置２０が接続され、こ
のインターフェイス装置２０とキーボード装置のキーボ
ード制御ユニット３０とがデータライン４１とクロック
ライン４２からなる信号ケーブル４０を介して接続され
る。データ処理装置であるホストＣＰＵ５０には、キー
ボード制御ユニット３０から転送されたデータを受信す
るデータバス端子４．データバス端子４にデータを取り
込むためにインターフェイス装置２０のゲートアレイ２
４ヘストロープ信号を送るストローブ信号送出端子５．
インターフェイス装置２０をリセットする信号を出力す
るリセット端子３並びにインターフェイス装置２０がキ
ーボード制御ユニット３０からのデータ受信を完了した
ことを示す受信完了信号を受けるデータフル端子２から
なるキーボード制御ユニット３０からのデータ受信に係
る端子が設けられる。さらに、ホス１−ＣＰＵ５０には
、コマンド送出用の端子として信号ケーブル４０のクロ
ックライン４２に接続された制御信号出力端子６とコマ
ンドデータをシリアルで出力するコマンドデータ端子１
とが設けられる。
キーボード制御ユニット３０には、シリアルデータを出
力するデータ送出端子８．クロック信号を出力するクロ
ック信号送出端子１０．ホス）ＣＰＵ５０から転送され
たコマンドデータを受信するコマンドデータ端子７並び
にクロックライン４２のレベルを監視しホストＣＰＵ５
０の制御信号出力端子６からの信号を受ける制御端子９
が設けられる。上述の端子７．９は転送ゲー１−ＴＧＩ
、ＴＧ３の出力側にそれぞれ接続され、端子８，１０は
転送ゲー１−ＴＧ２．ＴＧ４の制御端子にそれぞれ接続
される。転送ゲートＴＧ２．ＴＧ４は、制御端子がＬ”
レベルになると有効になる。
力するデータ送出端子８．クロック信号を出力するクロ
ック信号送出端子１０．ホス）ＣＰＵ５０から転送され
たコマンドデータを受信するコマンドデータ端子７並び
にクロックライン４２のレベルを監視しホストＣＰＵ５
０の制御信号出力端子６からの信号を受ける制御端子９
が設けられる。上述の端子７．９は転送ゲー１−ＴＧＩ
、ＴＧ３の出力側にそれぞれ接続され、端子８，１０は
転送ゲー１−ＴＧ２．ＴＧ４の制御端子にそれぞれ接続
される。転送ゲートＴＧ２．ＴＧ４は、制御端子がＬ”
レベルになると有効になる。
インターフェイス装置２０では、シフトレジスタ２１は
キーボード制御ユニット３０から送られる８ビツトのデ
ータをシフトインして記憶する。
キーボード制御ユニット３０から送られる８ビツトのデ
ータをシフトインして記憶する。
このシフトレジスタ２１は、インバータＩＮ３を介して
キーボード制御ユニット３０からのクロック信号を受け
、インバータＩＮ４．ＩＮＳを介して送られてくるキー
ボード制御ユニット３０からのシリアルデータを順次シ
フトインして記憶する。
キーボード制御ユニット３０からのクロック信号を受け
、インバータＩＮ４．ＩＮＳを介して送られてくるキー
ボード制御ユニット３０からのシリアルデータを順次シ
フトインして記憶する。
シフトレジスタ２１の８ビ′ソトの出力は、ゲートアレ
イ２４を介してホストＣＰＵ５０のデータバス端子４へ
送られる。ゲートアレイ２４は、ホストＣＰＵ５０の端
子５から与えられるストローブ信号により有効となる。
イ２４を介してホストＣＰＵ５０のデータバス端子４へ
送られる。ゲートアレイ２４は、ホストＣＰＵ５０の端
子５から与えられるストローブ信号により有効となる。
シフトレジスタ２１のリセット端子は、ホストＣＰＵ５
０のリセット端子３に接続される。シフトレジスタ２１
の８ビツトの出力のうちの先頭ビン）ＱＨは、受信完了
を表わすフラグを形成するフリ７プフロツプ２２のセッ
ト入力端子に接続される。このフリップフロップ２２の
セット出力端子はフリップフロップ２３のセット入力端
子に接続され、フリップフロップ２２のリセット出力端
子はホストＣＰＵ５０のデータフル端子２に接続される
。フリ７プフロフプ２３のリセット出力は、ゲートＧ１
によりシフトレジスタ２１とフリップフロップ２２への
クロック信号の供給を禁止する。
０のリセット端子３に接続される。シフトレジスタ２１
の８ビツトの出力のうちの先頭ビン）ＱＨは、受信完了
を表わすフラグを形成するフリ７プフロツプ２２のセッ
ト入力端子に接続される。このフリップフロップ２２の
セット出力端子はフリップフロップ２３のセット入力端
子に接続され、フリップフロップ２２のリセット出力端
子はホストＣＰＵ５０のデータフル端子２に接続される
。フリ７プフロフプ２３のリセット出力は、ゲートＧ１
によりシフトレジスタ２１とフリップフロップ２２への
クロック信号の供給を禁止する。
信号ケーブル４０のデータライン４１は、インバータＩ
ＮＳの出力側及び転送ゲートＴＧ２の出力側とワイヤー
ドオア結合され、クロックライン４２は、インバータＩ
Ｎ２の出力側及び転送ゲートＴＧ４の出力側とワイヤー
ドオア結合される。
ＮＳの出力側及び転送ゲートＴＧ２の出力側とワイヤー
ドオア結合され、クロックライン４２は、インバータＩ
Ｎ２の出力側及び転送ゲートＴＧ４の出力側とワイヤー
ドオア結合される。
したがって、転送ゲートＴＧ２．．ＴＧ４の出力が“Ｈ
″レベルあってもインバータＩＮ６； ＩＮ２の出力
が′Ｌ″レベルであれば、データライン４１、クロック
ライン４２は“Ｌ”レベルになり、キーボード制御ユニ
ット３０の端子７，９も“Ｌ”レベルになる。
″レベルあってもインバータＩＮ６； ＩＮ２の出力
が′Ｌ″レベルであれば、データライン４１、クロック
ライン４２は“Ｌ”レベルになり、キーボード制御ユニ
ット３０の端子７，９も“Ｌ”レベルになる。
第２図はキーボード装置からホストＣＰＵ５０へのデー
タ転送のタイミングチャートを示す。キーボード装置の
１つのキーを操作すると、キーボード制御ユニット３０
はそのキーに対応したキーコードデータを発生して内部
のバッファメモリに一時的に記憶する。キーボード制御
ユニット３０は、さらに、端子９に接続された転送ゲー
１−ＴＧ３の出力状態すなわちクロックライン４２が”
Ｈ”レベルであるかどうかを検知し、転送ゲー１−ＴＧ
３の出力が”Ｌ”レベルであると、ホストＣＰＵ５０か
ら転送されるコマンドデータの受信準備中であるかまた
は受信中であるので、ホスｌ−ＣＰＵ５０へのデータの
送信を待つ。
タ転送のタイミングチャートを示す。キーボード装置の
１つのキーを操作すると、キーボード制御ユニット３０
はそのキーに対応したキーコードデータを発生して内部
のバッファメモリに一時的に記憶する。キーボード制御
ユニット３０は、さらに、端子９に接続された転送ゲー
１−ＴＧ３の出力状態すなわちクロックライン４２が”
Ｈ”レベルであるかどうかを検知し、転送ゲー１−ＴＧ
３の出力が”Ｌ”レベルであると、ホストＣＰＵ５０か
ら転送されるコマンドデータの受信準備中であるかまた
は受信中であるので、ホスｌ−ＣＰＵ５０へのデータの
送信を待つ。
キーボード制御ユニット３０の端子９が′Ｈ”レベルで
あると、データの送信が可能であり、端子１０からクロ
ックライン４２にクロック信号を出力するとともに、こ
のクロック信号と同期して端子８からデータライン４１
ヘバツフアメモリに記憶したキーコードデータをシリア
ルで出力する。
あると、データの送信が可能であり、端子１０からクロ
ックライン４２にクロック信号を出力するとともに、こ
のクロック信号と同期して端子８からデータライン４１
ヘバツフアメモリに記憶したキーコードデータをシリア
ルで出力する。
このキーコードデータのビット０の前の先頭ビットは、
他のビットより長いパルス幅のスタートパルスを形成す
る。端子８から出力されたキーコードデータは、転送ゲ
ートＴＧ２．データライン４１゜インバータＩＮ４．Ｉ
ＮＳを経てシフトレジスタ２１のデータ入力端子に供給
される。一方、端子１０から出力されたクロック信号は
、転送ゲートＴＧ４．クロックライン４２．インバータ
ＩＮ３゜ゲートＧ１を経てシフトレジスタ２１のクロッ
ク端子に供給される。
他のビットより長いパルス幅のスタートパルスを形成す
る。端子８から出力されたキーコードデータは、転送ゲ
ートＴＧ２．データライン４１゜インバータＩＮ４．Ｉ
ＮＳを経てシフトレジスタ２１のデータ入力端子に供給
される。一方、端子１０から出力されたクロック信号は
、転送ゲートＴＧ４．クロックライン４２．インバータ
ＩＮ３゜ゲートＧ１を経てシフトレジスタ２１のクロッ
ク端子に供給される。
シフトレジスタ２１は、ゲートＧｌからのクロック信号
の立ち上りでデータ入力端子のキーコードデータを順次
シフトインして記憶し、８個目のクロックでスタートパ
ルスにもとづいて最下位ビットＱＨがセットされる。そ
して、９（回目のり西ツタでフリップフロップ２２がセ
ットされ、このフリップフロップ２２からホストＣＰＵ
５０のデータフル端子２に信号痕η＝側肛が与えられる
。
の立ち上りでデータ入力端子のキーコードデータを順次
シフトインして記憶し、８個目のクロックでスタートパ
ルスにもとづいて最下位ビットＱＨがセットされる。そ
して、９（回目のり西ツタでフリップフロップ２２がセ
ットされ、このフリップフロップ２２からホストＣＰＵ
５０のデータフル端子２に信号痕η＝側肛が与えられる
。
フリップフロップ２２からの信号ＤＡＴＡ ＦＵＬＬは
、さらに、ゲートＧ２．インバータＩＮＳを経てデータ
ライン４１を強制的に“Ｌ”レベルにする。
、さらに、ゲートＧ２．インバータＩＮＳを経てデータ
ライン４１を強制的に“Ｌ”レベルにする。
ホストＣＰＵ５０は、端子２に与えられた信号面ｎ］可
ユによって、インターフェイス装置２０がキーボード装
置からのデータの受信を完了したことを検知し、端子５
にストローブ信号を出力する。このストローブ信号によ
りゲートアレイ２４が開かれ、シフトレジスタ２１のキ
ーコードデータがデータバス端子４を経てホストＣＰＵ
５０へ取り込まれる。その後、ホスｌ−ＣＰＵ５０は、
端子３にリセット信号を出力し、シフトレジスタ２１゜
フリップフロップ２２．２３がリセットされる。
ユによって、インターフェイス装置２０がキーボード装
置からのデータの受信を完了したことを検知し、端子５
にストローブ信号を出力する。このストローブ信号によ
りゲートアレイ２４が開かれ、シフトレジスタ２１のキ
ーコードデータがデータバス端子４を経てホストＣＰＵ
５０へ取り込まれる。その後、ホスｌ−ＣＰＵ５０は、
端子３にリセット信号を出力し、シフトレジスタ２１゜
フリップフロップ２２．２３がリセットされる。
キーボード制御ユニット３０は、キーコードデータの全
ビットを送出した後、データライン４１が強制的に“Ｌ
”レベルにされることにより、転送ゲートＴＧ１を介し
て端子７に与えられる信号によってインターフェイス装
置２０がデータの受信を完了したことを検知し、端子８
の出力を“Ｌ゛レベルして次のデータ送信の準備に入る
。
ビットを送出した後、データライン４１が強制的に“Ｌ
”レベルにされることにより、転送ゲートＴＧ１を介し
て端子７に与えられる信号によってインターフェイス装
置２０がデータの受信を完了したことを検知し、端子８
の出力を“Ｌ゛レベルして次のデータ送信の準備に入る
。
第３図はホストＣＰＵ５０からキーボード装置へのデー
タ転送のタイミングチャートを示す、キーボード制御ユ
ニット３０は、データの送信時以外には端子９すなわち
クロックライン４２が“Ｌ”レベルであるかどうかすな
わちホストＣＰＵ５０からのコマンド受信要求があるか
どうかを常に監視している。クロックライン４２は、通
常は転送ゲートＴＧ４が閉じられていることから“Ｈル
ベルである。また、キーボード装置からのデータの送信
時には、各パルスの送信後の一定時間ｔ１の後にクロッ
クライン４２が“Ｌ″レベルあるかどうか（通常は“Ｈ
”レベル）を検知して、ホストＣＰＵ５０からのコマン
ド受信要求があるかどうかを監視する。
タ転送のタイミングチャートを示す、キーボード制御ユ
ニット３０は、データの送信時以外には端子９すなわち
クロックライン４２が“Ｌ”レベルであるかどうかすな
わちホストＣＰＵ５０からのコマンド受信要求があるか
どうかを常に監視している。クロックライン４２は、通
常は転送ゲートＴＧ４が閉じられていることから“Ｈル
ベルである。また、キーボード装置からのデータの送信
時には、各パルスの送信後の一定時間ｔ１の後にクロッ
クライン４２が“Ｌ″レベルあるかどうか（通常は“Ｈ
”レベル）を検知して、ホストＣＰＵ５０からのコマン
ド受信要求があるかどうかを監視する。
ホストＣＰＵ５０は、キーボード装置からのデータの受
信中であるにもかかわらずコマンドデータの送信が必要
になると、端子６に“Ｌ”レベルのコマンド受信要求を
示す制御、信号を出力する。
信中であるにもかかわらずコマンドデータの送信が必要
になると、端子６に“Ｌ”レベルのコマンド受信要求を
示す制御、信号を出力する。
この制御信号は、インバータＩＮ１．ＩＮ２を経てクロ
ックライン４２を強制的に“Ｌ”レベルにする。さらに
、ホストＣＰＵ５０は、インターフェイス装置２０に対
してクロックサイクルの１サイクル以上の期間をおいて
端子３からリセット信号を与え、インターフェイス装置
２０をリセットする。キーボード制御ユニット３０は、
上述のデータ送信中の監視動作によりクロックライン４
２が“Ｌ”レベルであるのを検知すると、データ送信が
中断されたとして再送フラグをセットし、端子１０を“
Ｈ”レベルにする。この処理によって、キーボード制御
ユニット３０はホストＣＰＵ５０からのコマンドデータ
の受信準備に入る。
ックライン４２を強制的に“Ｌ”レベルにする。さらに
、ホストＣＰＵ５０は、インターフェイス装置２０に対
してクロックサイクルの１サイクル以上の期間をおいて
端子３からリセット信号を与え、インターフェイス装置
２０をリセットする。キーボード制御ユニット３０は、
上述のデータ送信中の監視動作によりクロックライン４
２が“Ｌ”レベルであるのを検知すると、データ送信が
中断されたとして再送フラグをセットし、端子１０を“
Ｈ”レベルにする。この処理によって、キーボード制御
ユニット３０はホストＣＰＵ５０からのコマンドデータ
の受信準備に入る。
ホストｃｐｕｓ ｏは、一定時間後にコマンドデータを
端子１からシリアルで出力し、ゲートＧ２゜インパーク
ＩＮ６を経てデータライン４１に送出する。このコマン
ドデータは、ビット数によって種々のコマンドを意味す
るデータであり、本実施例では３個のパルスで構成され
る。キーボード制御ユニット３０は、ホストＣＰＵ５０
がらのコマンドデータを転送ゲートＴＧＩ、端子７を介
して受信し、このコマンドデータのビット数をカウント
し、このカウント値に応じて予め定められたコマンドに
よる制御例えばランプ点灯を行なう、ホストｃｐｕｓｏ
は、コマンドデータの送信が完了すると、一定時間後に
端子１．６を“Ｈ”レベルにして、コマンドデータの送
信が完了したことをキーボード装置に知らせる。
端子１からシリアルで出力し、ゲートＧ２゜インパーク
ＩＮ６を経てデータライン４１に送出する。このコマン
ドデータは、ビット数によって種々のコマンドを意味す
るデータであり、本実施例では３個のパルスで構成され
る。キーボード制御ユニット３０は、ホストＣＰＵ５０
がらのコマンドデータを転送ゲートＴＧＩ、端子７を介
して受信し、このコマンドデータのビット数をカウント
し、このカウント値に応じて予め定められたコマンドに
よる制御例えばランプ点灯を行なう、ホストｃｐｕｓｏ
は、コマンドデータの送信が完了すると、一定時間後に
端子１．６を“Ｈ”レベルにして、コマンドデータの送
信が完了したことをキーボード装置に知らせる。
キーボード制御ユニット３０は、予め定められた一定時
間後に端子７，９が“Ｈ”レベルになることにより、ホ
ストＣＰＵ５０からのコマンドデータの送信が完了した
ことを検知し、再びキーコードデータの送信へ移行する
。この時、先の再送フラグがセットされているので、パ
フファメモリのキーコードデータがはじめから送信され
ていないとして、再度上述の送信処理を行なう。
間後に端子７，９が“Ｈ”レベルになることにより、ホ
ストＣＰＵ５０からのコマンドデータの送信が完了した
ことを検知し、再びキーコードデータの送信へ移行する
。この時、先の再送フラグがセットされているので、パ
フファメモリのキーコードデータがはじめから送信され
ていないとして、再度上述の送信処理を行なう。
〈発明の効果〉
以上説明したように、本発明においては、データライン
とクロックラインからなる２線式信号ラインによって２
つのデバイス間でデータ転送を行ない、一方のデバイス
からデータの送信中に他方のデバイスからデータ送信要
求が生じると、一方のデバイスのデータ送信を中断して
他方のデバイスからのデータ送信を行なうようにしたの
で、簡単な構成のハードウェア及びソフトウェアによっ
てデータの双方向伝送が可能になる。
とクロックラインからなる２線式信号ラインによって２
つのデバイス間でデータ転送を行ない、一方のデバイス
からデータの送信中に他方のデバイスからデータ送信要
求が生じると、一方のデバイスのデータ送信を中断して
他方のデバイスからのデータ送信を行なうようにしたの
で、簡単な構成のハードウェア及びソフトウェアによっ
てデータの双方向伝送が可能になる。
第１図は本発明実施例の構成を示す回路図、第２図と第
３図は本発明実施例の動作タイミングチャートである。 ２０・・−インターフェイス装置 ３０−・・キーボード制御ユニット ４１・・・データライン ４２−クロックライン ５０−ホストｃｐｕ
３図は本発明実施例の動作タイミングチャートである。 ２０・・−インターフェイス装置 ３０−・・キーボード制御ユニット ４１・・・データライン ４２−クロックライン ５０−ホストｃｐｕ
Claims (3)
- （１）データラインとクロックラインによって２つのデ
バイス間で同期式シリアルデータ転送を行なうデータ転
送装置において、上記２つのデバイスの第１のデバイス
が第２のデバイスへデータ転送を行なっている間に第２
のデバイスが第１のデバイスへのデータ転送を要求する
と第１のデバイスのデータ転送を中断させて第２のデバ
イスから第１のデバイスへのデータ転送を行なわせる手
段と、第１のデバイスが受信したデータの処理を終了す
ると先に中断した第１のデバイスから第２のデバイスへ
のデータ転送を行なわせる手段とを備えたことを特徴と
するデータ転送装置。 - （２）上記第２のデバイスのデータ転送要求は上記クロ
ックラインを所定の状態にすることにより行なう特許請
求の範囲第１項記載のデータ転送装置。 - （３）上記第１のデバイスは上記クロックラインが所定
の状態にあることで上記第２のデバイスのデータ転送要
求を検知し、第１のデバイスのデータ転送が完了してい
なければデータ転送を中断したことを示すフラグをセッ
トする特許請求の範囲第１項記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143569A JPS623365A (ja) | 1985-06-28 | 1985-06-28 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143569A JPS623365A (ja) | 1985-06-28 | 1985-06-28 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623365A true JPS623365A (ja) | 1987-01-09 |
| JPH0477940B2 JPH0477940B2 (ja) | 1992-12-09 |
Family
ID=15341800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143569A Granted JPS623365A (ja) | 1985-06-28 | 1985-06-28 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628082A (ja) * | 1991-03-12 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | コントローラ、通信インターフェース、およびデータ伝送を制御する方法 |
| US7320257B2 (en) | 2003-05-22 | 2008-01-22 | Nsk Ltd. | Load measuring device for rolling bearing unit and load measuring rolling bearing unit |
-
1985
- 1985-06-28 JP JP60143569A patent/JPS623365A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628082A (ja) * | 1991-03-12 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | コントローラ、通信インターフェース、およびデータ伝送を制御する方法 |
| US7320257B2 (en) | 2003-05-22 | 2008-01-22 | Nsk Ltd. | Load measuring device for rolling bearing unit and load measuring rolling bearing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477940B2 (ja) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101812835B1 (ko) | 직렬 인터페이스 | |
| US4807109A (en) | High speed synchronous/asynchronous local bus and data transfer method | |
| JP2863771B2 (ja) | 同期直列インターフェイスの再同期化方法及び回路 | |
| JPS62155651A (ja) | 同期ハンドシエイク発生のための方法及び装置 | |
| US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
| JPS6365178B2 (ja) | ||
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| JPS623365A (ja) | データ転送方法 | |
| JPH05153192A (ja) | 高速遷移信号通信システム | |
| CN116126771A (zh) | 一种两线spi的通信***及方法 | |
| EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
| JPS6361533A (ja) | シリアルデ−タ転送装置 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
| KR0184402B1 (ko) | I₂c 버스의 인터럽트 발생 장치 | |
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPH1174893A (ja) | データ通信装置およびその通信方法 | |
| CN116467241A (zh) | I2c唤醒电路、方法和电子装置 | |
| JPH11102341A (ja) | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 | |
| JPS6117425B2 (ja) | ||
| JPH0560134B2 (ja) | ||
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JPH0785232B2 (ja) | Ｄｍａ制御処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |